

2023春半导体物理习题课

第六章 半导体界面问题概要

宋冰睿 王民泽



1 金属与半导体的接触

- 一块施主浓度为 $7.0 \times 10^{16} \text{ cm}^{-3}$ 的 n 型 Si 与 Al 形成金属与半导体接触, Al 的功函数为 4.20 eV , Si 的电子亲和能为 4.05 eV , 试画出理想情况下金属-半导体接触的能带图并求出半导体的表面势。

由于是 n 型硅, 因此可得

$$N_D = n_0 = N_c e^{\frac{E_F - E_c}{k_0 T}}$$

由于室温下硅的 $N_c = 2.8 \times 10^{19} \text{ cm}^{-3}$ (表 3-2, P66), 所以

$$E_c - E_F = -k_0 T \ln \frac{N_D}{N_c} = 0.1549 \text{ eV}$$

硅的功函数

$$W_s = \chi + (E_c - E_F) = 4.2049 \text{ eV} > W_m$$

因此其接触能带图如图 7-5 (P190) 所示, 表面势为

$$V_s = -(W_m - W_s)/q = 0.0049 \text{ V}$$




图 7-5 金属和 n 型半导体接触能带图 ($W_m < W_s$)



2 肖特基势垒

- 某硅基 Shottky 二极管，其中半导体中施主浓度为 $2.5 \times 10^{16} \text{ cm}^{-3}$ ，半导体侧势垒高度为 0.64 eV ，加上 10 V 的反向电压时，试求出势垒区的宽度。。

由式 7-14 (P193) 可得势垒区宽度为

$$x_d = \sqrt{\frac{2\varepsilon_r\varepsilon_0(V_s - V)}{qN_D}} = 7.487 \times 10^{-5} \text{ cm}$$



3 MOS 结构的 C-V 曲线

- 在 n 型半导体衬底上制作的 MOS 结构上加栅压 V_g ，分析其表面势、空间电荷层状态随 V_g 变化的情况，并简要解释其 C-V 曲线（分高低频情况讨论）。

其等效电路如右所示，有

$$C/C_0 = \frac{1}{1 + C_0/C_s}$$

参照教材 P216~P220 p 型半导体制作的 MOS 结构：


当 $V_G > 0$ 时，半导体表面处于电子堆积状态，表面势 $V_s > 0$ ，此时 C/C_0 趋于 1；

$$\text{MOS 电容表示为: } \frac{1}{C} = \frac{1}{C_{ox}} \left(1 + \frac{2kT/q}{|V_g - \psi_s|} \right)$$

$2kT/q \approx 0.052V$ ， $\psi_s \sim 0.1V \sim 0.3V$ 。当 $-V_g$ 足够大时，电容 C 将趋于 C_{ox} 。说明在强积累情形，MOS 电容等效为栅介质电容。

当 $V_G = 0$ 时，半导体表面能带无弯曲， $V_s = 0$ ，对应于平带电容 C_{FB} ；

在平带处的 MOS 结构电容 C_{fb} 稍稍比 C_{ox} 小一些





3 MOS 结构的 C-V 曲线

- 在 n 型半导体衬底上制作的 MOS 结构上加栅压 V_g ，分析其表面势、空间电荷层状态随 V_g 变化的情况，并简要解释其 C-V 曲线（分高低频情况讨论）。

当 $V_G < 0$ 且 $-2V_B < V_s < 0$ 时，半导体表面处于多子耗尽状态，此时 C/C_0 逐渐减小；

Si 中的电荷存储层为耗尽层，因此，Si 电容主要由耗尽层厚度决定，表现为耗尽层电容

$$C_d = \frac{-dQ_d}{d\psi_s} = \sqrt{\frac{\epsilon_{Si} q N_a}{2\psi_s}} = \frac{\epsilon_{Si}}{W_d}$$

栅压方程可写为 电离电荷与氧化层电荷相等

$$V_g = \frac{qN_a W_d}{C_{Ox}} + \psi_s = \frac{\sqrt{2\epsilon_{Si} q N_a \psi_s}}{C_{Ox}} + \psi_s$$


将耗尽电容表达式带入 C 的定义式，消去表面势，可求得

$$C = \frac{C_{Ox}}{\sqrt{1 + (2C_{Ox}^2 V_g / \epsilon_{Si} q N_a)}}$$

低频时，当 $V_G < 0$ 且 $V_s < -2V_B$ 时，出现反型层， C_s 很大， C/C_0 趋于 1；

高频时，反型层中电子的增减跟不上频率的变化，空间电荷区电容呈现的是耗尽层电容的最小值；

得到其 C-V 曲线 (纵坐标为 C/C_0) 如右所示。





4 MOSFET器件的阈值电压

- 有一 n 沟 MOSFET 硅器件, 衬底掺杂浓度 $N_A = 5 \times 10^{15} \text{ cm}^{-3}$, 栅金属为 Al, $\Phi_{MS} = -0.8 \text{ V}$, 栅绝缘体 SiO_2 膜厚度为 100 nm , 并具有 $Q_{OX} = 1.6 \times 10^{-9} \text{ C/cm}^2$ 。计算其阈值电压。

由于 $V_S = 2V_B$ 时有 $V_G = V_T$, 因此计算阈值电压需要讨论强反型时的情况。

栅氧电容

$$C_{ox} = \frac{\epsilon_{ox}\epsilon_0}{d_{ox}} = 3.453 \times 10^{-8} \text{ F/cm}^2$$

所以平带电压

$$V_{FB} = \Phi_{MS} - \frac{Q_{ox}}{C_{ox}} = -0.8452 \text{ V}$$

强反型时的表面势

$$V_S = 2V_B = \frac{2k_0T}{q} \ln\left(\frac{N_A}{n_i}\right) = 0.6774 \text{ V}$$

❖ 当绝缘层中有分布电荷, 则有:

$$V_{FB} = -\frac{Q_{ox}}{C_{ox}}$$

其中, 氧化层中总有效电荷面密度

$$Q_{ox} = \int_0^{d_{ox}} \frac{x\rho(x)}{d_{ox}} dx$$

❖ 实际MOS结构的阈值电压:

$$V_T = V_{T1} + V_{FB}$$

$$V_{T1} = V_{ox} + V_S = -(Q_{dm}/C_{ox}) + 2V_B$$

$$V_{FB} = -V_{MS} - (Q_{ox}/C_{ox})$$



4 MOSFET器件的阈值电压

- 有一 n 沟 MOSFET 硅器件, 衬底掺杂浓度 $N_A = 5 \times 10^{15} \text{ cm}^{-3}$, 栅金属为 Al, $\Phi_{MS} = -0.8 \text{ V}$, 栅绝缘体 SiO_2 膜厚度为 100 nm , 并具有 $Q_{OX} = 1.6 \times 10^{-9} \text{ C/cm}^2$ 。计算其阈值电压。

强反型时耗尽区有最大宽度

$$x_{dm} = \sqrt{\frac{4\epsilon_{rs}\epsilon_0 V_B}{qN_A}} = 4.224 \times 10^{-5} \text{ cm}$$

所以

$$Q_{dM} = -qN_A x_{dm} = -3.3792 \times 10^{-8} \text{ C/cm}^2$$

得栅氧化层压降为

$$V_{ox} = -\frac{Q_{dM}}{C_{ox}} = 0.9786 \text{ V}$$

计算出阈值电压为

$$V_T = V_{ox} + V_S + V_{FB} = 0.8108 \text{ V}$$

❖ 当绝缘层中有分布电荷, 则有:

$$V_{FB} = -\frac{Q_{OX}}{C_{OX}}$$

其中, 氧化层中总有效电荷面密度

$$Q_{OX} = \int_0^{d_{OX}} \frac{x\rho(x)}{d_{OX}} dx$$

❖ 实际MOS结构的阈值电压:

$$V_T = V_{T1} + V_{FB}$$

$$V_{T1} = V_{OX} + V_S = -(Q_{dM}/C_{OX}) + 2V_B$$

$$V_{FB} = -V_{MS} - (Q_{OX}/C_{OX})$$