
CT Übungsaufgaben Memory

Aufgabe 1

- a) Nennen Sie drei Unterschiede zwischen einem 'asynchronous SRAM' (statisches RAM) und einem SDRAM (Synchronous Dynamic RAM).
- 1. statisch (Inhalt bleibt bestehen solange Speisung anliegt) vs. dynamisch (permanenter refresh notwendig)
- 2. Speicherelement: Flip-flop vs. Kondensator
- 3. Schnittstelle: asynchron (NWE,NOE) vs. synchron (RAS,CAS)
- 4. Zugriffszeit:
 SRAM alle Zugriffzeiten gleich lang
 SDRAM Hohe Latenz für ersten Zugriff, kurze Zugriffszeit für Folgeadressen
- 5. SDRAM: kleinere Speicherzellen → höhere Anzahl von Speicherzellen pro Fläche
- b) Was ist die typische Funktion des Pins \overline{OE} bei einem asynchronen SRAM? Der Pin kontrolliert, ob das Memory Daten auf den Bus schreibt (treibt) oder ob sich die SRAM Ausgangstreiber der Datenleitungen im Floating Zustand befinden. Der Pin wird beim Auslesen des RAMs durch den Prozessor aktiviert (low gesetzt).

Aufgabe 2

Gegeben ist der folgende 'asynchronous SRAM' Baustein.



a) Wie viele Adresspins benötigt der Baustein?

 $64K = 2^{16} \rightarrow 16 \text{ Adresspins } \rightarrow ADDR[15:0]$

- b) Der Baustein wird an den 'Flexible Memory Controller' (FMC) des STM32F4xxx angeschlossen. Adresse 0x6800 ' 0000 soll die tiefste Adresse sein, unter welcher der Baustein angesprochen werden kann. Tragen Sie die anzuschliessenden FMC–Signale direkt links neben den Pfeilen ein.
- c) Unter welcher Adresse greifen Sie aus der Software heraus auf das Byte an der höchsten Adresse des Bausteines zu?

0x6800'FFFF

d) Beim Entwickeln der Software stellen Sie fest, dass Sie unter der Adresse 0x6BFF '0000 auf das identische Byte des Bausteins wie unter 0x6800 '0000 zugreifen. Was ist die Erklärung?

Partial Address Decoding: Die Bits A[25:16] sind nicht angeschlossen und werden deshalb nicht decodiert.

e) Unter wie vielen 64KByte Adressblöcken kann auf den Baustein zugegriffen werden? A[25:16] → 10 Adresslinien → 2¹⁰ = 1024 Adressblöcke

0x68XX'0000 0x69XX'0000 0x6AXX'0000 0x6BXX'0000

Aufgabe 3

Welche der folgenden Aussagen treffen für ein DRAM (Dynamisches RAN	⁄I) zu?	
Bezeichnen Sie das entsprechende Feld mit einem ,X'.	trifft zu	trifft nicht zu
Die Daten werden in einer RS Flip-flop artigen Zelle gespeichert.		X
Zugriffe auf einzelne Speicherstellen haben eine hohe Latenz.	X	
Auf Grund der Leckströme ist ein periodischer Refresh notwendig.	X	
Der Preis pro Speicherzelle ist hoch.		X
Ist ein flüchtiger (volatiler) Speicher.	X	
Eignet sich gut für Blockzugriffe.	X	
Falls keine Zugriffe erfolgen, ist der Leistungsverbrauch sehr klein.		X

Aufgabe 4Kreuzen Sie jeweils für NOR und NAND Flash an, ob die Aussagen zutreffen.

	NOR Flash 1)		NAND Flash	
	trifft zu	trifft nicht zu	trifft zu	trifft nicht zu
Erlaubt das Ausführen von Programmcode direkt aus dem Speicher.	X			X
Der Speicher kann nur Sektor-weise gelöscht, d.h. auf '1' geschrieben werden.	X		X	
Eignet sich für wahlfreie Zugriffe auf einzelne Bytes.	X			X
Eignet sich für das effiziente Speichern von grossen Datenblöcken.		X	X	
Erfordert eine spezielle Schnittstelle, welche nicht mit asynchronous SRAM Lesezugriffen kompatibel ist.		X	X	
Bits in einem einzelnen Byte können immer auf '0' geschrieben werden.	X		X	
Bits in einem einzelnen Byte können immer auf '1' geschrieben werden.		X		X
Wenn Programmcode abgelegt wird, dann muss dieser in der Regel vor der Ausführung ins RAM geladen werden.		X	X	
Verwendet die Floating Gate Transistor Technologie	X		X	
Der erste Lesezugriff benötigt eine hohe Latenzzeit, die folgenden Lesezugriffe erfolgen aber sehr viel schneller.		X	X	
Grosse Datenblöcke können schnell abgespeichert werden.		X	X	
Wird vor allem für das Speichern von Programmcode und von persistenten Daten eingesetzt.	X			X
Solid-State-Disks (SSD) werden aus diesem Speicher gebaut.		X	X	

1) NOR mit Parallel Interface