

Reti Logiche made Friendly

Matteo Sabella 218614

June 17, 2022

Chapter 1

Da analogico a digitale

Nell'era pre digitale i segnali erano **analogici**, ossia il loro valore spaziava su una **gamma potenzialmente infinita di valori**, in qualche forma proporzionali ad una qualche grandezza di interesse.

Ciò poneva di fronte ad un problema, quello delle interferenze e dei disturbi di segnale, che potevano distorcere o rendere impossibile la lettura del messaggio trasportato dal segnale in questione.

Si è perciò deciso di ricorrere al mezzo **digitale**, ossia un particolare modo di rappresentare le informazioni.

Ogni segnale può assumere solo **due** possibili valori (da qui denominato segnale binario), che si distinguono grazie ad un confine detto soglia che li separa.

Al di sotto di tale soglia il segnale ha ovunque lo stesso valore, così come al di sopra, ma tra una parte della soglia e l'altra, lì il valore cambia.

Tanto più il segnale è lontano dalla soglia tanto più esso può subire distorsioni senza che il messaggio venga all'arrivo compromesso. Tale sistema però pone uno svantaggio, ossia l'impossibilità di comunicare un vasto numero di messaggi. Per risolvere questo inconveniente intrinseco del modo di comunicare si ricorre a **più sorgenti di segnali**, così che invece che avere solo 2 possibili valori, il messaggio costituito da n segnali avrà 2^n possibili significati o sfumature.

Questo non presenta un problema eccessivamente complicato da gestire, infatti essendo logaritmica la relazione tra il numero di rappresentazioni desiderate e il numero di segnali, il numero di segnali necessario cresce lentamente rispetto al numero rappresentazioni che si desiderano !



Tecnologie di implementazione

Successivamente alla descrizione della rete logica, c'è la sua realizzazione che produce un circuito integrato. Questa implementazione può avvenire in modi differenti :

(Si tenga presente che il prezzo per la realizzazione di un circuito dipende dalla sua estensione in superficie)

- **Full custom**

Un processo che permette di avere il controllo su ogni singolo transistor e collegamento. Fornisce un prodotto molto piccolo, con grandi prestazioni ma è molto costoso.

- **Standard Cell / ASIC**

Utilizza delle celle già realizzate che vengono unite in base alle necessità per realizzare il circuito integrato. E' meno costoso del progetto full custom e fornisce alte prestazioni.

- **FPGA**

Sono schede già pronte su cui l'utente può programmare e configurarne i componenti per ottenere il circuito che vuole.

- **Embedded Software**

Microprocessori senza controllo dei collegamenti e con logica programmabile.

Chapter 2

Circuiti combinatori

2.1 Operatori

2.1.1 OPERATORI SEMPLICI

Gli operatori basilari che vengono utilizzati per la costruzione di reti logiche sono i seguenti:

AND

L'operatore AND prende in input due segnali e restituisce 1 se e solo se entrambi sono 1, altrimenti restituisce 0.

Si rappresenta come : $x * y$



OR

L'operatore OR prende in input due segnali e restituisce 1 se almeno uno dei due è 1, altrimenti restituisce 0.

Si rappresenta come : $x + y$



NOT

L'operatore NOT prende in input un solo segnale e restituisce 1 se il segnale è 0 e 0 se l'input è 1.

Si rappresenta come : x'



2.1.2 OPERATORI COMPLESSI

Gli operatori che vediamo di seguito possono essere considerati come operatori "complessi" ossia costituiti da elementi più semplici.

NAND

L'operatore NAND è costituito da un operatore AND seguito da un NOT.



NOR

L'operatore NOR è costituito da un operatore OR seguito da un NOT.



EXOR

L'operatore EXOR è anche detto OR esclusivo, questo perchè restituisce 1 se e solo se i due segnali in ingresso sono diversi tra loro.

EXNOR

L'operatore EXNOR è anche detto OR inclusivo perchè restituisce 1 se e solo se i due segnali in ingresso sono uguali tra loro.

2.2 Algebra di boole

Le operazioni svolte dagli operatori appena visti godono di proprietà che vanno sotto il nome di algebra di Boole.

(Ognuna di esse è dimostrabile tramite induzione completa, ossia verificando totalmente la veridicità delle implicazioni tramite tabelle di verità).

Identità

$$x + 0 = x$$

$$x * 1 = x$$

Complementazione

$$x + x' = 1$$

$$x * x' = 0$$

Proprietà commutativa

$$x + y = y + x$$

$$x * y = y * x$$

Proprietà distributiva

$$x * (y + z) = (x * y) + (x * z)$$

$$x + (y * z) = (x + y) * (x + z)$$

Proprietà associativa

$$x + (y + z) = (x + y) + z$$

$$x * (y * z) = (x * y) * z$$

Leggi di De Morgan

Consentono di trasformare delle funzioni in cui compaiono OR in funzioni equivalenti che usano delle AND.

$$(x + y)' = x' * y'$$

$$(x' + y')' = x * y$$

$$(x * y)' = x' + y'$$

$$(x' * y')' = x + y$$

Tip:

Un modo utile per ricordarsele è che per passare da un operatore ad un altro, si cambia l'operatore e si "raccolge" un not.

2.3 Teorema Di Shennon

Nel processo di ricerca di un'espressione logica che impieghi gli operatori che ora conosciamo, torna utilissimo il teorema di Shennon. Per ogni funzione logica del tipo

$$f(x_1, x_2, x_3, \dots, x_n)$$

vale la seguente uguaglianza.

$$f(x_1, x_2, x_3, \dots, x_n) = a * f(1, x_2, x_3, \dots, x_n) + a' * f(0, x_2, x_3, \dots, x_n)$$

Questa uguaglianza è valida perchè se a valesse 1, allora la parte di destra dell'OR sarà un AND con sicuramente valore 0 e quindi verrà come risultato il valore della prima espressione, altrimenti se a fosse 0 varrebbe lo stesso discorso ma al contrario.

2.3.1 Forme canoniche

Procedendo iterando questo teorema sui pezzi di funzioni rimanenti si può arrivare ad un'espansione nella seguente forma:

$$f(x_1, x_2, x_3, \dots, x_n) = a * f(1, x_2, x_3, \dots, x_n) + a' * f(0, x_2, x_3, \dots, x_n)$$

Ciò può essere iterato fino ad ottenere una funzione costituita da sole somme e prodotti logici senza alcuna funzione all'interno di essa !

La forma così espansa della funzione logica iniziale è univoca per una data funzione e vien detta **forma canonica**

La forma canonica rende possibile esprimere ogni funzione tramite gli operatori logici di base. Addirittura permette di esprimere ogni funzione logica anche solo con 'utilizzo di 2 su 3 operatori di base, perchè OR e AND possono essere esclusi mutuamente in quanto unendo uno dei due con una not seguendo le leggi di de morgan poss ottenere il comportamento dell'altra. Esiste anche una seconda forma canonica che usa OR ed AND in modo diverso permettendo di ottenere la stessa funzione in un'altra forma.

Chapter 3

Semplificazione di funzioni logiche

Introduciamo ora alcune definizioni:

- **Livelli** Il numero di livelli di un circuito è il numero massimo di porte logiche che possono essere attraversate all'interno di esso dall'ingresso all'uscita. (non si tiene conto dei NOT)
- **Letterale** Ogni variabile che sia affermata o negata.
- **Minterm** Prodotto in cui ogni variabile compare una volta come letterale. Esso è 1 per una e una sola combinazione di letterali.
- **Maxterm** Somma in cui ogni variabile compare una volta come letterale. Esso è 0 per una e una sola combinazione di letterali.
- **Implicante** f è implicante di g se e solo se quando f è 1 allora g è 1.

Si dice **implicante primo** ogni implicante che non è possibile racchiudere in uno più grande. Essi possono essere **ridondanti** nel caso in cui coprano zone coperte da altri implicanti primi mentre altri sono invece **essenziali** perchè sono gli unici a coprire quelle zone.

Ogni minterm è un implicante della propria f , l'unico problema è che ognuno di essi rappresenta "pochi uni".

La funzione logica sarà data dall' **OR** degli implicanti, ma quali cerco ?

Partendo dalla tabella della verità si possono trovare i minterm della funzione.

Questi poi possono essere compattati utilizzando le proprietà dell'algebra di Boole (torna molto utile l'adiacenza logica).

L'adiacenza logica in particolare si può utilizzare solo quando, dati minterm composti da L letterali, $L-1$ letterali restano immutati ed uno solo cambia.

Per trovare implicanti che non siano minterm è utile utilizzare la **notazione Gray**.

Chiamiamo **term** gli implicanti che non sono minterm !.

Essa consiste nel fare tabelle di verità in cui tra ogni riga e la sua successiva c'è solamente una variabile a variare, così da poter eventualmente fare dei raccoglimenti sfruttando l'algebra di Boole.

Non garantisce tuttavia un modo perfetto per trovare i minterm con facilità perchè permette di muoversi in una sola dimensione.

Nel caso funzioni con più di due variabili è necessario cercare gli implicanti utilizzando altri modi per rappresentare le tabelle di verità così da far risaltare meglio le adiacenze tra i vari minterm.

Qui entra in gioco la **mappa di Karnough**

a \ bc	00	01	11	10
0	*	*	*	*
1	*	*	*	*

L'unica adiacenza non immediata è quella tra prima ed ultima colonna e tra

prima ed ultima riga ! Nella prima riga partendo dall'alto verranno messe in notazione Gray tutte le possibili combinazioni che la variabile bc può assumere. Nella prima colonna invece tutte le combinazioni (in questo caso solo essere raccolto e che finisce nella parentesi in OR con il suo negato e quindi come risultato da 1 "scomparendo").

L'unica adiacenza non immediata è quella tra prima ed ultima colonna e tra prima ed ultima riga !

Trovati i term, prima di fermarci, dobbiamo minimizzare il più possibile gli elementi in OR tra loro. Questo è possibile trovando un certo tipo di implicanti, gli **implicanti primi**. Ossia gli implicanti che non sono contenuti in nessun altro implicante più grande.

3.1 Insiemi di operatori completi ed uso delle porte logiche

3.2 Mappe a 4,5 e 6 variabili

Le mappe saranno fatte esattamente come fatto fino a qui con la differenza che aumenterà la loro dimensione in modo esponenziale. Infatti per ogni variabile che aggiungiamo le possibili combinazioni degli ingressi vengono raddoppiate ! (Continueremo ad usare il codice Gray) Avremo quindi per mappe a 4 variabili delle mappe quadrate i cui minterm saranno composti da 4 letterali.

Nel caso di mappe da 4 variabili, ora esse saranno quadrate perchè avrò combinazioni di due ingressi sia sulle righe che sulle colonne.

Nel processo di sintetizzazione di una funzione quando si hanno a disposizione più scelte bisogna scegliere quella con minori implicant, così che il circuito corrispondente poi abbia misure più contenute. Per arrivare a ciò è utile cercare di minimizzare le sovrapposizioni.

3.3 Altri metodi per sintetizzare circuiti

3.4 Minimizzazione congiunta

Chapter 4

Circuiti Combinatori Fondamentali

Di seguito vengono rappresentati, analizzati e spiegati alcuni circuiti combinatori che sono ritenuti fondamentali in quanto compaiono molto spesso e per cui è bene ricordarsi come sono fatti per non perdere tempo.

4.1 Multiplexer

In generale un multiplexer è una funzione logica che tramite un criterio prende delle variabili in entrata e ne restituisce una di esse.

4.1.1 Da 2 a 1

Ora prendiamo in esame il più elementare tra i multiplexer, ovvero quello che fa una decisione tra due variabili in ingresso. Questo è il più elementare perché altrimenti avrei una variabile in ingresso ed una in uscita e ciò non è una vera scelta.

Partiamo dalla tabella di verità scritta con il codice Gray e cerchiamone gli implicant primi. Partiamo da qui perché è il punto principale per impostare come funzionerà il nostro multiplexer.

S-AB	00	01	11	10
0	0	0	1	1
1	0	1	1	0

Gli implicant primi sono: SB, AB, S'A. Quindi la nostra funzione può essere scritta come segue: $f = SB + S'A$

Cerchiamo di capire cosa ci sta dicendo questa funzione. Premettiamo che la convenzione che S=0 selezioni A mentre S=1 selezioni B è nostra scelta, con alcune differenze può avvenire benissimo anche il caso in cui S=0 selezioni B mentre S=1 selezioni A.

Prendendo in esame uno solo delle AND, queste ci dicono che nel caso in cui S sia 0 SICURAMENTE quel termine sarà del tutto irrilevante nel passaggio successivo costituito da un OR. Perciò verrà selezionato ESCLUSIVAMENTE




Figure 4.1: schema circuitale di un Multiplexer 2 a 1

l'operazione AND che ha $S=1$. Poi l'essere 0 o 1 dell'altro operando determinerà l'uscita esattamente di quel valore.

Il multiplexer 2 a 1 si rappresenta con un questo simbolo circuitale: In cui i numeri indicano per quale valore di S venga selezionata la corrispondente entrata.



4.1.2 Da 4 a 1

Alla luce di quello che abbiamo appena letto riguardo al multiplexer 2 a 1 possiamo immaginare come realizzare questa versione più in grande.

Posso utilizzare due multiplexer 2 a 1 per ottenere due output e poi questi ultimi metterli all'interno di un ulteriore multiplexer 2 a 1 così da ottenere un solo risultato in uscita.

S_01 si occuperà di scremare tra A e B mentre S_02 scremerà tra C e D.

4.2 Odd Function

E' una funzione che vale 1 SOLO se il numero di ingressi ad 1 è dispari. Iniziamo sviluppando la tabella di Karnaugh.

a \ bc	00	01	11	10
0	0	1	0	1
1	1	0	1	0

Purtroppo i term in questo caso coincidono con i minterm della tabella di karnaugh e sono : $ab'c'$, $a'b'c$, abc , $a'bc$.

Quindi la funzione logica dell'odd counter è :

$$f = ab'c' + a'b'c + abc + a'bc'$$

Possiamo ora procedere a raggruppare eventuali term sfruttando l'adiacenza logica.

$f = b'(ac' + a'c) + b(ac + a'c')$ che possiamo ulteriormente compattare riconoscendo in $ac' + a'c$ l'operatore booleano XOR e in $ac + a'c'$ l'operatore booleano XNOR.

4.3 Conta Uni

Lo scopo di questo circuito è dire in uscita quanti degli ingressi sono a 1. Nel nostro caso ci saranno 3 ingressi, quindi il numero in uscita potrà variare da 0 a 3 ossia da 00 a 11 in binario.

Chiamando gli ingressi a,b,c e le uscite s1 ed s2 , agiamo sulle uscite con due mappe di karnaugh distinte ma che in realtà sono parallele e sinergiche nel circuito.

Iniziamo con s1, che rappresenterà il bit meno significativo del risultato e perciò dovrà essere 1 nel caso in cui in ingresso ci siano 1 (01) o 3(11) "uni" in ingresso.

a \ bc	00	01	11	10
0	0	1	0	1
1	1	0	1	0

Per s2 l'operazione sarà la stessa con la differenza che l'uscita sarà ad 1 nei casi

in cui la quantità di "uni" in ingresso sia 2 (10) o 3 (11).

a \ bc	00	01	11	10
0	0	0	1	0
1	0	1	1	1

Possiamo perciò ricavare le funzioni logiche per l'uscita s1 ed s2.

- S1

Osservando la mappa di Karnaugh si può riconoscere nella funzione s1 la stessa forma che poco fa abbiamo chiamato odd function, infatti è proprio quella la funzione di questa uscita.

Perciò $f_{s1} = ab'c' + a'b'c + abc + a'bc'$

- S2

Qui invece richiede la ricerca da parte nostra di term all'interno della mappa, da cui otteniamo la seguente funzione : $f_{s2} = bc + ac + ab$.

4.4 Codifica e decodifica

4.4.1 Priority Encoder

Il priority encoder è un circuito la cui uscita corrisponderà all'indice dell'input con maggior precedenza ad 1. Quindi prima di tutto è necessario assegnare ad ogni ingresso un indice, ossia un valore che lo identifichi. Nel nostro caso avremmo tre ingressi : a,b,c e perciò una possibile corrispondenza per gli indici è l'uso dei numeri 1,2,3 rispettivamente. Per nostra scelta imponiamo che a(ossia 1) sia quello con priorità minore, mentre c(ossia 3) quello con priorità maggiore.

(Gli indici saranno mostrati in formato binario e perciò dato che abbiamo solo 3 ingressi basteranno 2 uscite perchè saranno da mostrare solo i valori 00, 01,10,11).

Procediamo quindi con la tabella della verità:

a(1)	b(2)	c(3)	s1	s2
0	0	0	0	0
0	0	1	1	1
0	1	1	1	1
1	1	1	1	1
1	0	1	1	1
0	1	0	1	0
1	1	0	1	0
1	0	0	0	1

Passiamo ora alle mappe di Karnaugh.

S2, che rispecchierà la cifra meno significativa del risultato, avrà la seguente tabella:

a \ bc	00	01	11	10
0	0	1	1	0
1	1	1	1	0

S1 invece che rispecchierà la cifra più significativa del risultato sarà:

a \ bc	00	01	11	10
0	0	1	1	1
1	0	1	1	1

Perciò le equazioni che rispecchiano le uscite sono :

$$f_{s1} = c + b$$

$$f_{s2} = c + ab'$$

E il circuito rappresentante il priority encoder è il seguente:

4.5 Indifferenze o don't care

Chapter 5

Tempistiche e diagrammi temporali

In un circuito ci sono dei ritardi tra quanto il segnale entra in una porta e quando ne esce il risultato prodotto dalla logica della porta stessa. Questi ritardi sono dati da motivi fisici e di solito sono specificati al momento dell'acquisto della porta così da permettere di scegliere quella più adatta agli scopi per cui verrà impiegata.

I diagrammi temporali sono di due tipi:

- **SENZA RITARDO**

Quelli senza ritardi vengono impiegati per valutare la funzione logica ed effettuare operazioni di debugging se necessarie.

- **CON RITARDO**

Quelli con ritardi invece vengono utilizzati per valutare le prestazioni della funzione logica.

Un tempo utile da conoscere riguardo ad un circuito logico è quello massimo che può impiegare per restituire una risposta all'input sottopostogli.

5.1 Ottenere il diagramma temporale di un circuito

Prima di tutto è necessario identificare i nodi interni e assegnargli un nome identificativo.

Poi si procede identificando gli stimoli di ingresso e successivamente si valuta l'uscita di ogni nodo sulla base degli ingressi che ha ricevuto.

Ogni nodo viene poi eventualmente traslato lungo l'asse temporale nel caso in cui si considerasse un diagramma con ritardo, in modo da rappresentarlo.

Un diagramma conserva i valori di ogni segnale finchè uno qualunque di essi, esterno o interno non cambia. Ogni volta che un segnale ha un **evento**, si valutano tutti gli altri segnali sulla base della funzione logica che il circuito implementa

e si riportano eventuali cambiamenti sul diagramma, che li conserverà fino al prossimo evento, dove la procedura sarà ripetuta.

5.2 Glitch

In un circuito possono verificarsi dei fenomeni detti **Alee o Glitch** e sono dovuti a brevi e rapidi cambiamenti di valore che avvengono con particolari combinazioni di ritardi. Influiscono sul risultato istantaneo ottenibile dal circuito (transitorio) ma non sulla correttezza della funzione logica.

Per ovviare a ciò si utilizzano i circuiti di tipo **sincrono**

5.2.1 Alee su Karnaugh

Un glitch si verifica quando un evento si propaga all'interno del circuito seguendo più cammini e quindi accumulando con buona probabilità ritardi diversi a seconda del cammino che si considera. Un evento che agisce su una sola porta, ovvero su un solo implicante non causa glitch, perciò sarà necessario aggiungere implicant di raccordo affinché l'uscita non sia influenzata dalla propagazione dell'evento con tempistiche diverse. Ciò elimina i glitch ma rende più grosso il circuito.

Chapter 6

Circuiti aritmetici

Si chiamano **circuiti aritmetici** tutti quei circuiti che sfruttano porte logiche e il sistema di numerazione binario per effettuare operazioni di calcolo.

6.1 Struttura iterativa generica

Siccome il numero degli ingressi cresce con il numero delle cifre ben presto le dimensioni di input diventano ingestibili ecco che quindi si può ricorrere ad un metodo gerarchico, ossia un metodo iterativo che sfrutta un'operazione atomica e la replica quante volte è necessario.

6.2 Somma

6.2.1 Half adder

Iniziamo con la tabella di verità del circuito che somma due ingressi da 1 bit ciascuno. Esso restituirà un risultato con 2 bit in uscita. Indichiamo con a e b i due ingressi, mentre con s il bit meno significativo del risultato e con c quello più significativo. La lettera c ci ricorderà anche che tale cifra è dovuta al carry dell'operazione.

a	b	c	s
0	0	0	0
0	1	0	1
1	1	1	0
1	0	0	1

Mettendo s e c in due mappe di Karnaugh separate si possono costruire le funzioni logiche di ognuno.

Iniziamo con S:

a/b	0	1
0	0	1
1	1	0

La funzione logica che rappresenta l'uscita s quindi è $f_s = a \text{ XOR } b$.

Passando a C otteniamo poi:

a/b	0	1
0	0	0
1	0	1

La funzione logica che esprime il comportamento di C è $f_c = a \text{ AND } b$.

Il circuito dell'half adder è:

Il significato della funzione su s è che la cifra delle unità sarà 0 se le cifre che somma sono entrambe 0 oppure 1 (e quindi nell'ultimo caso causano un riporto). Il significato di c invece è che solo se entrambe le cifre che si stanno sommando sono 1 allora si avrà un riporto non nullo.

6.2.2 Full adder

L'half adder però non tiene conto di un'eventuale riporto proveniente dal calcolo fatto in precedenza. Infatti se vogliamo sfruttare un'architettura gerarchica bisogna tener conto che la somma atomica fatta per la cifra con un grado di significatività in meno rispetto a quella che stiamo sommando potrebbe aver generato un carry con la conseguente necessità di doverne tener conto ora che facciamo la somma.

Il problema si risolve aggiungendo un ingresso all'half adder per poter tenere conto di un'eventuale carry non nullo.

a	b	c	C	s
0	0	0	0	0
0	0	1	0	1
0	1	1	1	0
1	1	1	1	1
1	1	0	1	0
1	0	0	0	1
1	0	1	1	0
0	1	0	0	1

La mappa di Karnaugh per il valore di S è :

c \ ab	00	01	11	10
0	0	1	0	1
1	1	0	1	0

La mappa di Karnaugh per il valore di C è :

c \ ab	00	01	11	10
0	0	0	1	0
1	0	1	1	1

Confrontando il circuito con quelli che abbiamo già visto ci si accorge che è lo stesso circuito del conta uni !

6.2.3 Sommatore ripple carry

Ora quindi possiamo unire i circuiti dell'half adder e del full adder per ottenere un sommatore con un arbitrario numero di ingressi. Analogamente possiamo ottenere un sommatore con arbitrario numero di ingressi anche con tutti e soli full adder a patto però di mettere a 0 l'addere della cifra meno significativa così da renderlo un half adder a tutti gli effetti.

Il numero di uscite del ripple carry è pari al numero di ingressi +1 perchè deve anche mostrare un eventuale riporto dovuto all'ultimo sommatore.

Prestazioni

Il sommatore ripple carry ha dimensioni ridotte che aumentano linearmente con l'aggiunta di degli ingressi.

La catena dei carry forma un cammino molto lungo e ciò fa sì che il sommatore sia lento con una lentezza proporzionale al numero di bit .

Ciò fa sì che sussistano delle alee impossibili da eliminare che fanno cambiare il risultato finché il carry non si è propagato fino all'ultimo full adder. Questo perché gli adder calcolano la somma prima che un eventuale carry venga comunicato dagli adder che si occupano delle cifre meno significative e quindi in caso di carry non nullo dovrà rifare il calcolo per quella cifra.

6.2.4 Sommatore carry look-ahead

Permette di ottimizzare il calcolo del carry riducendo a 2 livelli questa operazione. Ciò a però complica la realizzazione.

Si comincia separando la somma dal carry.

Successivamente si procede con una semplificazione congiunta, infatti la parte che calcola la somma senza curarsi del carry fornisce già $a \text{ xor } b$, che è dunque riutilizzabile.

Ora abbiamo dunque:

$$c = ab + ac + bc$$

$$c = ab + ab'c + a'bc$$

$$c = ab + c(ab' + a'b)$$

$$c = ab + c(axorb)$$

Mettendo $a \text{ xor } b$ in and con c lo condizioniamo a far sì che se c è 0, ossia non è presente carry... MISSING

6.3 Sottrazione

Molto simile alla somma però ora ci possono essere dei prestiti dalle cifre più significative. Inoltre il risultato può essere negativo.

Nel caso di risultati negativi, il calcolo si fa scambiando i numeri e poi mettendo un bit di segno.

Scambiare però i numeri è come scambiare due cavi, è un'operazione complicata !

Molto più semplice è l'uso di **notazione in complemento a 2**.

6.3.1 Notazione in complemento a 2

La notazione in complemento a 2 permette di rappresentare i numeri negativi in binario in un modo che a noi torna comodo per poterci fare operazioni algebriche. Solitamente con n bit a disposizione noi avremmo la possibilità di rappresentare 2^n numeri in binario, che sono i numeri da 0 (n zeri) fino a $2^n - 1$ (n uni).

Con la notazione in complemento a 2 invece un qualsiasi numero M è rappresentato come $2^n - M$.

- $M < 2^n$ Per esempio avendo 3 bit $[*][*][*]$ e volendo rappresentare il numero 5 in binario si avrebbe $[1][0][1]$. In complemento a 2 questo è $[1][1][1] - [1][0][1] = [0][1][0]$ ossia 2.
- $M > 2^n$ Per esempio avendo 3 bit $[*][*][*]$ e volendo rappresentare il numero -3 in binario in complemento a 2, $[1][1][1] + [0][1][1] = [1][0][1][0]$ ossia 9.

Questo perchè mettendo in una tabella il complemento a 2 si ottiene il seguente risultato:

4	2	1	M	-4	2	1	M
0	0	0	0	0	0	0	0
1	1	1	7	1	1	1	-1
1	1	0	6	1	1	0	-2
1	0	1	5	1	0	1	-3
1	0	0	4	1	0	0	-4
0	1	1	3	0	1	1	3
0	1	0	2	0	1	0	2
0	0	1	1	0	0	1	1

6.4 Moltiplicazione

Volendo moltiplicare due numeri POSITIVI si può ancora una volta sfruttare la struttura gerarchica.

Utilizzando la rappresentazione binaria le moltiplicazioni tra due numeri possono essere costituite dalle seguenti combinazioni :

a	b	res
0	0	0
1	0	0
0	1	0
1	1	1

Quello sopra descritto è esattamente il comportamento della porta AND, infatti il risultato (res) è 1 solamente quando entrambi gli ingressi (a,b) sono ad 1, altrimenti è 0.

Perciò il prodotto di due numeri ciascuno costituito da 1 bit ha come risultato l'operazione logica AND tra di essi.

Rendiamo ora il moltiplicatore multi-bit tramite struttura gerarchica:

Dati due numeri a e b rispettivamente con m e n bit ciascuno, il moltiplicatore $a*b$ sarà una concatenazione in cui il bit meno significativo di b moltiplicherà tutto a e questo si fa mettendo m porte and in cui entrano una cifra di a e la meno significativa di b. Ciò produce un risultato, il cui bit meno significativo sarà il bit meno significativo del risultato finale mentre invece il resto del risultato è parziale e dovrà essere sommato al risultato della moltiplicazione tra le cifre di a e il secondo bit meno significativo di b. Iterando questo processo si

ottiene il risultato cercato.

Attenzione che mentre la somma tra due numeri con n cifre può produrre al massimo un numero con n cifre+1 il prodotto tra due numeri di m ed n cifre può produrre un numero di cifre fino a $2*n$, in quanto ogni moltiplicazione produce n cifre e per ogni risultato parziale ci sarà uno shift verso sinistra di 1 quindi alle n cifre si sommano $n-1$ cifre +1 per un eventuale carry out .

Il circuito del moltiplicatore multi-bit è il seguente :

Chapter 7

Linguaggi di descrizione dell'hardware

Una volta progettato un circuito e disegnato si potrebbe procedere a comprare le porte logiche ed assemblarlo ma la natura di test che quindi impone un alto tasso di variabilità del circuito durante la fase di progettazione ed affinamento e la crescente dimensione dei circuiti al giorno d'oggi non favoriscono questo approccio. Molto meglio è invece utilizzare un linguaggio di descrizione che permette di simulare il funzionamento delle porte e quindi dei circuiti.

7.1 Programmi richiesti: ghdl e gtkwave

I programmi che andremo ad utilizzare sono ghdl e gtkwave.

Una volta scaricate le versioni stabili correnti adatte al vostro dispositivo si consiglia di estrarre i contenuti di entrambe le cartelle in due cartelle separate. Poi aggiungere nel caso di windows i percorsi delle cartelle bin al PATH così da poterci accedere ogni volta senza dover andare nel percorso preciso in cui andremo a mettere gli eseguibili.

Comandi frequenti

I comandi più frequenti sono:

```
ghdl -h
```

visualizzo i comandi che ghdl offre.

```
-a nomedelfile
```

Compila il file .vhd che gli indichiamo

```
-e UNIT
```

E' un passaggio necessario ai fini dell'esecuzione. Nel token UNIT va specificato il nome della entity che poi abbiamo intenzione di eseguire.

```
-r UNIT
```

Questo comando esegue l'architettura dell'entità che inseriremo al posto di UNIT e che prima dovrà essere passata per i comandi -a e -e.

Quindi se volessimo compilare ed eseguire l'entità baseEntity nel file baseTest.vhd seguiremo i seguenti passaggi:

```
ghdl -a baseTest.vhd
ghdl -e baseEntity
ghdl -r baseEntity
```

7.2 VHDL

Il linguaggio che utilizzeremo è il **VHDL**, ossia **V**ery **h**ighspeed integrated circuit **H**ardware **D**escription **L**anguage.

Il VHDL ci permette di lavorare secondo 3 **metodologie**:

- **Top-Down**
- **Bottom-Up**
- **Meet In The Middle**

e secondo 3 viste

- **Data flow:**
Consiste nella descrizione delle uscite in funzione degli ingressi. E' specificata con equazioni booleane messe a sistema tra loro.
- **Strutturale:**
Consiste nella descrizione del circuito grazie all'utilizzo di componenti già esistenti che verranno combinati ed aggregati tra di loro.
- **Comportamentale:**
Consiste nella descrizione del circuito tramite l'algoritmo che dovrà implementare.

7.2.1 Entità

Il concetto di **entità** in VHDL corrisponde alla rappresentazione di un blocco **SENZA SPECIFICARNE** la logica interna ma solamente l'interfaccia con l'esterno.

Esso specifica :

- **nome**
- **numero di ingressi**
- **numero di uscite**

Di seguito il codice per dichiarare un'entità di nome "name_entity" con n ingressi e m-n uscite.

```

1 entity nome_entity is
2 port
3 (
4     nome_porta1    : in tipo_ingresso,
5     nome_porta2    : in tipo_ingresso,...
6     nome_portan    : in tipo_ingresso;
7     nome_portan+1  : out tipo_uscita,
8     nome_portan+2  : out tipo_uscita,...
9     nome_portan+3  : out tipo_uscita;
10 );
11 end entity nome_entity;

```

7.2.2 Architettura

La nozione di **architettura** in VHDL specifica il comportamento di un'entità. (Ad un'entità possono corrispondere più architetture, così da rendere possibile avere un componente la cui interfaccia con l'esterno è costante ma in base all'utilizzo cambia il funzionamento interno)

```

1
2 architecture nome_architettura of nome_entita is
3 --dichiarazione di eventuali signal o buffer ausiliari
4 begin
5 --le equazioni e le operazioni di assegnamento che verranno scritte
   in questa zona verranno eseguite tutte in contemporanea,
   indipendentemente dalla sequenza in cui compariranno
6
7
8 end architecture nome_architettura;

```

ATTENZIONE ! a differenza di linguaggi come il C, in VHDL l'operatore di assegnazione è ' \leftarrow ' mentre quello di comparazione di uguaglianza è '='. Per l'assegnazione si scrive $a \leftarrow b$ per indicare che il valore di b viene assegnato ad a.

7.2.3 Testbench

Il **testbench** è un'unione della vista dataflow con quella strutturale che permette la simulazione del circuito dando dei dati in ingresso.

```

1
2 --dichiaro un entita senza interfaccia perche non ha necessita di
   porte di ingresso e nemmeno di uscita.
3 entity TestBench is
4 end entity TestBench;
5
6 --definisco ora la sua architettura
7
8 architecture test of TestBench is
9
10 --segnali interni di interconnessione
11 signal a,b,c : bit;
12
13 begin
14 --istanzio il modulo da testare
15 nome_istanza_entita: entitadatestare port map()
16
17 --definizione degli stimoli tramite equazioni in cui assegno ogni
   tot secondi un certo valore ai signal del mio testBench che a

```

```
loro volta verranno assegnati alle porte dell'entita da testare
.
```

Il testbench può essere fatto nello stesso file di testo in cui si dichiarano le entità e le architetture che poi andranno ad essere usate.

7.2.4 Tipi definiti dall'utente

Per facilitare la lettura e la scrittura, ma anche per non imporre da subito una codifica è opportuno usare dei tipi definiti dall'utente.

Si possono definire vari tipi:

- tipi enumerati
- tipi array
- tipi struttura

```
1
2 --tipi enumerati
3
4 type nome_tipo is (enum1,enum2,enum3,...,enumn)
5
6 --tipi array
7
8 type nome_tipo is array (n downto m) of tipo_elemento
9
10 --tipi struttura
11
12 type nome_tipo is tipo_struttura...
```

La decisione della codifica è possibile delegarla alla macchina che effettua la sintetizzazione, se la funzione è disponibile.

7.2.5 Components

Può capitare di avere una funzione logica implementata in un file e di volerla recuperare all'interno di un progetto più ampio o per eseguirne un testbench ma senza sporcare il codice.

Questo si può fare grazie alla **vista strutturale**.

Per fare questo è necessario dunque richiamare questa risorsa all'interno del nuovo file. Ciò è possibile tramite un component.

```
1 component nomecomponent is
2
3 --descrizione dell' entita
4
5 end component;
```

Altrimenti si può fare direttamente all'interno dell'architettura che lo utilizzerà :

```
1
2 architecture nomeArchitetturaCheUtilizzeraComponent of nomeEntita
3     is
4     begin
5
```

```

6  identificatoreIstanzaComponent : entity work.nomeComponent port
   map ();
7
8  --resto del codice

```

7.2.6 Operatori, Identificatori e Operazioni Multiple

Il linguaggio VHDL ha di default tutti gli operatori booleani. L'operatore **NOT** è l'unico con la **priorità alta** mentre gli altri hanno tutti la stessa priorità e quindi verrà data importanza all'ordine o ad eventuali parentesi per decidere quale operazione fare per prima.

Gli **identificatori** sono l'insieme di nomi utilizzati per entità, architetture e segnali.

VHDL è un linguaggio NON case sensitive.

Per specificare un delay si può utilizzare l'operatore **after**

Con il tipo **bit_vector(n downto m)** si crea un array di bit con gli indici che vanno da m ad n. VHDL possiede tutte le operazioni booleane come and, or, xor. La precedenza maggiore tra tali operazioni la ha la porta NOT mentre a differenza di quello che avviene nell'algebra booleana il resto degli operatori ha la stessa priorità perciò per forzare alcune operazioni prima di altre bisogna usare le parentesi !

Nella descrizione delle architetture a volte è necessario istanziare variabili interne, queste vengono chiamate **signal** e necessitano di un nome univoco per essere riconosciuti nello svolgimento della logica del componente.

(Attenzione che i signal sono visibili solo all'interno dell'architettura in cui sono dichiarati)

Inoltre a differenza di altri linguaggi in VHDL l'ordine in cui sono dichiarate le equazioni nell'architettura non è importante perchè avvengono contemporaneamente.

7.2.7 Parametri formali ed effettivi

Nell'utilizzo di vista strutturale, è necessario istanziare i componenti che si andranno ad utilizzare. Un'istanza si richiama nell'architettura tramite **port map** seguito dall'assegnazione tra segnali dell'architettura più esterna e gli elementi disponibili nell'interfaccia del modulo che stiamo istanziando. L'assegnazione può essere esplicita o seguire una **notazione posizionale**. All'interno della stessa architettura possono avvenire **più operazioni**.

L'ordine in cui vengono specificate all'interno dell'architettura non è rilevante perchè vanno concepite come un sistema in cui **procedono in parallelo**.

```

1 nome_istanza : nome_master port map(parametri effettivi)

```

port map è un operatore che permette di mappare le porte dell'istanza dell'entità più interna con i segnali provenienti dall'entità contenitrice, così che possano lavorare insieme.

Si può anche optare per un'assegnazione di tipo esplicito e ciò aiuta ad evitare gli errori e ad indentificarli prima. Questo si fa con l'operatore "=>" in cui a

sx c'è la porta dell'entità che sto mappando e a destra un segnale dell'entità contenente.

```

1
2 architecture strutturale of Adder4 is
3
4 begin
5
6 FA0: entity work.full_adder port map (a=>A(0),b=>B(0),...);
7
8
9 --resto del codice
10
11 end architecture strutturale;
```

7.2.8 Modi dei segnali

I segnali possono assumere vari tipologie e ognuna di esse comporta un certo set di operazioni ammesse o no.

- **IN**

I segnali in possono essere solamente letti e perciò possono stare solo a destra dell'operatore di assegnazione.

- **OUT**

I segnali di out possono essere solo scritti e perciò staranno solamente dalla parte dell'operatore di assegnazione che subisce l'assegnamento. Inoltre nelle quazioni all'interno di un'architettura possono comparire una volta sola, questo perchè non essendo sequenziali bensì contemporanee le istruzioni avrei un conflitto nell'assegnazione.

- **BUFFER**

I segnali buffer sono segnali out ma leggibili e perciò possono stare da entrambe le parti di un'assegnazione. Ma possono subire un'assegnazione una sola volta.

```
1 port (var : buffer bit);
```

- **SIGNAL**

Sono segnali sia in ingresso sia in uscita(venendo valutati una volta sola).

```

1 --si scrive nell'architecture PRIMA del begin
2 signal S: bit_vector(3 downto 1);
```

- **INOUT**

Sono componenti analoghi ad i buffer ma possono avere driver dall'esterno. Possono subire assegnazioni più volte ma stando attenti ai conflitti. (es. buffer tri-state)

```

1 --in entity
2 port (bus: inout bit)
```

- **GENERIC**

Permette di parametrizzare un segnale così da rendere un'entità più versatile e riutilizzabile. Nella definizione dell'entità, prima della dichiarazione port, si scrive:

```
1 generic(nomesegnale : tiposegnale)
```

Poi nella definizione dell'architettura di quella data entità si scriverà

```
1 g1 : entita generic map(nomesegnale => valore)
```

oppure si può usare la notazione posizionale nel caso di più generic per rendere tutto più compatto.

- **CONSTANT**

Permette di definire costanti per leggere ed interpretare il codice più agevolmente e poi per facilitare eventuali modifiche.

```
1 --in architecture PRIMA di begin
2 constant nomecostante : tipo := valore;
```

7.2.9 Tipi dei segnali

- **bit**

Tipo di segnale che può assumere solamente i valori 0 ed 1.

- **bit_vector**

Tipo di segnale che corrisponde ad un array di una certa dimensione. Si dichiara come

```
1 nomeSegnale : bit_vector(estremoSup downto extremoInf);
```

oppure

```
1 nomeSegnale : bit_vector(estremoInf to extremoSup);
```

- **integer**

Tipo di dato che corrisponde ad un intero a 32 bit. Poco conveniente da utilizzare.

- **time**

- **TIPI DEFINITI DALL'UTENTE**

```
1 --in architecture PRIMA di begin
2 type nomedeltipo is tipo
```

- **TIPI COMPOSITI**

Vanno dichiarati come prima cosa tra la dichiarazione dell'architettura che li userà e il begin, questo perchè così saranno utilizzabili da eventuali signal per esempio dichiarati subito dopo.

enum	type nomeenum is (lista di valori che può assumere)
array	type nomearray is array (come sono gli indici) of tipodicontenuto
struttura	type nomestruttura is record end record

(Nei tipi struttura dove c'è scritto record dichiaro insieme di variabili che lo costituiscono)

Tipo std_logic

Il tipo standard logic (std_logic) è un' estensione del concetto di bit che permette di rappresentare ulteriori stati logici.

U	Undefined
X	Non determinato
0	0 logico
1	1 logico
Z	alta impedenza
W	segnale debole non determinabile
L	segnale debole tendente ad 0
H	segnale debole tendente ad 1
-	don't care

La libreria standard 1164 della IEEE si può importare con il seguente codice:

```
1 --l'importazione della libreria va fatta in cima al codice
2 library ieee;
3 use ieee.std_logic.all;
```

L'introduzione di nuovi valori assumibili dal tipo bit comporta una necessaria estensione della definizione degli operatori logici, ciò si chiama **overloading dell'operatore**.

Nella definizione dell'entità quindi ora una porta potrà essere invece di bit std_logic e std_logic_vector invece di bit_vector.

Tipo numeric_std

Introduce due nuovi tipi : signed e unsigned. Sono due vettori come std_logic_vector ma per cui si conosce la definizione delle operazioni algebriche.

Signed usa la rappresentazione in complemento a 2.

Si inseriscono nel codice vhdl così :

```
1 library ieee;
2 use ieee.numeric_std.all;
```

Questa libreria permette anche l'utilizzo di funzioni per convertire in modo rapido un tipo in un altro.

Per esempio per convertire un numero da decimale alla sua rappresentazione binaria con un certo numero b di bit, si può ricorrere alla funzione to_unsigned.

```
1
2 s <= to_unsigned(numero_base10, b);
```

TIP

Se fosse necessario concatenare due dati dello **stesso tipo**, questo si fa mettendo tra di essi una e commerciale .

Altrimenti l'estensione è possibile con la funzione resize.

7.2.10 Espressioni condizionate

Sono operazioni che si basano sul principio del multiplexer e che vanno utilizzate nell'architettura di un'entità.

L'assegnazione può essere di due tipi:

- **Assegnazione Condizionata**

Sono definite nella libreria ieee. Vanno implementate nell'architettura e sono tra di loro combinabili.

```
1 --architettura di un'entità
2 identificatore <= opzione1 when condizione else opzione2;
```

- **Assegnazione Selezionata**

E' simile ad uno switch e utilizza un segnale per effettuare la decisione. La condizione può anche considerare più segnali così da essere molto flessibile.

```
1 with segnale select
2 identificatore <= opzione1 when condizione1,
3               opzione2 when condizione2,
4               opzione3 when condizione3 | condizione 4,
5               opzione4 when others;
```

La differenza principale tra di esse è che l'assegnazione condizionata può operare condizioni su segnali diversi mentre quella selezionata no. Inoltre da una priorità alle condizioni mentre quella selezionata no !

7.2.11 Stile Comportamentale

Permette di calcolare i valori di uscita tramite algoritmi.

La peculiarità di questo stile è che a differenza di quanto visto fino ad ora le parti di codice sono eseguite in **ordine sequenziale**.

Processi

- Compare all'interno di dell'architettura.
- E' legato ad una **sensitivity list**, ossia una lista di segnali che definiscono le condizioni di attivazioni del processo.

Ogni volta che un parametro della lista varia il processo verrà eseguito.

```
1
2 architecture comportamentale of mio_modulo is
3 begin
4 label: process (sensitivity-list) is
5   dichiarazioni di tipi, costanti, segnali, variabili;
6   begin
7     statement sequenziale;
8     statement sequenziale;
9     statement sequenziale;
10  end process;
11 end architecture comportamentale;
```

Nello stile comportamentale possono essere usati "if then elsif else end if" all'interno di processi. Inoltre per la scelta selezionata si deve usare "case is when end case".

Assegnazione condizionata nei processi

All'interno dei processi il codice viene eseguito in modo sequenziale e non come visto fino ad ora in modo concorrente.

Questo vuol dire che nel caso in cui volessimo fare scelte, bisogna cambiare sintassi per rispecchiare questo cambio di paradigma.

```

1
2 --assegnazione condizionale sequenziale interna ad un processo
3
4 architecture arch of entity is
5
6     begin
7
8         label : process (sensitivity_list) is
9
10            if condizione
11            then
12                segnale/variabile <= valore ;
13            elsif condizione
14            then
15                segnale/variabile <= valore2;
16                segnale2/variabile2 <= valore3;
17            else
18                segnaled/variabile <= valored;
19
20            end if;
21
22        end process;
23 end architecture arch;
```

Variabili

Sono quantità definibili nei processi che vengono aggiornate immediatamente al momento dell'assegnazione mantenendo il loro valore tra un'attivazione e la successiva.

```

1
2 process (sensitivity-list) is
3
4     variable nameVariable : tipodivariabile;
5
6 begin
7     namevariabile := valoredaassegnare
8
9 end process;
```

Se all'interno di un processo vengono eseguite delle operazioni i cui risultati devono essere utilizzati all'interno dello stesso processo DEVO usare dei dati di tipo variable, altrimenti usando i segnali, tutti i dati verrebbero aggiornati concorrentemente al concludersi del processo e quindi le operazioni dipendenti da dati elaborati precedentemente ma all'interno dello stesso processo non terrebbero traccia dei cambiamenti avvenuti nel corso del processo.

Cicli

```

1
2 process (sensitivity-list) is
```

```

3  --eventuali dichiarazioni
4  begin
5      for i in estremoSuperiore loop
6          --codice del ciclo
7      end loop;
8      --eventuali variabili da restituire andranno assegnate qui ad
        uscite o segnali cos' da non essere perse all'uscita dal ciclo.
9  end process;

```

- **Variabile i** viene dichiarata automaticamente.
- **Estremo superiore** è il valore a cui si smetterà di entrare nel ciclo quando i lo raggiungerà.

Testbench con i processi

E' una pratica molto comoda che si appoggia su un processo senza sensitivity list, così che il processo possa partire immediatamente all'avvio della simulazione e non vi sia mai un momento in cui quel processo è inattivo.

All'interno di questo processo vengono specificati i segnali che daranno i valori per effettuare la simulazione e ogni assegnazione è staccata temporalmente dalle altre grazie all'uso dell'operatore **wait for**, che mette in stallo per il tempo specificato il processo e poi riprende la sua esecuzione dall'istruzione successiva al wait che si è appena concluso.

Per terminare il processo, che altrimenti proseguirebbe all'infinito, si usa wait **senza** specificare un valore di tempo da attendere.

```

1  --testbench implementato con process
2
3  architecture arch of entity is
4
5  begin
6
7  testprocess: process is
8      signal s : bit;
9  begin
10
11      s<="01"
12      wait for tempo;
13      s<="11"
14      wait for tempo;
15      s<="10"
16      wait;
17
18
19
20  end process;
21
22  end architecture arch;

```


Chapter 8

Progetto Logico Sequenziale

I circuiti analizzati fino ad ora sono stati di tipo combinatorio, ossia che restituiscono un'uscita basandosi esclusivamente sugli input che ricevono. Non hanno capacità di ricordare.

La capacità di ricordare si può realizzare basando le future scelte su feedback dalle precedenti e ciò si fa riportando in ingresso l'uscita (anello). Ciò amplia la tabella di verità e consente appunto capacità di memoria perchè le scelte si baseranno anche sullo stato precedente del circuito.

Tutto ciò implica che non solo la parte combinatoria si dovrà occupare di calcolare la nuova uscita ma anche di aggiornare lo stato della parte "mnemonica" del circuito.

Ciò produrrà equazioni booleane dove l'uscita comparirà ad entrambi i membri proprio a causa degli anelli di feedback.

Stato: è l'insieme dei valori conservati in memoria in un dato istante. E' implementato con un vettore di variabili booleane.

8.1 Circuiti sequenziali

Ci occupiamo ora di circuiti che possono **ricordare** la loro storia. Questo sarà possibile grazie ad un nuovo ingresso che codificherà l'ultimo stato vissuto dal circuito.

Per semplicità conviene separare il circuito in due macro aree:

- Circuito Combinatorio
- Memoria

Come nella figura accanto

Un circuito sequenziale può essere di due tipi:

- **Sincrono:** Sono circuiti che aggiornano lo stato presente a cicli, detti **cicli di clock**
- **Asincrono:** Sono circuiti in cui lo stato presente continua ad aggiornarsi e ciò può essere compromettente per esempio nel caso di circuiti suscettibili a glitch.

8.1.1 Elementi di memoria

Gli elementi che verranno di seguito introdotti sono da considerare come black box, di cui verrà descritto solo il loro utilizzo mentre come implementano le porte logiche al loro interno per ottenere tali risultati verrà introdotto in altri corsi.

I circuiti che impiegano memorie sincrone hanno due stati:

- Clock basso e la rete combinatoria calcola.
- Clock alto e la rete combinatoria calcola con un nuovo stato presente.

Ogni circuito sequenziale passa attraverso due fasi ciclicamente:

- calcolo delle nuove uscite e dello stato futuro.
- Stato futuro che diventa presente.

Latch D

Il latch D ha due ingressi, di cui uno di clock e due uscite Q e Q'.

Un latch durante il funzionamento del circuito vive due possibili stati che si alternano nel tempo:

- C=1 corrisponde a **latch trasparente** ossia stato in cui lo stato conservato in memoria viene immesso nel circuito.
- C=0 corrisponde a **latch in memoria** ossia stato in cui il valore in memoria viene conservato immutato e corrisponde all'ultimo valore entrato in memoria prima che il segnale di clock passasse da 1 a 0.

Clock	D	Q	Q'
0	-	Q_1	Q_2
1	0	0	1
1	1	1	0

Ce ne sono vari tipi:

- Attivo alto: ossia trasparente quando il clock è 1 .
- Attivo basso : ossia trasparente quando il clock è 0.

Flip Flop Edge Triggered

Viene impiegato per risolvere i problemi di sfasamento tra frequenza di clock ed elaborazione del circuito.

Edge Triggering:

Significa che il flip flop diviene trasparente **SOLO** nella transizione (edge appunto) tra stato 0 ed 1 (o 1 e 0). Questo si ottiene mettendo due flip flop in serie e facendo sì che abbiano lo stesso clock MA il clock del secondo flip flop viene propagato su un filo su cui sta una porta NOT. Così facendo il segnale che viene salvato in memoria nel flip flop master invece di venire propagato per tutta la durata del clock quando questo lo attiva, in quell'istante passa solo al secondo flip flop, che lo immetterà nel circuito solo quando il clock passa torna

al valore iniziale.

Preset & clear

Al momento dell'accensione di un circuito il flipflop non ha alcuna memoria pregressa quindi il suo valore sarebbe ignoto e questo non è consigliabile. Ciò si può risolvere con dei segnali detti di preset e clear, ossia segnali asincroni esclusivamente di inizializzazione che danno al flip flop un valore noto. Spesso indicati come S ed R e attivi bassi entrambi. Per esempio S potrebbe dare valore iniziale 1 mentre R da 0 se attivato.

8.2 Macchine a stati

8.2.1 Stato presente o futuro ?

Nei flip flop edge triggered lo stato presente del ciclo n di clock corrisponde allo stato futuro alla fine del ciclo precedente, $n-1$.

Inoltre il circuito è scandito dai fronti di clock, per cui nel lasso di tempo tra due di essi lo stato presente **NON CAMBIA**, mentre invece lo stato futuro può farlo.

8.2.2 Equazioni di stato

Indichiamo lo stato presente dell' n -esimo ciclo con $X(n)$.

Lo stato futuro $Y(n)$ dipenderà dal valore degli ingressi del circuito combinatorio e da quello dello stato presente.

$$Y(n) = \delta(IN(n), X(n))$$

Lo stato presente al ciclo successivo $(n+1)$ è uguale a quello futuro del ciclo precedente :

$$X(n+1) = Y(n)$$

Perciò

$$X(n+1) = \delta(IN(n), X(n))$$

8.3 Progettazione di circuiti sequenziali

La progettazione segue dei macro step ben precisi:

- Determinazione degli stati: fase in cui è necessario capire quali sono i possibili stati del sistema.
- Determinazione dell'evoluzione degli stati e delle uscite in base agli ingressi: fase in cui si determina quale debba essere lo stato futuro sulla base dei possibili stati presenti.
- Scrittura della tabella della verità: fase in cui si trascrive la tabella della verità relativa alle equazioni di stato e delle uscite.


ATTENZIONE !

Quando si trattano le uscite della struttura logica nella tabella della verità, bisogna ricordarsi che quelle uscite sono in corrispondenza dello stato che la macchina sta vivendo e non sono le uscite corrispondenti allo stato che seguirà l'attuale.

8.4 Diagramma degli stati

E' un modo alternativo e grafico per la rappresentazione dei passaggi di stato di un circuito sequenziale (transizioni).

- Ogni stato viene rappresentato da un cerchio con il valore delle variabili di stato.
- Ogni transizione diventa una freccia che va dal cerchio con lo stato presente a quello futuro. Sulla freccia si indicano i valori degli ingressi per cui si effettua la transizione. E si indicano i valori delle uscite corrispondenti allo stato di partenza e all'ingresso sulla transizione.



Codifica one-hot

Una codifica che usa un numero di bit pari al numero di stati. Per n stati avrò n flip flop. Ciò causa spesso uno spreco di combinazioni.

Ogni stato sarà rappresentato da un particolare bit ad 1 e nel proprio stato sarà l'unico ad 1, gli altri saranno a 0.

I motivi per scegliere questa codifica è il fatto di non dover passare per una struttura di decodifica e ciò aumenta la velocità del circuito e potrebbe poi semplificare la rete di calcolo dello stato futuro.

8.5 Analisi di circuiti sequenziali

E' molto utile partire dal circuito ed estrarre il diagramma degli stati.

Si analizza il circuito per risalire alle funzioni logiche che lo rappresentano. Successivamente si tabellano e poi si procede come visto per realizzare un diagramma a stati partendo dalla tabella del circuito.

Il numero degli stati che compaiono nel diagramma sono $2^{(\text{numero di flip flop})}$.

"Seguendo" il percorso degli ingressi si risale alla funzione booleana che calcola lo stato futuro e si può fare lo stesso per quanto riguarda l'uscita dello stato presente.

8.6 Considerazioni preliminari per un progetto di macchina a stati

Cambiamento degli ingressi durante ciclo di clock

Tra un fronte di clock e il successivo lo stato presente non cambia !
Invece possono cambiare le uscite, se dipendent dagli ingressi, allo stesso modo dello stato futuro. Tra gli stati futuri che si presentano durante il ciclo di clock, viene selezionato come stato presente del ciclo di clock successivo lo stato futuro che era in ingresso al flip flop al momento del fronte successivo del clock.

8.6.1 Tempistiche dei flip flop

Lo stato del flip flop dipende sia dal clock (che causa un cambiamento di stato) che dal valore di ingresso.

Il segnale di ingresso necessita di entrare nel flip flop quindi avrà bisogno di cambiare e poter percorrere la rete che lo separa dal flip flop PRIMA del fronte d'onda. Poi avrà bisogno di rimanere costante finchè il ciclo di autosostenimento non si sarà instaurato, ciò è successivo al fronte attivo del clock.

Il segnale di ingresso dovrà essere costante per un certo lasso di tempo prima (tempo di setup) e dopo (tempo di hold) il fronte attivo di clock altrimenti il flip flop rischia uno **stato di metastabilità**.

8.7 Tempistiche e velocità

Scelta della velocità di clock

La velocità di clock indica ogni quanto avviene il campionamento dello stato futuro per renderlo presente. Le reti combinatorie durante il ciclo di clock (ossia tra due fronti attivi) presentano glitch con tempi vari prima di diventare stabili perciò il minimo valore di clock, ossia la sua frequenza massima, sarà il massimo valore tra quelli delle durate dei glitch, così che scegliendo quel tempo tutti i segnali della rete combinatoria saranno stabili e lo stato sarà campionato correttamente.

Tempistiche dei flip flop

Lo stato del flip flop dipende sia dal clock che dal valore di ingresso.

Il feedback impiega un certo tempo per essere stabile dovendo passare attraverso porte logiche che introducono un certo ritardo.

Quindi il segnale di ingresso dovrà essere costante sia per un certo tempo prima (**tempo di setup**) sia dopo (**tempo di hold**) il fronte attivo del clock.

Se uno dei due tempi dovesse risultare violato rischiano di insorgere problemi. In caso di **setup violation** può essere risolta utilizzando una struttura di calcolo più veloce oppure si può rallentare il clock.

La massima frequenza di clock dipende dal ritardo massimo tra ogni coppia di registri più il tempo di setup.

Le case produttrici per esempio usano il processo detto binning, ossia testano

i loro dispositivi e poi in base alle performance che offrono le mettono in una determinata categoria (bin) di prestazioni.

In caso di **hold violation** il motivo è una logica combinatoria troppo veloce. Spostando il clock in avanti però sposterei anche il fronte successivo non risolvendo il problema e perciò sarà necessario rallentare la logica per esempio introducendo un buffer. In caso di hold violation il circuito va buttato, non è possibile operare un binning.

8.8 Macchine di Mealy e di Moore

Le macchine a stati possono essere di due tipologie:

- Macchina di Mealy
- Macchina di Moore

Macchina di Mealy

È il caso di macchina a stati più generale, in cui le uscite possono dipendere sia dallo stato corrente sia dagli ingressi.

Macchina di Moore

È un caso specifico in cui **le uscite dipendono solamente dallo stato corrente e non dagli ingressi**.

Ciò fa sì che le uscite non cambino durante l'intero ciclo di clock dato che lo stato si mantiene.

Il valore delle uscite si può scrivere perciò nello stato e non sulle transizioni.

Dal punto di vista dei ritardi il ritardo che può avvenire arriva fino ad un ciclo di clock. Questo perché essendo le uscite dipendenti solo dallo stato presente, qualora cambiassero gli input e lo stato futuro, si dovrebbe aspettare che questo diventi presente per vedere anche le uscite cambiare. Se questo cambiamento di input avvenisse appena dopo il fronte del clock, si dovrà aspettare un ciclo intero per vederne le conseguenze sull'uscita.

Da Moore a Mealy

Una macchina di Moore può diventare di Mealy andando a modificare la risposta del circuito affinché si anticipi il cambiamento di stato.

Ciò fa cambiare il circuito ed avrà equazioni di uscita in cui compaiono gli ingressi.

Uno dei motivi per preferire la macchina di Mealy a quella di Moore è che Moore non ha il collegamento tra gli ingressi e le uscite e questo evita problemi che invece possono presentarsi con le macchine di Mealy.

Ad esempio mettendo due macchine a stati di Mealy in serie le uscite di una diventano gli ingressi della successiva e viceversa e questo può generare cicli di natura solo combinatori che evitano la parte "mnemonica" del circuito dando vita ad un circuito asincrono. Questo NON può accadere con delle macchine di Moore.

8.9 Metodo di progetto

- Decisione degli stati del sistema:

Corrisponde ai ricordi del passato in cui è stata la macchina. Non è necessario ricordarsi tutto, dipende da ciò che si deve ottenere. Solitamente si parte da uno stato iniziale e poi sulla base di ciò che può succedere all'ingresso si compongono nuovi stati o se ne uniscono alcuni già decisi per introdurre ottimizzazioni.

- Disegno del diagramma degli stati con le transizioni
- Scelta della codifica degli stati
- Estrazione della tabella degli stati
- Semplificazione delle mappe di Karnaugh
- sintetizzazione del circuito

8.10 Algorithmic State Machines(ASM)

E' una delle molte varianti di diagramma a stati che ricalca il modo in cui si fanno i diagrammi di flusso di un programma.

Stato

Ogni stato è rappresentato da un rettangolo con indicato un nome identificativo. E' possibile anche indicarci la codifica ma non obbligatoriamente e nel caso di macchine di Moore si scrivono anche i valori delle rispettive uscite.

Condizione

Ogni condizione è rappresentata da un rombo con una condizione sugli ingressi. Da ogni rombo escono due rami, uno per la condizione vera e uno per quella falsa.

Nel caso di circuiti sincroni di Mealy, un ingresso può far cambiare anche varie volte durante il ciclo di clock lo stato futuro ! Verrà scelto quello che segue dal valore che aveva l'uscita nel momento prima del fronte.

Transizione

Sono linee con frecce che collegano tra loro stati passando eventualmente per elementi condizionali.

Uscita condizionata

Blocco utilizzato nelle macchine di Mealy. Viene rappresentata da un rettangolo con i bordi smussati che NON è uno stato e dice come cambia l'uscita in corrispondenza della condizione da cui dipende. L'uscita si riferisce sempre allo stato di partenza e non a quello di arrivo.

8.11 Dos and don'ts

- Non assegnare mai una valore agli ingressi in uno stato o in un uscita condizionata. Questo perchè altrimenti poi non è possibile cambiarli all'interno dello stato.
- Non usare uscite nelle condizioni di transizione. Questo perchè non sarebbe una scelta ma un vincolo perchè non posso cambiarne il valore.
- E' utile far seguire una condizione ad un'altra.
- Ogni transizione però deve finire in uno stato !

Chapter 9

Circuiti sequenziali di base

9.1 Pattern Sequenziali

Sono pattern molto comuni nelle macchine a stati che si possono riutilizzare quando capita di voler riprodurre un comportamento.

Busy Waiting

Sostanzialmente tiene occupata la macchina continuando ad entrare nello stesso stato di wait finchè un certo segnale non ha una transizione.

Quando questa avviene, ci sarà una transizione nello stato della macchina al ciclo di clock **SUCCESSIVO**.

Per una reazione immediata si può ricorrere ad un'uscita condizionata.

Choice

E' il pattern di scelta.

Parte da uno stato comune e poi in base al valore che prende un segnale, sarà diverso lo stato presente al ciclo di clock successivo.

Fire and Check

Rende possibile effettuare delle operazioni senza dover esplicitamente percorrere, ma invece basandosi su un segnale.

Edge detector / Derivatore

E' un circuito sequenziale il cui scopo è identificare un fronte di clock.

9.2 Corse sugli ingressi

Un altro metodo per risolvere le corse è quello di impedire l'accesso diretto dell'ingresso al circuito, e invece campionarlo. Interponendo un flip flop

tra ingresso e circuito sostanzialmente fa sì che anche l'ingresso, dal ciclo successivo di clock sia sincronizzato con il resto del circuito perchè verrà immesso in quest'ultimo all'inizio del ciclo.

9.3 Registri

Nella loro realizzazione più semplice sono solamente un flip flop D che memorizza quindi valori a un bit. Di solito sono composti da molti flip flop in parallelo e funzionano praticamente come una variabile per i linguaggi di programmazione, perchè la loro funzione è memorizzare un valore.

Registro singolo con clear

E' un flip flop D che carica un valore ad ogni colpo di clock e viene azzerato con un comando Clear asincrono.

9.3.1 Registro parallelo

Registro multibit parallelo con Clear

E' costituito da registri singoli in parallelo ognuno indipendente dall'altro ma con segnale di clock e clear comune.

Registro parallelo con load enable

E' un registro che carica un valore solo a determinati cicli di clock. Questo è possibile grazie ad una segnale di load enable, che attua **clock gating**, ossia un'operazione di mascheramento del clock che quindi non arriva alla macchina nei cicli in cui non si vuole aggiornare il valore.

Intervenire sul clock però è rischioso, perchè si possono facilmente violare i tempi di hold e setup per cui è meglio non toccarlo.

Realizzazione sincrona

Un modo alternativo al clock gating è quello di utilizzare un multiplexer con segnale di "decisione" il segnale load. Se load fosse attivo allora verrà caricato il nuovo valore altrimenti si ricaricherà quello che già conteneva. Parallelizzando vari registri con load enable che condividono sia load che clock si ottiene un registro multibit con load enable (E' possibile anche aggiungere Clear).

Shift register - Registro seriale

E' un tipo di registro costituito da un insieme di registri messi in serie e condividono il segnale di clock.

Così facendo ogni registro inserisce un ritardo di 1 ciclo di clock.

Sono molto utilizzati per le comunicazioni.

Shift register con shift enable

Lo shift enable permette di abilitare o meno il campionamento dell'input e quindi lo scorrimento all'interno del registro. Si realizza sempre con un multiplexer che in caso di segnale di load non attivo ricarica il valore già all'interno del flip flop.

Shift register con uscita parallela

Permette di vedere il contenuto di ogni flip flop all'interno del registro seriale.

Shift register con ingresso parallelo

Consiste in un registro a scorrimento in cui c'è un ingresso per ogni flip flop così che sotto opportuni segnale si possa modificare il valore di un flip flop interno. Per fare ciò è necessario ampliare il multiplexer e metterlo con 2 segnali di decisione così da poter decidere tra massimo 4 casi.

SHIFT	LOAD	RESULT
0	0	non succede nulla
0	1	il flip flop si aggiorna con il valore che gli arriva dagli ingressi paralleli
1	-	il registro scorre

Shift register bidirezionale

9.4 VHDL per circuiti sequenziali

A differenza dei circuiti combinatori, nei circuiti sequenziali i segnali devono poter dipendere dai valori che hanno avuto precedentemente.

Questo è possibile con il tipo **buffer**.

Latch in VHDL

```

1
2 entity latch is
3   port
4   (
5     -- interfaccia per input del segnale da ricordare e del segnale
      di clock
6     i_d,i_c : in std_logic;
7     q :buffer std_logic
8   );
9 end entity latch;
10
11
12 architecture latch_arch of latch is
13
14 begin
15
16   -- q mantiene il valore che gli e' stato assegnato lultima volta
      che c e stato ad 1 finche non si presenta nuovamente ad 1
17   q <= d when c='1' else q ;
18
19
20 end architecture latch_arch;
```

Latch con process

```

1  entity latch is
2      port
3      (
4          i_d,i_c : in std_logic;
5          b_q : buffer std_logic
6      );
7  end entity latch;
8
9
10 architecture latch_arch of latch is
11 begin
12
13     latch_proc:process (i_d,i_c) is
14     begin
15
16         if i_c='1'
17         then
18             b_q <= i_d;
19         end if;
20
21     end process;
22
23 end architecture latch_arch;

```

Flip Flop in VHDL

Il flip flop a differenza del latch fa memoria solo ad un certo tipo di transizione del valore di clock. Un fronte può essere rilevato grazie agli **attributi** di un segnale, che sono dei costrutti del VHDL per rilevare alcune proprietà di un segnale.

```

1  entity flip_flop is
2      port
3      (
4          i_d,i_c : in std_logic;
5          q : buffer std_logic
6      );
7  end entity flip_flop
8
9
10 architecture ff_arch of flip_flop is
11 begin
12
13     --aggiorna il valore di q a i_d solo se il valore di i_c e' ad 1
14     E il clock ha anche appena avuto un evento, quindi e' un fronte
15     di salita.
16
17     q <= i_d when i_c='1' and i_c'event else q;
18
19 end architecture ff_arch;
20

```

Altrimenti VHDL propone direttamente una funziona apposita per individuare fronti di salita e discesa di segnali.

```

1  architecture ff_arch of flip_flop is
2
3

```



```
4 begin
5
6   q<= i_d when rising_edge(i_c) else q;
7
8 end architecture ff_arch;
```

In caso si volesse il fronte di discesa si usa `falling_edge`.

Processi sequenziali

9.5 Macchine a stati in VHDL

Ricordiamo che una macchina a stati è costituita da 3 parti :

- **Parte Sequenziale**
- **Parte Combinatoria per le Uscite**
- **Parte Combinatoria per lo Stato Futuro**

Un metodo per realizzare una macchina a stati potrebbe essere quello di realizzare le tre parti come entità separate e poi combinarle, ma diventa troppo laborioso !

Possiamo ricorrere allora all'utilizzo di vari processi, uno per ogni parte della macchina a stati, all'interno della stessa architettura.

Parte Sequenziale

La parte sequenziale rimane invariata sostanzialmente per ogni macchina a stati, infatti l'unica cosa da fare su misura è a quantità di flip flop per combaciare con quelli che sono i requisiti del caso. Consiste in un processo la cui sensitivity list ha come argomenti il clock e un segnale di reset. Il segnale di reset pone a 0 lo stato presente. Invece se reset non fosse attivo, nel caso di fronte del clock, il segnale di stato futuro viene assegnato a quello di stato presente.

Parte Combinatoria per le Uscite

E' l'implementazione di funzioni combinatorie.

Viene eseguito nello stesso modo in cui si fanno progetti non sequenziali.

Parte Combinatoria per lo Stato Futuro

Analogoamente alla parte per le uscite, questo processo implementa le funzioni booleane che regolano la scelta dello stato futuro.

9.6 Metodo RTL