

ITSUE

Curso 18/19 :: Prueba 1 (recuperación)

Escuela Superior de Informática

calificación

Este examen consta de 10 preguntas con un total de 10 puntos. Cada tres preguntas incorrectas resta un punto. Sólo una opción es correcta a menos que se indique algo distinto. No está permitido el uso de calculadora. La duración máxima de este examen será de 30 minutos.

Apellidos	os: SOLUCION	Nombre:	Grupo:
1. [1p]]	La carga de trabajo en un sistema de computación heter	rogénea formado con distint	as tecnologías en una única
	aforma:		
_	a) Se asigna a cada tecnología en partes iguales para faci	·	•
	b) Se asigna a cada tecnología teniendo en cuenta el reno	limiento que se puede obten	er de cada una de ellas.
□ c	c) Ninguna de las anteriores.		
2. [1p] 1 parte:	En un diseño para un sistema heterogéneo, luego de defir e:	irse la partición HW/SW de	el sistema, la síntesis de cada
	a) Se realiza independiente una de la otra y se agregan al		
_	b) Se realizan de manera conjunta e iterativa comparand		
— c	c) Se realizan de manera independiente pero luego se int	egran a través de interfaces	y se testean.
	La especificación AMBA en el entorno ARM se refiere a		
	a) Especificación del modelo de programación para el pr	ocesador ARM.	
_	b) Especificación de un método de acceso a memoria.c) Especificación de un modelo de comunicación con sus	intonfooog	
	El consumo de potencia de un procesador tipo Cortex M	_	
	a) Aumentando la frecuencia del reloj para que termine sb) Utilizando todos los modos de bajo consumo que ofre		
_	c) Utilizando los modos de bajo consumo posibles de ac	-	•
_ `	procesador de acuerdo a lo que permita el diseño.	uerdo u la apricación y reda	orendo la freedencia del
5. [1p] 1	La tecnología de lógica reconfigurable es una tecnología	que permite:	
■ a	 a) Configurar el hardware interno tantas veces como lo p deseada. 	permita la tecnol <mark>ogía para</mark> ob	otener una funcionalidad
	${f b})$ Configurar el hardware interno solo para simular una	determinada funcionalidad.	
□ c	c) Las dos anteriores.		
6. [1p] <i>a</i>	¿Cuáles de las siguientes son ventajas en el uso de FPGA	is?	
	a) Menor consumo de potencia en comparación con CPU		
■ b	b) Capacidad de reconfiguración, consumo de potencia menor tiempo de diseño.	reducido en comparación	con otros dispositivos,
∐ c	c) Tecnología con curva de aprendizaje rápida, menor cobles a GPUs.	oste que CPUs tradicionales	s, rendimiento equipara-
7. [1p] 1	En arquitectura Zynq, el puerto ACP (Acceleratos Coher	rence Port) sirve para:	
\Box a	a) Comunicación de la parte reconfigurable con los perif	éricos de entrada/salida.	
_	b) Comunicación entre componentes implementados en		
e c	c) Comunicación entre memoria cache y la parte reconfig	gurable.	
8. [1p] 1	En el proceso de diseño hardware utilizando herramienta	as <mark>de Síntes</mark> is de <mark>Alto</mark> Nivel	(HLS).
■ a	a) Se describe un sistema a nivel de su comportamiento	y se obtiene un c <mark>omp</mark> onente	RTL.
□ b	b) Se describe un sistema a nivel de diagrama en bloqu comportamiento.	e y se obtiene e <mark>l códi</mark> go en	C/ C++ describiendo su
□ c	 c) Se obtiene un código de simulación a partir de una o (VHDL). 	escripción en lenguaje de o	descripción de hardware

29 de enero de 2019 1/2



ITSUE
Curso 18/19 :: Prueba 1 (recuperación)

Escuela Superior de Informática

9. [1p] En el proceso de síntesis usando HLS, la etapa de scheduling se encarga de:		
a) Asignar los recursos hardware necesarios para la funcionalidad buscada.		
b) Asignar en qué ciclos de reloj se ejecutará cada operación.		
C) Asignar espacio de memoria a variables y datos del algoritmo a ejecutar.		
10. [1p] ¿Qué se extrae del código de entrada al usar HLS?		
a) Una máquina de estado para el control de los pasos del algoritmo.		
b) Una máquina de estado para el control de las etapas del algoritmo a implementar más el camino de datos.		
c) Extrae el datapath correspondiente a l'algoritmo a implementar.		

29 de enero de 2019 2/2