

W801 芯片设计指导书

V3.1

北京联盛德微电子有限责任公司 (Winner Micro)

地址:北京市海淀区阜成路 67 号银都大厦 18 层

电话: +86-10-62161900

网址: www.winnermicro.com



文档修改记录

版本	修订时间	修订记录	作者	审核
V1.0	2021/07/22	初稿	Huzj	
V2.0	2021/11/26	天线匹配形式	Huzj	
V3.0	2022/03/17	修改 ADC 范围和天线匹配结构	Huzj	
V3.1	2022/9/1	修改天线设计	Huzj	
		•		



目录

文	档修改记录	录	5
1	概述		7
2	管脚定义	×	8
3	芯片外围	围电路设计	11
	3.1	RESET 复位电路设计	11
	3.2	参考时钟电路设计	11
	3.3	ADC 电路设计	12
	3.4	射频电路设计	12
	3.5	GPIO 设计	12
	3.6	下载口	13
	3.7	电源设计	13
	3.8	防静电设计	14
4	Layout	t 设计	15
5	天线设计	ù	16
	5.1	外置天线	16
	5.2	板裁子线	17



1 概述

W801 芯片是一款安全 IoT Wi-Fi/蓝牙 双模 SoC 芯片。芯片提供丰富的数字功能接口。支持 2.4G IEEE802.11b/g/n Wi-Fi 通讯协议;支持 BT/BLE 双模工作模式,支持 BT/BLE4.2 协议。芯片集成 32 位 CPU 处理器,内置 UART、GPIO、SPI、I²C、I²S、7816、SDIO、ADC、PSRAM、LCD、TouchSendor等数字接口;支持 TEE 安全引擎,支持多种硬件加解密算法,内置 DSP、浮点运算单元与安全引擎,支持代码安全权限设置,内置 2MBFlash 存储器,支持固件加密存储、固件签名、安全调试、安全升级等多项安全措施,保证产品安全特性。适用于用于智能家电、智能家居、智能玩具、无线音视频、工业控制、医疗监护等广泛的物联网领域。



2 管脚定义




图 2-1 管脚布局图 (QFN56)

表 2-1 管脚分配定义(QFN56)

编号	名称	类型	复位后管脚功能	复用功能	最高频率	上下拉能力	驱动能力
1	PB_18	I/0	GPIO, 输入, 高阻	UART5_TX/LCD_SEG30	10MHz	UP/DOWN	12mA
2	PB_26	I/0	GPIO, 输入, 高阻	LSPI_MOSI/PWM4/LCD_SEG1	20MHz	UP/DOWN	12mA
3	PB_25	I/0	GPIO,输入,高阻	LSPI_MISO/PWM3/LCD_COMO	20MHz	UP/DOWN	12mA
4	PB_24	I/0	GPIO, 输入, 高阻	LSPI_CK/PWM2/LCD_SEG2	20MHz	UP/DOWN	12mA
5	PB_23	I/0	GPIO,输入,高阻	LSPI_CS/PCM_DATA/LCD_SEGO	20MHz	UP/DOWN	12mA
6	PB_22	I/0	GPIO,输入,高阻	UARTO_CTS/PCM_CK/LCD_COM2	10MHz	UP/DOWN	12mA
7	PB_21	I/0	GPIO, 输入, 高阻	UARTO_RTS/PCM_SYNC/LCD_COM1	10MHz	UP/DOWN	12mA
8	PB_20	I/0	UART_RX	UARTO_RX/PWM1/UART1_CTS/I2C_SCL	10MHz	UP/DOWN	12mA



9	PB_19	I/0	UART_TX	UARTO_TX/PWMO/UART1_RTS/I2C_SDA	10MHz	UP/DOWN	12mA
10	RESET	I	RESET 复位			UP	
11	XTAL_OUT	0	外部晶振输出				
12	XTAL_IN	Ι	外部晶振输入				
13	AVDD33	Р	芯片电源, 3.3V				
4	ANT	I/0	射频天线				
15	AVDD33	Р	芯片电源, 3.3V				
16	AVDD33	P	芯片电源, 3.3V				
17	AVDD33_AU X	Р	芯片电源, 3.3V				
18	BOOTMODE	I/0	BOOTMODE	I2S_MCLK/LSPI_CS/PWM2/I2S_DO	20MHz	UP/DOWN	12mA
19	PA_1	I/0	JTAG_CK	JTAG_CK/I2C_SCL/PWM3/I2S_LRCK/AD C_1	20MHz	UP/DOWN	12mA
20	PA_2	I/0	GPIO,输入,高阻	UART1_RTS/UART2_TX/PWM0/UART3_RT S/ADC_4	20MHz	UP/DOWN	12mA
21	PA_3	I/0	GPIO,输入,高阻	UART1_CTS/UART2_RX/PWM1/UART3_CT S/ADC_3	20MHz	UP/DOWN	12mA
22	PA_4	I/0	JTAG_SWO	JTAG_SWO/I2C_SDA/PWM4/I2S_BCK/AD C_2	20MHz	UP/DOWN	12mA
23	PA_5	I/0	GPIO,输入,高阻	UART3_TX/UART2_RTS/PWM_BREAK/UAR T4_RTS/VRP_EXT	20MHz	UP/DOWN	12mA
24	PA_6	I/0	GPIO,输入,高阻	UART3_RX/UART2_CTS/NULL/UART4_CT S/LCD_SEG31/VRP_EXT	20MHz	UP/DOWN	12mA
25	PA_7	I/0	GPIO,输入,高阻	PWM4/LSPI_MOSI/I2S_MCK/I2S_DI/LC D_SEG3	20MHz	UP/DOWN	12mA
26	PA_8	I/0	GPIO,输入,高阻	PWM_BREAK/UART4_TX/UART5_TX/I2S_ BCLK/LCD_SEG4	20MHz	UP/DOWN	12mA
27	PA_9	I/0	GPIO,输入,高阻	MMC_CLK/UART4_RX/UART5_RX/I2S_LR CLK/LCD_SEG5	50MHz	UP/DOWN	12mA
28	PA_10	1/0	GPIO,输入,高阻	MMC_CMD/UART4_RTS/PWMO/I2S_DO/LC D_SEG6	50MHz	UP/DOWN	12mA
29	VDD3310	Р	IO 电源, 3.3V				
30	PA_11	I/0	GPIO,输入,高阻	MMC_DATO/UART4_CTS/PWM1/I2S_DI/L CD_SEG7	50MHz	UP/DOWN	12mA
31	PA_12	I/0	GPIO,输入,高阻	MMC_DAT1/UART5_TX/PWM2/LCD_SEG8	50MHz	UP/DOWN	12mA
32	PA_13	I/0	GPIO,输入,高阻	MMC_DAT2/UART5_RX/PWM3/LCD_SEG9	50MHz	UP/DOWN	12mA
33	PA_14	I/0	GPIO, 输入,高阻	MMC_DAT3/UART5_CTS/PWM4/LCD_SEG1 0	50MHz	UP/DOWN	12mA
34	PA_15	I/0	GPIO,输入,高阻	PSRAM_CK/UART5_RTS/PWM_BREAK/LCD _SEG11	50MHz	UP/DOWN	12mA



				DWMO/LCDI MICO/HADTO TV/DCDAM CV		IID /DOWN	1.9A
35	PB_0	I/0	GPIO,输入,高阻	PWMO/LSPI_MISO/UART3_TX/PSRAM_CK /LCD_SEG12	80MHz	UP/DOWN	12mA
36	PB_1	I/0	GPIO,输入,高阻	PWM1/LSPI_CK/UART3_RX/PSRAM_CS/L CD_SEG13	80MHz	UP/DOWN	12mA
37	PB_2	I/0	GPIO,输入,高阻	PWM2/LSPI_CK/UART2_TX/PSRAM_DO/L CD_SEG14	80MHz	UP/DOWN	12mA
38	PB_3	I/0	GPIO,输入,高阻	PWM3/LSPI_MISO/UART2_RX/PSRAM_D1 /LCD_SEG15	80MHz	UP/DOWN	12mA
39	PB_27	I/0	GPIO,输入,高阻	PSRAM_CS/UARTO_TX/LCD_COM3	80MHz	UP/DOWN	12mA
40	PB_4	I/0	GPIO,输入,高阻	LSPI_CS/UART2_RTS/UART4_TX/PSRAM _D2/LCD_SEG16	80MHz	UP/DOWN	12mA
41	PB_5	I/0	GPIO,输入,高阻	LSPI_MOSI/UART2_CTS/UART4_RX/PSA RM_D3/LCD_SEG17	80MHz	UP/DOWN	12mA
42	VDD3310	P	IO 电源, 3.3V				
43	CAP	I	外接电容, 4.7µF			_	
44	PB_6	I/0	GPIO,输入,高阻	UART1_TX/MMC_CLK/HSPI_CK/SDIO_CK /LCD_SEG18	50MHz	UP/DOWN	12mA
45	PB_7	I/0	GPIO,输入,高阻	UART1_RX/MMC_CMD/HSPI_INT/SDIO_C MD/LCD_SEG19	50MHz	UP/DOWN	12mA
46	PB_8	I/0	GPIO,输入,高阻	I2S_BCK/MMC_DO/PWM_BREAK/SDIO_DO/LCD_SEG20	50MHz	UP/DOWN	12mA
47	PB_9	I/0	GPIO,输入,高阻	I2S_LRCK/MMC_D1/HSPI_CS/SDIO_D1/ LCD_SEG21	50MHz	UP/DOWN	12mA
48	PB_12	I/0	GPIO,输入,高阻	HSPI_CK/PWMO/UART5_CTS/I2S_BCLK/ LCD_SEG24	50MHz	UP/DOWN	12mA
49	PB_13	I/0	IGP10,输入, 高阳	HSPI_INT/PWM1/UART5_RTS/I2S_LRCL K/LCD_SEG25	50MHz	UP/DOWN	12mA
50	PB_14	I/0	GPIO,输入,高阻	HSPI_CS/PWM2/LSPI_CS/I2S_DO/LCD_ SEG26	50MHz	UP/DOWN	12mA
51	PB_15	I/0	GPIO,输入,高阻	HSPI_DI/PWM3/LSPI_CK/I2S_DI/LCD_ SEG27	50MHz	UP/DOWN	12mA
52	PB_10	I/0	GPIO,输入,高阻	I2S_DI/MMC_D2/HSPI_DI/SDIO_D2/LC D_SEG22	50MHz	UP/DOWN	12mA
53	VDD3310	P	IO 电源, 3.3V				
54	PB_11	I/0	GPIO,输入,高阻	I2S_DO/MMC_D3/HSPI_DO/SDIO_D3/LC D_SEG23	50MHz	UP/DOWN	12mA
55	PB_16	I/0	GPIO,输入,高阻	HSPI_DO/PWM4/LSPI_MISO/UART1_RX/ LCD_SEG28	50MHz	UP/DOWN	12mA
56	PB_17	I/0	GPIO,输入,高阻	UART5_RX/PWM_BREAK/LSPI_MOSI/I2S _MCLK/LCD_SEG29	20MHz	UP/DOWN	12mA



注: 1. I= 输入, O= 输出, P= 电源

3 芯片外围电路设计

3.1 RESET 复位电路设计

复位电路建议设计为 RC 电路,上电自动复位,W801 低电平复位。如果使用外部控制 RESET 管脚,当电平值低于 2.0v 时,芯片处于复位状态。复位时低电平需持续 100us 以上,见图 3-1。




图 3-1 复位电路

3.2 参考时钟电路设计

芯片参考时钟选用 40MHz 频率,客户根据实际产品需求选用不同温度等级、稳定度、负载电容值的晶体。晶体两端所接负载电容根据不同厂家晶体及频偏情况需要调整。参考设计中见图 3-2。




图 3-2 晶体电路

时钟摆放尽量靠近芯片,尽量短,并且远离干扰源,时钟周围多地孔隔离。时钟下面各层禁止其它走



线穿过, 防止干扰时钟源。

3.3 ADC 电路设计

芯片 19~21 脚可以作为普通 ADC 使用,输入电压范围 10mV~2.3V。当高于 2.3V 时外部需做分压处理后才可进入 ADC 接口。为提高精度,R1 和 R2 需使用高精度电阻。根据 Sensor 输出电压值选择合适的R1,R2 电阻值分压。如图 3-3 所示。




图 3-3 ADC 分压电路

3.4 射频电路设计

芯片采用单天线设计,内部集成了功放及收发切换开关。根据实际产品设计性能匹配要求,需预留图 3-8 所以匹配网络,根据实际天线阻抗值,优化外部设计匹配元件,匹配元件需要按照低通的形式设计,对二次谐波的抑制能力 10dB 以上。

3.5 GPIO 设计

芯片上电后 8,9 脚默认为 UARTO 端口,该端口提供下载及 AT 指令端口以及 log 输出端口。客户使用时候注意不要随意使用该端口作为 GPIO 使用,防止被占用无法下载及调试。在系统起来后,该端口可以复用为其它端口使用。如果该端口被占用,可以按照 3.6 章节操作。

表 3-2 芯片 UARTO 管脚说明



8	PB20	1/0	UARTO_RX
9	PB19	1/0	UARTO_TX

其余各个管脚复用关系及使用见表 2-1。所有 GPIO 如果配置上拉电阻,典型上拉电阻值为 40K,如果配置为下拉,典型下拉电阻值为 49K。

TEST 脚为芯片测试脚,该脚悬空。

3.6 下载口

W801 芯片默认 UARTO 为下载口,芯片无固件初始下载时,直接连接 UARTO 接口,通过相关下载软件即可实现固件下载。当芯片内有固件,再次进入下载模式,可以通过拉低 PAO,然后上电进入下载模式,。下载完成后去掉 PAO 拉低的操作,需要重启,固件才能运行。

3.7 电源设计

为了降低 ESD 对芯片的损害风险,在模块的总电源入口处需增加 TVS 管,提高防静电能力。

芯片电源输入脚应放置相应滤波电容改善产品性能,外部对整个芯片供电建议选用 LDO, 且总电流建议 500mA 及以上。总电源走线线宽要求不低于 30mil。供电范围 3.0V-3.6V。请勿超过该范围,超过 3.6V可能会对芯片造成永久性损坏。低于 3.0V 可能整体性能会下降。不同管脚放置电容见下述要求。

芯片 13 脚需放置 1uf 滤波器电容。

芯片 15 脚需放置 1nf 滤波器电容。见表 3-3。

表 3-3 芯片电源管脚说明

13	AVDD33	Р	芯片电源 <i>,</i> 3.3V	
15	AVDD33	Р	LNA 电源,3.3V	



芯片 16 脚附近放置 47uf 滤波电容。

芯片 17 脚附近放置 47uf 滤波电容。

推荐客户在模块电源入口处放置 330uf 电解电容。见表 3-4。

表 3-4 芯片电源管脚说明

16	AVDD33	Р	PA 电源,3.3V	
17	AVDD33	Р	模拟电源,3.3V	

芯片 29,42,53 脚附近放置 1uf 滤波电容。见表 3-5。

表 3-5 芯片电源管脚说明

29	VDD33_IO	Р	IO 电源, 3.3V
42	VDD33_IO	Р	IO 电源, 3.3V
53	VDD33_IO	Р	IO 电源, 3.3V

芯片 43 脚 CAP 必须外接 4.7uf 滤波电容。

3.8 防静电设计

为了提高芯片防静电能力,需在天线端放置防静电 ESD 保护器件,天线匹配结构采用 T 型结构。静电器件位置见图 3-8。在生产过程中做好静电防护,防静电器件推荐型号参见 BOM 表。






图 3-8 ESD 管位置

4 Layout 设计

W801 芯片中间 PAD 是散热地焊盘,需要接地处理,同时需要打孔,跟地良好接触散热,背面芯片中间肚皮过孔不要做开窗设计。如图 4-1。




图 4-1 接地焊盘处理

产品设计完成后需要 PCB 所有层均做敷铜接地处理,需要保证第二层射频走线部分完整的地平面,保



证射频阻抗连续性,同时射频走线根据板厚需要做50欧姆阻抗控制。

电源建议采用星型走线方式,见图 4-2 高亮部分走线。特别注意 15 脚电源脚不要跟 16,17 脚直接接一起,各电源脚采用星型走线,除数字 IO 电源脚,其余每个电源脚单走一根电源线到主电源上,避免芯片内部各个供电互相串扰。所有芯片电源脚所接电容均应靠近芯片电源脚放置。




图 4-2 电源星型走线

5 天线设计

根据客户需要可使用外置天线,也可以使用 PCB 板载天线。不同天线对产品性能可能会有不同的影响,需要根据天线阻抗实际调整匹配元件。

5.1 外置天线

对连接外置天线的连接座尽可能远离底板电源等噪声源,防止干扰天线。



5.2 板载天线

当使用 PCB 板载天线设计时,天线背面敷铜需全部挖空,天线参考地平面尽可能大,天线必须经过实际仿真,仿真后天线尺寸图导入 PCB。并且天线区域需要盖油,避免天线铜皮裸露。

