

Dokumentation des OS

eine Arbeit von

Nicolaj Höss, Marko Petrović, Kevin Wallis

Master Informatik (ITM2)

für die Lehrveranstaltung

S1: Softwarelösungen für ressourcenbeschränkte Systeme

Fachhochschule Vorarlberg

9. Mai 2015, Dornbirn

Abstract

Inhaltsverzeichnis

1		gemein Aufbau	4
2		hitektur Aufbau	5
3	HA 3.1	L Aufbau	6
4	T re 4.1	iber Aufbau	7
5	Virt	ual Memory Management	8
	5.1 5.2	Grundlegende Funktionsweise	8
	5.3 5.4	Umwandlung virtueller Adressen zu physikalische Adressen	12 14
6	Zus	ammenfassung	16
Li		xxx	16
Α	bbi	ldungsverzeichnis	
	1	Zweistufiges Seitentabellensystem [1, S. B3-1325]	8
	2	TTBR0 Format [1, S. B4-1726]	9
	3	TTBR1 Format [1, S. B4-1730]	10
	4	First-Level Deskriptorformate [1, S. B3-1326]	10
	5	Secondt-Level Deskriptorformate [1, S. B3-1327]	10
	6	Memory Map des Betriebssystems	11
	7	1 MB Section Translation durch die ARM CPU [1, S. B3-1335]	13
	•	0 11 D T 1 1 1 1 1 ADM ODITE 0 DO 10071	14
	8	Small Page Translation durch die ARM CPU [1, S. B3-1337]	15



1 Allgemein

bla

1.1 Aufbau



2 Architektur

bla

2.1 Aufbau



3 HAL

bla

3.1 Aufbau



4 Treiber

bla

4.1 Aufbau



5 Virtual Memory Management

Bei der virtuellen Speicherverwaltung erfolgt die Umwandlung von vom ARM Prozessor generierten, virtuellen Adressen in physikalische Adressen durch die *Memory Management Unit* (MMU). Dieses Kapitel enthält die Beschreibung des Designs und der Implementierung der virtuellen Speicherverwaltung des Betriebssystems sowie der Einstellungen der MMU.

5.1 Grundlegende Funktionsweise




Abbildung 1: Zweistufiges Seitentabellensystem [1, S. B3-1325]

5.2 Aufteilung des virtuellen Speichers und Mapping

Die VSMAv7 definiert zwei unabhängige Formate für translation tables [1, S. B3-1318]:

- Short-descriptor format:
 - zweistufige Seitentabelle
 - 32-bit Deskriptoren (PTE)
 - 32-bit virtuelle Eingangsadresse
 - bis zu 40-bit große physikalische Ausgangsaddresse
- Long-descriptor format:
 - dreistufige Seitentabelle
 - 64-bit Deskriptoren (PTE)
 - verwendet Large Physical Address Extension (LPAE)



- bis zu 40-bit große virtuelle Eingangsadresse
- bis zu 40-bit große physikalische Ausgangsaddresse

Um die Anforderungen an das Betriebssystem zu erfüllen, reicht das zweistufige Seitentabellensystem vollkommen aus. Tabelle 1 fasst die wichtigsten gegebenen Eigenschaften unter Verwendung des Short-descriptor format zusammen.

Eigenschaft	Beschreibung
Virtueller Speicher	4 GB
Größe eines Page Table Entry (PTE)	4 Byte
Einträge L1 Page Table	4096
Einträge L2 Page Table	256
Speicherbedarf L1 Page Table	4 Byte * 4096 = 16kB
Speicherbedarf L2 Page Table	4 Byte * 256 = 1kB
Unterstützte Pagegrößen:	small page (4 kB), large page (64 kB)
Unterstützte Sectiongrößen:	section (1 MB), supersection (16 MB)

Tabelle 1: Eigenschaften der virtuellen Speicherverwaltung der ARMv7-Architektur

Seitentabellen

Der verwendete ARM Prozessor verfügt über zwei Register (*Translation Table Base Register*, *TTBR0* und *TTBR1*), welche Startadressen von Seitentabellen enthalten können [1, S. B3-1320]. Diese Register übernehmen die folgende Funktion:

- TTBR0: Wird für prozessspezifische Adressen verwendet. Jeder Prozess enthält eine eigene L1-Seitentabelle. Bei einem Kontextwechsel erhält das TTBR0 eine Referenz auf L1-Seitentabelle des neuen Kontextes/Prozesses.
- TTBR1: Wird für das Betriebssystem selbst und für memory-mapped I/O verwendet. Diese ändern sich bei einem Kontextwechsel nicht.




Abbildung 2: TTBR0 Format [1, S. B4-1726]






Abbildung 3: TTBR1 Format [1, S. B4-1730]




Abbildung 4: First-Level Deskriptorformate [1, S. B3-1326]




Abbildung 5: Secondt-Level Deskriptorformate [1, S. B3-1327]



Abbildung 6 zeigt die Speicherverwaltung des Betriebssystems. Die rechte Seite stellt das physikalische Speichermapping dar und wurde dem Datenblatt des ARM [2, S. 155] entnommen. Die linke Seite zeigt die Aufteilung des virtuellen Speichers.




Abbildung 6: Memory Map des Betriebssystems



Eigenschaft	Beschreibung
Größe der Pages	4 kB
Speicherbedarf Kernel	16 MB
Virtueller Speicher für Prozesse	1003 MB
Physikalischer Speicher für Page Tables	5 MB
Max. Anzahl von L1 und L2 Page Tables	320 L1 Page Tables oder 1 L1 Page Table +
	1276 L2 Page Table
Theoretisch Max. Anzahl von Prozessen	320

Tabelle 2: Eigenschaften der virtuellen Speicherverwaltung des OS

```
typedef struct region

typedef struct region

unsigned int startAddress;

unsigned int endAddress;

unsigned int pageSize;

unsigned int accessPermission;

unsigned int cacheBufferAttributes;

unsigned int reservedPages;

pageStatusPointer_t pageStatus;

memoryRegion_t;
```

5.3 Umwandlung virtueller Adressen zu physikalische Adressen

Abbildung 8 zeigt die Umwandlung einer vom ARM Prozessor erzeugten virtuellen Adresse in eine physikalische Speicheradresse. Die Umwandlung wird vollständig durch die Prozessor-Hardware durchgeführt.






Abbildung 7: 1 MB Section Translation durch die ARM CPU [1, S. B3-1335]






Abbildung 8: Small Page Translation durch die ARM CPU [1, S. B3-1337]

5.4 Allokierung der Page Frames

Für die Verwaltung der page frames wurde eine Bitsmap verwendet. Abbildung 9 zeigt das Prinzip. Die Bitsmap wird durch ein Array der Länge N/8 Bytes realisiert. N steht hier für die Anzahl der page frames. Das i-te Bit im n-ten Byte der Bitsmap definiert den Verwendungsstatus des (n*8+i)—ten page frame.






Abbildung 9: Beispiel einer Bitsmap zur Verwaltung der Page Frames



6 Zusammenfassung

bla

[2]

[1]

6.1 xxx



Literatur

- [1] ARM Limited. *ARM Architecture Reference Manual ARMv7-A and ARMv7-R edition*, 2012. ARM DDI 0406C.b.
- [2] Texas Instruments. AM335x ARM Cortex-A8 Microprocessors (MPUs) Technical Reference Manual, 2011. Revised April 2013.