## 管脚分配手册

# A4 nano

## ZIRCON Technology

本手册用于提供ZIRCON A4-nano開發板的相關管脚信息,以便于查閱。 用户可以根據手册中的內容, 對所需要完成的項目進行管脚分配。




### 目 录


1. 时钟,复位	
2. LED	2
3. 按键	3
4. 拨码开关	4
5. 数码管	5
6. 蜂鸣器	6
7. 串口	7
8. PS/2	8
9. 红外	9
10. VGA	10
11. SDRAM	11
12. EPCS	13
13. SD +	14
14. CAMERA	15
15. GPIO1	16
16. GPIO2	17
17. 版权声明	18

#### 手册说明:

- (1) Code Name:对应我们提供的 Verilog 代码中的名称;
- (2) FPGA Pin:对应 FPGA 芯片上的管脚;
- (3) Signal Name:对应我们原理图中的信号名称;
- (4) Description: 用来描述该管脚是输入端口还是输出端口;
- (5) 图片中黄颜色的符号对应我们 A4\_Nano 开发板上的丝印,黑颜色的符号对应我们原理图中的信号名称,白颜色的符号对应我们 FPGA 芯片上的管脚。


#### 1.时钟,复位






Code Name	FPGA Pin	Signal Name	Description
CLK_50M	E1	CLOCKIN	Input
RST_N	M16	nRESET	Input

#### 2.LED




Code Name	FPGA Pin	Signal Name	Description
LED6	P6	LED6	Output
LED5	M6	LED5	Output
LED4	N5	LED4	Output
LED3	K6	LED3	Output
LED2	Р3	LED2	Output
LED1	N3	LED1	Output

#### 3.按键




Code Name	FPGA Pin	Signal Name	Description
KEY6	M15	KEY6	Input
KEY5	T15	KEY5	Input
KEY4	N6	KEY4	Input
KEY3	L4	KEY3	Input
KEY2	M2	KEY2	Input
KEY1	M1	KEY1	Input

#### 4.拨码开关




Code Name	FPGA Pin	Signal Name	Description
SW2	L3	SW1	Input
SW1	K5	SW2	Input

#### 5.数码管




Code Name	FPGA Pin	Signal Name	Description
SEG_DATA7	P8	SEG_DATADP	Output
SEG_DATA6	M8	SEG_DATAg	Output
SEG_DATA5	L8	SEG_DATAf	Output
SEG_DATA4	N8	SEG_DATAe	Output
SEG_DATA3	L6	SEG_DATAd	Output
SEG_DATA2	M7	SEG_DATAc	Output
SEG_DATA1	L7	SEG_DATAb	Output
SEG_DATA0	K8	SEG_DATAa	Output
SEG_EN3	M9	SEG4	Output
SEG_EN2	L9	SEG3	Output
SEG_EN1	K10	SEG2	Output
SEG_EN0	К9	SEG1	Output

#### 6.蜂鸣器




Code Name	FPGA Pin	Signal Name	Description
BEEP	F2	BEEP	Output

#### 7.串口




Code Name	FPGA Pin	Signal Name	Description
UART_TX	A9	TXD	Output
UART_RX	A8	RXD	Input

#### 8.PS/2




Code Name	FPGA Pin	Signal Name	Description
PS2_CLK	G1	PS2_CLK	Input
PS2_DAT	G2	PS2_DAT	Input

#### 9.红外




Code Name	FPGA Pin	Signal Name	Description
IR_DATA	F1	IRDATA	Input

#### 10.VGA



Code Name	FPGA Pin	Signal Name	Description
VGA_DATA7	D1	VGA_R2	Output
VGA_DATA6	C2	VGA_R1	Output
VGA_DATA5	B1	VGA_R0	Output
VGA_DATA4	D3	VGA_G2	Output
VGA_DATA3	C3	VGA_G1	Output
VGA_DATA2	D4	VGA_G0	Output
VGA_DATA1	F3	VGA_B1	Output
VGA_DATA0	J6	VGA_B0	Output
VGA_HSYNC	E5	HSYNC	Output
VGA_VSYNC	D5	VSYNC	Output

#### 11.SDRAM




#### SDRAM 管脚分配表见下页




Code Name	FPGA Pin	Signal Name	Description
SDRAM_ADDR12	K11	SDRAM_A12	Output
SDRAM_ADDR11	J12	SDRAM_A11	Output
SDRAM_ADDR10	N16	SDRAM_A10	Output
SDRAM_ADDR9	J13	SDRAM_A9	Output
SDRAM_ADDR8	J14	SDRAM_A8	Output
SDRAM_ADDR7	K12	SDRAM_A7	Output
SDRAM_ADDR6	L12	SDRAM_A6	Output
SDRAM_ADDR5	L14	SDRAM_A5	Output
SDRAM_ADDR4	L13	SDRAM_A4	Output
SDRAM_ADDR3	R16	SDRAM_A3	Output
SDRAM_ADDR2	P15	SDRAM_A2	Output
SDRAM_ADDR1	P16	SDRAM_A1	Output
SDRAM_ADDR0	N15	SDRAM_A0	Output
SDRAM_BA1	L15	SDRAM_BA1	Output
SDRAM_BA0	L16	SDRAM_BA0	Output
SDRAM_CAS_N	J15	SDRAM_CAS#	Output
SDRAM_CKE	J11	SDRAM_CKE	Output
SDRAM_CLK	L11	SDRAM_CK	Output
SDRAM_CS_N	K15	SDRAM_CS#	Output
SDRAM_DQ15	D11	SDRAM_DQ15	Inout
SDRAM_DQ14	C14	SDRAM_DQ14	Inout
SDRAM_DQ13	D12	SDRAM_DQ13	Inout
SDRAM_DQ12	D14	SDRAM_DQ12	Inout
SDRAM_DQ11	E11	SDRAM_DQ11	Inout
SDRAM_DQ10	F13	SDRAM_DQ10	Inout
SDRAM_DQ9	F14	SDRAM_DQ9	Inout
SDRAM_DQ8	F11	SDRAM_DQ8	Inout
SDRAM_DQ7	G15	SDRAM_DQ7	Inout
SDRAM_DQ6	F16	SDRAM_DQ6	Inout
SDRAM_DQ5	F15	SDRAM_DQ5	Inout
SDRAM_DQ4	D16	SDRAM_DQ4	Inout
SDRAM_DQ3	D15	SDRAM_DQ3	Inout
SDRAM_DQ2	C16	SDRAM_DQ2	Inout
SDRAM_DQ1	C15	SDRAM_DQ1	Inout
SDRAM_DQ0	B16	SDRAM_DQ0	Inout
SDRAM_DQM1	G11	SDRAM_UDM	Output
SDRAM_DQM0	G16	SDRAM_LDM	Output
SDRAM_RAS_N	K16	SDRAM_RAS#	Output
SDRAM_WE_N	J16	SDRAM_WE#	Output

#### 12.EPCS




Code Name	FPGA Pin	Signal Name	Description
EPCS_DATA0	H2	EPCS_DATA	Input
EPCS_DCLK	H1	EPCS_DCLK	Output
EPCS_SCE	D2	EPCS_nCS	Output
EPCS_SDO	C1	EPCS_ASDI	Output

#### 13.SD 卡



Code Name	FPGA Pin	Signal Name	Description
SD_SCLK	E10	SDCLK	Output
SD_MOSI	C11	SDDI	Output
SD_MISO	D9	SDDO	Input
SD_CS_N	F10	SDCS	Output

#### 14.CAMERA



Code Name	FPGA Pin	Signal Name	Description
CAMERA_HREF	C6	CAMERA_HREF	Input
CAMERA_VS	F5	CAMERA_VS	Input
CAMERA_D7	F8	CAMERA_D7	Input
CAMERA_D6	D8	CAMERA_D6	Input
CAMERA_D5	E9	CAMERA_D5	Input
CAMERA_D4	C8	CAMERA_D4	Input
CAMERA_D3	F9	CAMERA_D3	Input
CAMERA_D2	E7	CAMERA_D2	Input
CAMERA_D1	F7	CAMERA_D1	Input
CAMERA_D0	E8	CAMERA_D0	Input
CAMERA_SDAT	D6	CAMERA_SDAT	Inout
CAMERA_SCLK	E6	CAMERA_SCLK	Output
CAMERA_PCLK	F6	CAMERA_PCLK	Input
CAMERA_XCLK	G5	CAMERA_XCLK	Output
CAMERA_RST	С9	CAMERA_RST	Output

#### 15.GPI01

В8	40	39	Α7
В7	38	37	A6
В6	36	35	A5
B5	34	33	A4
В4	32	31	АЗ
GND	30	29	3V3
ВЗ	28	27	A2
J1	26	25	J2
K1	24	23	K2
L1	22	21	L2
N1	20	19	N2
P1	18	17	P2
R1	16	15	T2
R3	14	13	ТЗ
GND	12	11	5V
R4	10	9	T4
R5	8	7	T5
R6	6	5	T6
R7	4	3	T7
R8	2	1	T8

#### 16.GPIO2

A10	1	2	В9
A11	3	4	B10
A12	5	6	B11
A13	7	8	B12
A14	9	10	B13
5V	11	12	GND
A15	13	14	B14
T14	15	16	R14
T13	17	18	R13
T12	19	20	R12
T11	21	22	R11
T10	23	24	R10
Т9	25	26	R9
N14	27	28	M12
3V3	29	30	GND
P14	31	32	N13
M11	33	34	N12
P11	35	36	N11
M10	37	38	L10
N9	39	40	P9

## 版权声明

#### 版权声明

- (1) 南京锆石光电科技有限公司对其发行的或与合作公司共同发行的包括但不限于产品或服务的全部内容拥有版权等知识产权,受法律保护。
- (2) 所有产品及资料内容仅供用户学习使用。
- (3) 未经本公司书面许可,任何单位及个人不得以任何方式或理由对上述产品、服务、信息、材料的任何部分进行复制、修改、抄录或与其它产品捆绑使用、销售。
- (4) 凡侵犯本公司版权等知识产权的,本公司必依法追究其法律责任。

声明单位:南京锆石光电科技有限公司