

1、冯诺依曼机器中指令和数据均以二进制的形式存放在存储器中,请解释 CPU 是如何区分指令与数据的? 假设某冯诺依曼机器的 CPU 所有指令周期相等,其主频为 10MHz,若该 CPU 的 CPI 为 20, 请问在 50ms 时间内可以完成多少条指令的执行? (请给出详细计算步骤)

答: 通常完成一条指令可分为取指阶段和执行阶段。在取指阶段通过访问存储器可将指令取出;在执行阶段通过访问存储器可将操作数取出。这样, 虽然指令和数据都是以二进制代码形式存放在存储器中,但 CPU 可以判断在取指阶段访问存储器取出的二进制代码是指令, 在执行阶段取出的二进制代码是数据。指令操作码的译码结果, 得到的是本条指令要执行什么操作, 如加法、减法等。指令和数据的寻址方式是不足以区分取出的内容是指令还是数据的。指令和数据都是以二进制的形式存储在主存单元中的, 因此,根据指令和数据所在的存储单元是不能进行区分的。

在 50ms 时间内可以完成 $50 \times 10^{-3} \cdot \frac{10 \times 10^6}{20} = 25k$ 条指令的执行。

2、请简述指令周期、机器周期、时钟周期的区别。

答: 指令周期是 CPU 处理一条指令花费的时间。有些资料把 CPU 工作使用的时钟信号的周期叫作机器周期。有些资料把 CPU 工作使用的时钟信号的周期叫作 CPU 时钟周期。

CPU 工作时需要外界提供连续的周期信号。该信号的周期就是时钟周期。有些 CPU 直接使用该信号,把该信号叫作机器信号。这种情况,机器信号与时钟信号是一样的。



3、请简述冯诺依曼机器中调用中断服务程序与调用用户定义的子程序之间的区别？

答：

中断处理过程与调用子程序的过程有些类似，但是它们之间主要区别如下：

- ①中断服务程序的执行是由随机的中断事件引起的，子程序的执行是由程序员预先、有目的地安排好的(由一条调用子程序转入)。
- ②中断服务程序一般与被中断的现执行程序毫无关系，子程序的执行受到主程序或上层子程序的控制。
- ③中断服务程序的入口地址从中断隐指令(硬件自动)获得,子程序由调用指令给出地址。
- ④不存在同时调用多个子程序的情况，但是有可能发生多个外设同时请求 CPU 为自己服务的情况。
- ⑤中断的处理与调用子程序指令的执行相比,复杂很多。

4、请简单列出影响 CPU 流水线的因素，并针对每一种因素的不同类型给出解决方法。

答：

- ① 资源冲突（结构冒险）：1）前一指令访存时，使后一条相关指令（及其后续指令）暂停一个时钟周期；2）单独设置数据存储器 and 指令存储器。
- ② 数据冲突（数据冒险）：1）把数据相关指令及其后续指令都暂停一至几个时钟周期，直到数据相关问题消失后再继续执行，可以分为硬件阻塞（stall）和软件插入



⑤中断的处理与调用子程序指令的执行相比,复杂很多。↵

4、请简单列出影响 CPU 流水线的因素,并针对每一种因素的不同类型给出解决方法。↵

答:↵

① 资源冲突(结构冒险): 1) 前一指令访存时,使后一条相关指令(及其后续指令)暂停一个时钟周期; 2) 单独设置数据存储器 and 指令存储器。↵

② 数据冲突(数据冒险): 1) 把数据相关指令及其后续指令都暂停一至几个时钟周期,直到数据相关问题消失后再继续执行,可以分为硬件阻塞(stall)和软件插入NOP指令两种方法。2) 设置相关专用通路,即不等前一条指令把计算结果写回寄存器,下一条指令也不再读寄存器,而直接把前一条指令的ALU计算结果作为自己的输入数据开始计算过程。即数据旁路技术。3) 通过编译器对数据相关的指令编译优化的方法,调整指令执行顺序来解决数据相关。↵


③ 控制冲突(控制冒险): 1) 对转移指令进行分支预测,尽早生成转移目标地址。2) 预取转移成功和不成功两个控制流方向上的目标指令。3) 加快和提前形成条件码。4) 提高转移方向的猜准率。↵

5、请简述总线链式判优控制方式的优缺点。假设某总线的时钟频率为 100MHz,一个总线周期等于一个时钟周期,每个总线周期中并行传送 32 位数据,请尝试给出该总线的带宽。↵

答:↵

(1) 总线链式判优控制方式结构简单,但是优先级固定。链中在前面的设备的使用总





夸克扫描王

极速扫描，就是高效



(2) 且按映别方式中，主存按照块的大小划分，主存地址 0x0000C80 对应的子块号为 3200B/64KB=0。而 Cache 只有 8 行，则 $0 \bmod 8=0$ ，因此对应的 Cache 行号为 0。

- 2、假设某浮点运算单元可以处理的浮点数为 16 位，阶码 8 位，尾数 8 位，各包含一位符号位均以补码表示，其格式如下：

符号 (1bit)	阶码 (8bit)	尾数 (7bit)
-----------	-----------	-----------

- 1) 将实数 X 按照上述格式表示为规格化的浮点数，以 16 进制表示为 0x81BC，求 X 的十进制真实值；
- 2) 假设存在另一个实数 $Y=49/128$ ，请按照以上格式表示为规格化浮点数，并以 16 进制表示；
- 3) 写出上述格式定义的规格化浮点数所能表示的最大和最小的正数和绝对值最大和最小的负数的值。

答：

(1) $0x81BC = 1000_0001_1011_1100$

即：阶码为：00000011；转换成原码为：00000011

尾码为：10111100；转换成原码为：11000100

十进制真值为： $-0.1000100 \times 2^3 = -100.0100 = -4.25$

(2) $Y = 49/128 = (2^5 + 2^4 + 1) / 2^7 = 2^{-2} + 2^{-3} + 2^{-7}$

$= 0.01 + 0.001 + 0.0000001$



二、用式定义的规格化浮点数所能表示的最大和最小的正数和绝对值最大和最小的负数的值。

答：

(1) $0x81BC = 1000_0001_1011_1100$

即：阶码为：00000011;转换成原码为：00000011

尾码为：10111100; 转换成原码为：11000100

十进制真值为： $-0.1000100 \times 2^3 = -100.0100 = -4.25$

(2) $Y = 49/128 = (2^5 + 2^4 + 1) / 2^7 = 2^{-2} + 2^{-3} + 2^{-7}$

$$= 0.01 + 0.001 + 0.0000001$$

$$= 0.0110001$$

$$= 0.110001 \times 2^{-1}$$

表示为规格化浮点数为：0 11111111 1100010, 表示为 16 进制为 7FE2H

(3) 最大正数： $(1 - 2^{-7}) \times 2^{127}$

最小正数： $2^{-1} \times 2^{-128}$

绝对值最大的负数： -1×2^{127}


绝对值最小的负数： $-(2^{-1} + 2^{-7}) \times 2^{-128}$



1. (12 分) 假定 CPU 主频为 100MHz, CPI 为 8。设备 D 采用异步串行通信方式向主机传送 16 位汉字交换码字符, 通信规程中有 1 位奇校验位和 1 位停止位, 从 D 接收启动命令到字符送入 I/O 端口需要 0.25ms。回答下列两个问题, 并说明理由。

1) 每传送一个字符, 在异步串行通信线上共需传输多少位? 在设备 D 持续工作过程中, 每秒最多可向 I/O 端口送入多少个字符?

2) 设备 D 采用中断方式进行输入/输出, 示意图如下所示:



如果 I/O 端口每收到一个字符申请一次中断，中断响应需 10 个时钟周期，中断服务程序共有 20 条指令，其中第 15 条指令启动设备 D 工作。若 CPU 需从 D 读取 1200 个字符，则完成这一任务所需时间是多少个时钟周期？其中 CPU 用于完成这一任务的时间是多少个时钟周期？请解释在中断响应阶段 CPU 进行了哪些操作？

答: (1) 每传送一个字符, 需要 1 位起始位, 16 位数据位, 1 位奇校验位和 1 位





如果 I/O 端口每收到一个字符申请一次中断，中断响应需 10 个时钟周期，中断服务程序共有 20 条指令，其中第 15 条指令启动设备 D 工作。若 CPU 需从 D 读取 1200 个字符，则完成这一任务所需时间是多少个时钟周期？其中 CPU 用于完成这一任务的时间是多少个时钟周期？请解释在中断响应阶段 CPU 进行了哪些操作？

答：（1）每传送一个字符，需要 1 位起始位，16 位数据位，1 位奇校验位和 1 位停止位： $1+16+1+1=19\text{bit}$ 。I/O 端口每秒最多可接收 $1000/0.25=4000$ 个字符。

（2）一个字符传送时间包括：设备 D 将字符送 I/O 端口时间、中断响应时间和中断服务程序前 15 条指令执行时间。时钟频率为 $1/(100\text{Mhz})=10\text{ns}$ ，设备 D 将字符送 I/O 端口时间为 $0.25\text{ms}/10\text{ns}=2.5 \times 10^4$ 个时钟周期，一个字符传送时间为 $2.5 \times 10^4 + 10 + 15 \times 8 = 25130$ 个时钟周期。完成 1200 个字符传送所需时钟周期约为 $1200 \times 25130 = 30156000$ 个时钟周期。CPU 用于完成这一任务的时间约为 $1200 \times (10 + 20 \times 8) = 20.4 \times 10^4$ 个时钟周期。在中断响应阶段，CPU 主要进行以下操作：关中断、保护断点和程序状态、识别中断源。








答： 。

(1) 。



(2) 不可以正常工作，因为总线不可以同时既有输入又有输出。



2. (15分) 假设某工程师设计了16位CPU, 该处理器的数据Cache和指令Cache分离, 需要完成的指令如下表所示, 其中Rs和Rd是寄存器, mem是内存地址, (x)表示的是寄存器x的内容。

名称	指令汇编格式	功能描述
加法指令	ADD Rs, Rd	$(Rs) + (Rd) \rightarrow Rd$
逻辑左移指令	SHL Rd	$2 * (Rd) \rightarrow Rd$
算术右移指令	SHR Rd	$(Rd) / 2 \rightarrow Rd$
取数指令	LOAD Rd, mem	$(mem) \rightarrow Rd$
存数指令	STORE Rd, mem	$(Rd) \rightarrow mem$

该CPU采用的是五级流水线的设计方法, 各个流水段分别是取指令(IF)、译码(ID)、执行(EX)、访存(M)和结果写回(WB)。该流水线采用的是“按需发送, 按序完成”的方式, 不采用数据转发技术, 并且该CPU设计的时候要求寄存器的读写操作不可以在同一时钟周期内进行。请求解以下问题。

- (1) 如果一个int变量的值为-255存放在寄存器R1中, 请问执行了指令“SHR R1”后R1的值为多少? 如果在这之后, 又执行了指令“SHL R1”后R1的值又变成多少?
- (2) 如果某一个时间段, 连续有四条指令进入了流水线, 在其执行过程中没有发生阻塞, 那么执行完这四条指令一共需要的时钟周期数为多少?
- (3) 如果执行以下程序, 请在图1中填空, 描述该执行过程的流水线时空图。

I1: LOAD R1, (a)
I2: Load R2, (b)
I3: ADD R1, R2
I4: STORE R2, (x)

指 时间单元



移位指令	SHR Rd	$(Rd)/2 \rightarrow Rd$
取数指令	LOAD Rd, mem	$(mem) \rightarrow Rd$
存数指令	STORE Rd, mem	$(Rd) \rightarrow mem$

该 CPU 采用的是一种五级流水线的设计方法，各个流水段分别是取指令（IF）、译码（ID）、执行（EX）、访存（M）和结果写回（WB）。该流水线采用的是“按需发送，按序完成”的方式，不采用数据转发技术，并且该 CPU 设计的时候要求寄存器的读写操作不可以在同一时钟周期内进行。请求解以下问题。

- 如果一个 int 变量的值为-255 存放在寄存器 R1 中，请问执行了指令“SHR R1”后 R1 的值为多少？如果在这之后，又执行了指令“SHL R1”后 R1 的值又变成多少？
- 如果某一个时间段，连续有四条指令进入了流水线，在其执行过程中没有发生阻塞，那么执行完这四条指令一共需要的时钟周期数为多少？
- 如果执行以下程序，请在图 1 中填空，描述该执行过程的流水线时空图。

I1: LOAD R1, (a)
 I2: Load R2, (b)
 I3: ADD R1, R2
 I4: STORE R2, (x)

指令	时间单元													
	1	2	3	4	5	6	7	8	9	10	11	12	13	14
I1														
I2														
I3														
I4														

图 1.流水线时空图

- 在(3)的流水线执行过程中是否会出现阻塞？如果出现阻塞，请解释原因？



2. (15分) 假设某工程师设计了16位CPU, 该处理器的数据Cache和指令Cache分离, 需要完成的指令如下表所示, 其中Rs和Rd是寄存器, mem是内存地址, (x)表示的是寄存器x的内容。

名称	指令汇编格式	功能描述
加法指令	ADD Rs, Rd	$(Rs) + (Rd) \rightarrow Rd$
逻辑左移指令	SHL Rd	$2 * (Rd) \rightarrow Rd$
算术右移指令	SHR Rd	$(Rd) / 2 \rightarrow Rd$
取数指令	LOAD Rd, mem	$(mem) \rightarrow Rd$
存数指令	STORE Rd, mem	$(Rd) \rightarrow mem$

该CPU采用的是五级流水线的设计方法, 各个流水段分别是取指令(IF)、译码(ID)、执行(EX)、访存(M)和结果写回(WB)。该流水线采用的是“按需发送, 按序完成”的方式, 不采用数据转发技术, 并且该CPU设计的时候要求寄存器的读写操作不可以在同一时钟周期内进行。请求解以下问题。

- 如果一个int变量的值为-255存放在寄存器R1中, 请问执行了指令“SHR R1”后R1的值为多少? 如果在这之后, 又执行了指令“SHL R1”后R1的值又变成多少?
- 如果某一个时间段, 连续有四条指令进入了流水线, 在其执行过程中没有发生阻塞, 那么执行完这四条指令一共需要的时钟周期数为多少?
- 如果执行以下程序, 请在图1中填空, 描述该执行过程的流水线时空图。

I1: LOAD R1, (a)
I2: Load R2, (b)
I3: ADD R1, R2
I4: STORE R2, (x)

指 时间单元






图 1.流水线时空图

(4) 在(3)的流水线执行过程中是否会出现阻塞? 如果出现阻塞, 请解释原因?

答:

1) x 的二进制机器码为 1111_1111_0000_0001, 即指令执行前(R1)=0xFF01, 执行了指令“SHR R1”后 R1 的值右移 1 在后为 1111_1111_1000_0000, 即指令执行后(R1)=0xFF80, 即十进制-128。

又执行了指令“SHL R1”后 R1 的值为 1111_1111_0000_0000, 即指令执行后(R1)=0xFF00, 即十进制-256。

2) 每个时钟周期只能有一条指令进入流水线, 从第 5 个时钟周期开始, 每个时钟周期都会有一条指令执行完毕, 因此至少需要 $4 + (5 - 1) = 8$ 个时钟周期。

3)

指令	时间单元													
	1	2	3	4	5	6	7	8	9	10	11	12	13	14
I1	IF	ID	EX	M	WB									
I2		IF	ID	EX	M	WB								
I3			IF				ID	EX	M	WB				
I4							IF	ID	EX	M	WB			

4) 会出现阻塞, I3 的 ID 和 I4 的 IF 被阻塞, 因为

I3 的 ID 段被阻塞的原因: 因为 I3 与 I1 和 I2 都存在数据相关, 需等到 I1 和 I2 将结果写回寄存器后, I3 才能读寄存器的内容, 所以 I3 的 ID 段被阻塞。


I4 的 IF 段被阻塞的原因: 因为 I4 的前一条指令 I3 在 ID 段被阻塞, 所以 I4 的 IF 段被阻塞。



I4 的 IF 段被阻塞的原因：因为 I4 的前一条指令 I3 在 ID 段被阻塞，所以 I4 的 IF 段被阻塞。

3. (8 分) 请使用 Verilog 语言设计一个具有并行加载功能的 4 位移位寄存器，并且提供一个 Testbench 测试该 Shifter 的所有功能。它有两个控制信号 Load 和 Shift，一个串行输入 (SerialIn)、四个数据输入 (D0、D1、D2、D3)、四个输出 (Q0、Q1、Q2、Q3) 和一个时钟 Clock。

- 1) 当 Shift 和 Load 都为 0 时，输出不作变化保持原信号；
- 2) 当 Shift 和 Load 都为 1 时，D0、D1、D2、D3 被加载给 Q0、Q1、Q2、Q3。
- 3) 当 Shift 为 1 和 Load 为 0 时，数据向下移动 (SerialIn→Q0、Q0→Q1、Q1→Q2、Q2→Q3)。



(1) Verilog 语言设计：

```
module pShifter( input D0, D1, D2, D3, Shift, Load, SerialIn, Clock,
```



↓ ↓ ↓ ↓
Q0 Q1 Q2 Q3 L

(1) Verilog 语言设计:

module pShifter(input D0, D1, D2, D3, Shift, Load, SerialIn, Clock,

output reg Q0, Q1, Q2, Q3);

reg tempQ0, tempQ1, tempQ2, tempQ3;

always@(posedge Clock) begin

Q0 <= tempQ0;

Q1 <= tempQ1;

Q2 <= tempQ2;

Q3 <= tempQ3;

end

always@(*) begin

case({Shift, Load})

2'b00: begin

tempQ0 <= Q0;

tempQ1 <= Q1;

tempQ2 <= Q2;

tempQ3 <= Q3;

end

2'b10: begin

tempQ0 <= SerialIn;

tempQ1 <= 0;



```

        default:begin
            tempQ0 <= Q0;
            tempQ1 <= Q1;
            tempQ2 <= Q2;
            tempQ3 <= Q3;
        end
    endcase
end

```

```
endmodule
```

(2)Testbench 文件可以写为一个 Force file: (Testbench 有很多种写法, 建议只要学生能写出测试了所有 Shift Load 四种组合, verilog 语法基本正确, 就可以给分)。

```

$reset_state();
$delete_forces(@all, void);
delete traces -all
delete lists -all
delete breakpoints -all

set list period 50 25

add lists -nochange -binary CLK Shift Load SerialIn D(3:0) Q(3:0)
add traces CLK Shift Load SerialIn D(3:0) Q(3:0)

//set the pattern of Clock Load and Shift
set clock period 50
force CLK 0 0 -repeat
force CLK 1 25 -repeat


```



force Load 0 100 -repeat

set clock period 150

force Shift 0 0 -repeat

force Shift 1 50 -repeat

force Shift 0 100 -repeat

set clock period 300

force SerialIn 1 0 -repeat

force SerialIn 0 150 -repeat

set clock period 300

force D(3:0) A 0 -repeat

force D(3:0) 5 150 -repeat

run 300

// End of Force File

