



管理员

888888

注册时间 2007-7-11

 串个门
 加好友

 打招呼
 发消息

struct float4 {
 float a, b, c, d;
...
cuda2010 发表于 2010-5-2 13:10

对的,在术语中我们称之这为所谓的AOS(Array of Sturcture)改成SOA(Structure of Array)。AOS是适合标量处理器进行处理的一个数据结构,在GPU这种向量处理器中情况会有所变化,其基本的最底层的数据结构一定是数组。每个Warp处理数组的一个切片(Slice)。

这不是NV在CUDA中首次使用的,在传统的基于OGL的GPGPU时代开始,就是这样了。我们通过给PS绑定不同的纹理 (即数据)来构成输入数据的SOA。

我相信只要Warp机制还在,那么以后在GPU上无论搭建什么更NB的数据结构,最底层的数据结构都是数组。

使用道具 举报

MPI





骑都尉 (从五品)

⊕⊕ ☆

注册时间 2010-3-29 积分 205

 串个门
 加好友

 打招呼
 发消息

发表于 2010-5-2 15:03:23 | 只看该作者

本帖最后由 MPI 于 2010-5-2 15:04 编辑

这是一个常见问题,这种情况一般用分量数组效果比较好,也就是把 struct float4 { float a, b, c, d;

cuda2010 发表于 2010-5-2 13:10

多谢大大,我感觉CUDA计算我以前做的OpenMP有点类似。顺序运算都在CPU上,然后要并行了就fork到gpu上,不过比OpenMP复杂,这里还要分配GPU存储器空间。

另外,还有一些不明白的地方。如下:

For best performance, global memory accesses should be coalesced:

A memory access coordinated within a warp

A contiguous, aligned, region of global memory

- \bullet 128 bytes -- each thread reads a float or int
- ullet 256 bytes -- each thread reads a float2 or int2
- 512 bytes -- each thread reads a float4 or int4
- float3s are not aligned!

Warp base address (WBA) must be a multiple of 16*sizeof(type)

The kth thread should access the element at WBA + \boldsymbol{k}

Not all threads need to participate

These restrictions apply to both reading and writing

• Use shared memory to achieve this

上面说了float2、float4也可以coalescing, 该怎么理解呢?

使用道具

cuda2010



上骑都尉(正五品)

<u>@@@</u>

注册时间 2010-4-10 积分

> 串个门 加好友 打招呼 发消息

□ 发表于 2010-5-2 16:47:02 | 只看该作者

本帖最后由 cuda2010 于 2010-5-2 17:10 编辑

按编程手册上的描述,float2和float4也可以coalescing,不过也要half-warp全部按顺序访问,"一个访存请求 只包含4个Thread"似乎是不行的。此外,这些非4字节操作时的coalescing是否是真的的我觉得还得打个问号,特别 是16字节word的情况(如f1oat4),因为手册上提到了此时即使对齐带宽也将显著降低,和不对齐差不了多少。所以 我觉得如果能做到4字节word对齐访问那是最好的。

Coalesced 8-byte accesses deliver a little lower bandwidth than coalesced 4-byte accesses and coalesced 16-byte accesses deliver a noticeably lower bandwidth than coalesced 4-byte accesses. But, while bandwidth for non-coalesced accesses is around an order of magnitude lower than for coalesced accesses when these accesses are 4-byte, it is only around four times lower when they are 8-byte and around two times when they are 16-byte. (cuda编程手册v2.3.1, p90)



查看全部评分

使用道具 举报

风辰

本帖最后由 风辰 于 2010-5-2 20:56 编辑

在cuda中,上面的两位是正确的,但是在stream中,结果反了过来,所以如果用的是openCL,就要 分别对 n v 的和 a m d 的分别优化了。

另,如果是完美对齐的话,就是满足1.0和1.1要求的对齐,性能好像刚好相反,因为此时8字节对齐可以一次 读128个字节,相比每次4字节读的次数减少了一半

另,在 c u d a 中线程的最小单位是 3 2 个,所以你要控制 4 个是办不到的,呵呵!



查看全部评分

我翻译的CUDA3.0中文版正式版http://focus.it168.com/201003/cuda3/index.html

使用道具 举报

MPT

风 发表于 2010-5-3 00:47:09 │ 只看该作者

版主 | 兼技术专家 @@@@@

注册时间 2010-3-8 1797 串个门 加好友 打招呼 发消息

本帖最后由 MPI 于 2010-5-3 00:49 编辑

多谢楼上个人大哥。我听人说CUDA程序的加速的第一步就是Coalescing Global Memory 访问以及是合理利果

‹‹ 我的工具栏

3 of 12





版主 | 兼技术专家 88888

注册时间 2010-3-8 1797

> 串个门 加好友 打招呼 发消息

而每次读128B要完美对齐才能读到float2



我翻译的CUDA3.0中文版正式版http://focus.it168.com/201003/cuda3/index.html

使用道具

举报 11#

cuda2010

CUDA 2010

上骑都尉 (正五品)

注册时间 2010-4-10

串个门 加好友 打招呼 发消息

4#资料中提到的"Warp base address (WBA) must be a multiple of 16*sizeof(type)"我觉得不大准确。例如 对int/float型来说16*4=64字节是不够的, 我认为这个起始地址对齐与类型无关, 不论哪种类型, 都应该是128(或 256) 字节对齐。

For best performance, global memory accesses should be coalesced:

A memory access coordinated within a warp

A contiguous, aligned, region of global memory

- 128 bytes -- each thread reads a float or int
- 256 bytes -- each thread reads a float2 or int2
- 512 bytes -- each thread reads a float4 or int4
- float3s are not aligned!

Warp base address (WBA) must be a multiple of 16*sizeof(type)

The kth thread should access the element at WBA + k

Not all threads need to participate

These restrictions apply to both reading and writing

• Use shared memory to achieve this

MPI 发表于 2010-5-2 15:03

使用道具 举报

ic.expert

风 发表于 2010-5-4 03:01:20 │ 只看该作者



4#资料中提到的"Warp base address (WBA) must be a multiple of 16*sizeof(type)" 我觉得不大准确。例如对i ... cuda2010 发表于 2010-5-3 10:01

9/21/17, 9:24 AM

注册时间 2007-7-11

积分 32858

2858 串个门

打招呼

加好友

一种办法。在CPU上我们一般不大重视又一个原因是因为X86指令集本身CISC特性引起的。但是在GPU上,对齐是提高带宽使用效率的重要手段。

这样说吧,在Fermi GPU硬件上,Memory Controllor是按照1KB进行低位交叉编码来组建存储空间的,也就是说每增长1KB,存储器访问所使用的Memory Controllor就会跳到下一个。这样,即使是访问尺寸很少的存储区域,也能完全开发6个memory Controllor对应的存储带宽,而不是64bit对应的存储带宽。

使用道具

13#

MPI

发表于 2010-5-4 06:37:44 | 只看该作者

float类型.32*4=128B. 17331014 发表于 2010-5-3 08:27

M Pa

骑都尉 (从五品)

注册时间 2010-3-29 积分 205

 串个门
 加好友

 打招呼
 发消息

warp这个概念有什么用处么???

所以我理解应该是f1oat2类型: 16*8 BYTE =128B

不知道这样理解是否正确?

使用道具 举报

cuda2010

发表于 2010-5-4 10:30:35 | 只看该作者

 $14^{#}$

CUDA 2010

上骑都尉 (正五品)

 $\Theta\Theta\Theta$

注册时间 2010-4-10 积分 834

 串个门
 加好友

 打招呼
 发消息

需要128字节,最好256字节。更高级别的对齐会带来额外的性能提升。 另外其中第3个图里面1.2 and 1.3下面的1x128B at 128不知道是怎么回事,我觉得是写错了,应该是1x64B at 128。

我觉得12#手册Fig.g-1这个图会给人误导,这个图给人的印象是对于2.0以下硬件64字节对齐就可以了,实际上至少

这里引出了我的另一个疑问,为什么很多资料都是使用half-warp ,即,16个Thread来解释粗粒度访问呢? half-

下面是手册上的图 , 对齐的唯一意义就是不让一个memory Trafic变成两个。主要是提高 memory Access效率的一种办法。在CPU上我们一般不大重视又一个原因是因为X86指令集本身 CISC特性引起的。但是在GPU上,对齐是提高带宽使用效率的重要手段。

这样说吧,在Fermi GPU硬件上,Memory Controllor是按照1KB进行低位交叉编码来组建存储空间的,也就是说每增长1KB,存储器访问所使用的Memory Controllor就会跳到下一个。这样,即使是访问尺寸很少的存储区域,也能完全开发6个memory Controllor对应的存储带宽,而不是64bit对应的存储带宽。

ic.expert 发表于 2010-5-4 03:01

使用道具 举打

cuda2010

反表于 2010-5-4 11:07:00 │ 只看该作者

15#

关于float2和float4类型,即使满足了对齐条件,还会遇到smem的bank conflict问题。这个也会严重影响性能, 而且和内存对齐不同,这个问题就float2和float4来说似乎是无解的。

此外,现在觉得我在5#引用手册中提到的"it is only around four times lower when they are 8-byte and around two times when they are 16-byte"也很可能有问题。测试了一下SDK中的reduction,当type=double 时,带宽的确下降为只有type=float时的一半左右。但这个不一定全部是对齐问题引起的,在其他一些测试中 double带宽下降没有这么明显。

‹‹ 我的工具栏

CUDA 2010

上骑都尉 (正五品)

<u>@@@</u>

注册时间 2010-4-10





上骑都尉 (正五品)

<u>@@@</u>

注册时间 2010-4-10 积分 834

 串个门
 加好友

 打招呼
 发消息

最近尝试对http://www.opengpu.org/viewthread.php?tid=2580&extra=page*3D2 (随机gmem访问)中的gpu程序做一些改进,但都没什么效果,实测带宽2.3GB/s只有理论带宽峰值的大约1/48。而如果half-warp对齐机制正确那么此时最大带宽应该能达到理论带宽峰值的大约1/16。大胆猜测一下,难道实际的内存对齐机制是以1.5个warp(3个half-warp)为单位对齐的?呵呵。

使用道具

举报

17331014

风 发表于 2010-5-5 19:14:42 │ 只看该作者

20[#]



超级版主

888888

注册时间 2010-3-7 积分 2903

 串个门
 加好友

 打招呼
 发消息

呵呵, 17331014网友现在也不相信手册了? 目前的手册上仍然明确说明gmem读写的基本对齐单位是half-warp(如cu ... cuda2010 发表于 2010-5-5 17:42

半信半疑吧.主意是N太会夸张了点.呵呵.

老程序员

使用道具 举报

17331014

☑ 发表于 2010-5-5 19:20:04 | 只看该作者

21



超级版主

88888

注册时间 2010-3-7

积分 2903 串个门 加好友

 申个门
 加好友

 打招呼
 发消息

最近尝试对 (随机gmem访问)中的gpu程序做一些改进,但都没什么效果,实测带宽2.3GB/s只有理论带宽峰值的大 ... cuda2010 发表于 2010-5-5 18:15

2010 3 3 10:13

对齐其实应该和mc有关....但分析太复杂了.

换个思路:

如果half-warp对齐是满性能的话,那么warp对齐更没问题了.

而有时(或者说经常)可以看到warp对齐的性能比half-warp高点(换句话说光half-warp对齐不够)...

因此,个人感觉还是认为gmem访问按warp对齐更好些.呵呵.

老程序员

使用道具 举报

ic.expert

☑ 发表于 2010-5-5 19:48:07 | 只看该作者

22[#]

对齐其实应该和mc有关....但分析太复杂了.

换个思路:

如果half-warp对齐是满性能的话,那么warp对齐更没 ...



管理员

注册时间 2007-7-11

串个门 加好友 打招呼 发消息 17331014 发表于 2010-5-5 19:20

恩,我再帮大牛计算一下。

GDDR3允许的最大Brust长度是4此连续的访问。 GT200的GDDR3接口是512bit宽度的,总计8个MC,那么每个MC的宽度是64bit. 由于GDDR3也是上升、下降边界同时传送数据了,也就是一个clock(一次的访问导致)传输两笔数据。

所以每个单独的MC启动一次,最佳的访存粒度就是4 burst * 2 data/clock * 64bit/mc = 16*32bit =halfwar 宽度

:>

但是Fermi 我不肯定,因为Fermi的L2 Cache Line大小等于1KB =32*32bit=warp宽度。所以不确定halfwarp会不 会导致Fermi L2 Cache的性能下降。

> 使用道具 举报

ic.expert

发表于 2010-5-5 19:51:29 | 只看该作者

23#



管理员

注册时间 2007-7-11 积分 32858

> 串个门 加好友 打招呼 发消息

呵呵, 17331014网友现在也不相信手册了? 目前的手册上仍然明确说明gmem读写的基本对齐单 位是half-warp(如cu ... cuda2010 发表于 2010-5-5 17:42

恩,以后NV手册上的数据都得实际测试一下,呵呵。NV这公司太不像话了,到处学术/商业造假,哈哈{:4_176:}

本帖最后由 17331014 于 2010-5-5 19:55 编辑

GT200的GDDR3接口是512bit宽度的,总计8个MC,那么每个MC的宽度是64bit.

这句前提有问题,被阉割的产品太太多了。不能说是512bit宽度。。。只能说最大是512bit宽度。

使用道具 举报

17331014

风 发表于 2010-5-5 19:52:48 │ 只看该作者

ic.expert 发表于 2010-5-5 19:48

当然,也可能阉割的是mc,每个mc的宽度仍是64bit.但谁知道哪?呵呵。

 $24^{#}$

超级版主

注册时间 2010-3-7 积分 2903

> 串个门 加好友 打招呼 发消息

老程序员

使用道具 举报

17331014

发表于 2010-5-5 19:59:14 | 只看该作者

25#

恩,以后NV手册上的数据都得实际测试一下,呵呵。NV这公司太不像话了,到处学术/商业造

假, 哈哈 ...



超级版主

88888

注册时间 2010-3-7

串个门 加好友 打招呼 发消息

ic.expert

管理员

888888

注册时间 2007-7-11 32858

串个门 加好友 打招呼 发消息

17331014

超级版主

88888 注册时间 2010-3-7

积分 2903

> 串个门 加好友 打招呼 发消息

cuda2010

ic.expert 发表于 2010-5-5 19:51

因此, 我等平民百姓只能姑且听之, 凑合用之。多留点余地, 以免自己挖坑自己埋。哈哈。{:4_203:}



老程序员

使用道具

举报 26[#]

这句前提有问题,被阉割的产品太太多了。不能说是512bit宽度。。。只能说最大是512bit宽 度。

当然,也可 ...

17331014 发表于 2010-5-5 19:52

的确,每个MC仍然是64 bit 。并且从NV50时代开始,MC的宽度就没有变过~

别的不能肯定,这个我能肯定:〉谁有精力的话可以找来每块卡的参数来看看~~

使用道具

发表于 2010-5-5 20:20:13 | 只看该作者

的确,每个MC仍然是64 bit 。并且从NV50时代开始,MC的宽度就没有变过~

别的不能肯定,这个我能肯定: ... ic.expert 发表于 2010-5-5 20:06

ic大牛帮忙分析分析,我的130M(92的芯片吧),按tid访问gmem时,如果是访问连续32个int(4Byte)时比访问两个连续 16个int(两块之间不连续)时,性能高10%左右,可能的原因是什么?

带宽128bit.SM 4个.gmem 512MB. (DDR 3)

老程序员

☑ 发表于 2010-5-5 20:27:18 | 只看该作者

举报

使用道具

刚才我做了一个这样的测试,以half-warp为单位对齐,但是结果是对带宽没有影响。

具体做法是启动足够多的block,每个block 64个threads(4个half-warp)。然后让每个block第1个和第4个halfwarp访问的内容交换,第2个和第3个half-warp访问的内容交换,这样访存操作对half-warp来说是对齐的但对warp 来说就没有全部对齐。测试结果是和没有交换的带宽完全一样。但我相信也许其他一些测试能得到不同结论。就比如 我上面提到的那个随机测试。 ‹‹ 我的工具栏



上骑都尉 (正五品)

注册时间 2010-4-10 积分

> 串个门 加好友 打招呼 发消息

说到NV官方资料的准确度,我想绝大多数是可信的,但也会有一些错漏。比如置顶的Demystifying GPU Microarchitecture through Microbenchmarking文章就提到他观察到了不少与官方说法不一致的地方。 但是,用程序测试可能的影响因素太多,有时候就像盲人摸象,要得到一个准确全面的结论也很难。

大牛可以测试一下,看看单纯的halfwarp对齐的访问,当一个warp的两个halfwarp都访问都不 同的地址的时候, 会 ...

ic.expert 发表于 2010-5-5 12:10



使用道具

举报

17331014

发表于 2010-5-5 21:26:07 | 只看该作者

29[#]



超级版主

888888

注册时间 2010-3-7 2903

串个门 加好友

打招呼 发消息

刚才我做了一个这样的测试,以half-warp为单位对齐,但是结果是对带宽没有影响。

具体做法是启动足够多的b ... cuda2010 发表于 2010-5-5 20:27

gt200好像是访问地址在一个范围内就能合并的吧....上面的测试在合并范围内吗?如果是的话,就意义不大了.呵呵.

老程序员

使用道具 举报

cuda2010

风 发表于 2010-5-5 21:57:49 │ 只看该作者

CUDA 2010

上骑都尉 (正五品)

注册时间 2010-4-10 积分 834

> 串个门 加好友 打招呼 发消息

有这个可能。

我在28#测试的交换范围限于256字节以内(但超过了128字节), 官方资料中似乎只提到了ha1f-warp内部任意交换可 合并(64字节), 256字节已经超出了GT200的最大memory Trafic尺寸, 没听说过存在这种范围的合并。(不知 ic.expert网友有没有这方面的内部资料?)

本帖最后由 cuda2010 于 2010-5-5 22:00 编辑

明天我会对更大范围内的交换做测试、进一步澄清这个问题。

使用道具 举报

发帖 -

最近看过此主题的会员



























下一页











yuan



















高级模式	
您需要登录后才可以回帖 登录 注册	•
发表回复 回帖后跳转到最后一页	(E)

Powered by Discuz! X2 关于我们 | 手机版 | Archiver | 开源计算机图形学社区(Open Source Computer Graphics Community) | OpenGPU Project | OpenGPU Forum (2007-2013) © 2001-2011 Comsenz Inc.

GMT+8, 2017-9-21 09:08, Processed in 0.089957 second(s), 11 queries .

‹‹ 我的工具栏