

Programowanie układów FPGA

Marek Materzok

lista zadań nr 4
na zajęcia 5 listopada 2019

1. Stwórz syntezywalny projekt w Quartusie, który wykorzysta wyświetlacze 7-segmentowe na DE1-SoC do wyświetlenia stopera. Jeden z przycisków powinien obsługiwać reset, jeden z przełączników powinien zaś włączać/wyłączać stoper. Możesz wykorzystać stoper z zadania 4 z listy 3 oraz układ kodujący cyfrę BCD na wyświetlaczu 7-segmentowym z zadania 5 z listy 2.
Podpowiedź: Z 50 MHz zegara na FPGA należy wyprowadzić sygnał 1-sekundowy do sterowania stoperem, np. za pomocą licznika.
2. Stwórz syntezywalny projekt w Quartusie, który będzie modulował jasność diod LED za pomocą generatora PWM (np. z zadania 5 z listy 3). Niech docelowe wypełnienie PWM będzie wprowadzane w formie binarnej na przełącznikach dwustanowych.
3. Stwórz syntezywalny projekt w Quartusie, który zrealizuje dziesiętny kalkulator. Niech cztery cyfry wyświetlacza 7-segmentowego wyświetlają bieżącą sumę, zaś pozostałe dwie – liczbę do następnej operacji. Niech ta liczba będzie wprowadzana na przełącznikach dwustanowych w formie BCD – cztery bity na jedną cyfrę (wartości 10-15 mogą się mapować na 9). Przyciski niech mają takie funkcje: reset, dodawanie, odejmowanie.
4. Stwórz syntezywalny projekt w Quartusie, który modulując jasność 10 diod LED za pomocą PWM stworzy efekt „oczu Cylonów” czy „skanera” KITT z serialu „Nieustraszone”. Generator PWM z poprzedniego zadania można zmodyfikować, aby móc obsługiwać 10 komparatorów z jednego wspólnego licznika.