II.5. MINIMIZAREA FUNCȚIILOR BOOLEENE PRIN METODA DIAGRAMELOR KARNAUGH

Structura unei diagrame Karnaugh

pentru n variabile

- Pe structura unui tabel bidimensional
- Zona variabilelor
 - 2 clase : etichete de linii / coloane (**n** par → clase egale)
 - se scriu **numele** variabilelor
- Zona etichetelor
 - o etichetă este un **șir de n biți**, dacă funcția are **n** variabile
 - Pentru **n** par, **n**/2 biți într-o etichetă de linii, **n**/2 pentru o etichetă de coloană
 - fiecare bit dintr-o etichetă corespunde unei variabile
- Zona celor 2ⁿ locații din diagramă
 - în care se vor trece doar valorile de 1
 - unei locații îi corespunde o unică etichetă

Metoda Karnaugh

Ordinea codului

Grey






Diagrama Karnaugh pentru două variabile





Etichete: codul Grey

- •etichetele nu se scriu în ordinea naturală, ci în ordinea Grey
- •pe 2 poziții binare: 00, 01, 11, 10
- •pe 3 poziții binare:

```
000, 001, 011, 010, 110, 111, 101, 100
```

•pe 4 poziții binare:

```
0000, 0001, 0011, 0010, 0110, 0111, 0101, 0100, 1100, 1101, 1111, 1110, 1010, 1011, 1001, 1000
```

•oricare două etichete consecutive — inclusiv prima și ultima! - diferă printr-un singur bit

Adiacențe în diagrame Karnaugh

- Două poziții sunt adiacente dacă etichetele corespunzătoare diferă pe un singur bit
- Generalizează "vecinătatea" intuitivă
- 4 variabile: cele patru colțuri sunt adiacente!
- Pentru o funcție de **n** variabile, o locație are **n** locații adiacente
 - − < 5 variabile − vizual</p>
 - 5 sau mai multe: şi alte adiacențe decât cele vizibile


Paşii minimizării Karnaugh


- 1. Se trec în locațiile corespunzătoare (conform etichetelor) valorile de 1 ale funcției
- 2. Se caută blocuri conținând numai valori 1, astfel încât:
 - fiecare valoare 1 să fie inclusă în cel puțin un bloc
 - blocurile să fie cât mai mari şi mai puţine
 - un bloc să conțină un număr de locații egal cu o putere a lui 2
 - eventual puterea 0
 - dacă blocul conține 2^k locații, atunci pentru fiecare locație blocul să conțină exact k locații adiacente cu ea

Paşii minimizării Karnaugh


- 3. Se scrie expresia minimizată a funcției astfel:
 - fiecărui bloc cu 2^k locații 1 îi corespunde un termen conținând n-k variabile legate prin conjuncție
 - în termen apar acele variabile ale căror etichete sunt constante pentru toate locațiile din bloc
 - o variabilă apare negată dacă eticheta sa constantă este 0 și nenegată altfel
 - termenii astfel obținuți (după considerarea tuturor blocurilor) sunt legați prin disjuncție

Exemple: "majoritatea din 3"; imparitate







Adiacența liniilor/**coloanelor** extreme $f(A,B,C)=\Sigma(0,2,3,4,5,6)$





Expresia depinde de grupare





Evitarea redundanțelor






Combinații imposibile de valori

- variabilele nu vor avea niciodată acele combinații de valori
- se poate deci considera **restricția** funcției booleene doar la subdomeniul de definiție al combinațiilor permise
 - doar aceasta va fi "vizibilă" în funcționarea circuitului
- se consideră cea mai convenabilă din punctul de vedere al minimizării extensie la combinațiile imposibile
 - se consideră valoarea 0 sau 1, după cum convine

Exemplu – afişarea cifrelor zecimale


- Afişaj cu 7 segmente
- Selectarea
 segmentelor pentru
 fiecare cifră
- 0 stins
- 1 aprins




Funcția booleană atașată segmentului **d**


Nr	A	В	C	D	d	Nr	A	В	C	D	d
0	0	0	0	0	1	8	1	0	0	0	1
1	0	0	0	1	0	9	1	0	0	1	1
2	0	0	1	0	1	10	1	0	1	0	*
3	0	0	1	1	1	11	1	0	1	1	*
4	0	1	0	0	0	12	1	1	0	0	*
5	0	1	0	1	1	13	1	1	0	1	*
6	0	1	1	0	1	14	1	1	1	0	*
7	0	1	1	1	0	15	1	1	1	1	*

Combinațiile imposibile pot simplifica expresia






Temă: comparator pe 2 biți



E nevoie de câte o reducere Karnaugh pentru fiecare dintre cele 3 funcții


Α	В	C	D	LT	EQ	GT
0	0	0	0	0	1	0
0	0	0	1	1	0	0
0	0	1	0	1	0	0
0	0	1	1	1	0	0
0 0 0	1	0	0	0	0	1
0	1	0	1	0	1	1 0
0	1	1	0	1	0	0
0	1	1	1	1	0	0
1	0	0	0	0	0	1
1	0	0	1	0	0	1
1	0	1	0	0	1	0
_1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	0	1	0	0	1
1	1	1	0	0	0	1
1	1	1	1	0	1	0

Temă: multiplicator pe 2 biți



A2	A1	B2	B1	P8	P4	P2	P1
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	1	0	0	0	1
0	1	1	0	0	0	1	0
0	1	1	1	0	0	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
_1	0	1	1	0	1	1	0
1	1	0	0	0	0	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	1	1	0
1	1	1	1	1	0	0	1

Temă: "incrementare cu 1 BCD"



18	14	12	11	08	04	02	01
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	0
0	1	0	0	0	1	0	1
0	1	0	1	0	1	1	0
0	1	1	0	0	1	1	1
0	1	1	1	1	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	0	0	0	0
1	0	1	0	*	*	*	*
1	0	1	1	*	*	*	*
1	1	0	0	*	*	*	*
1	1	0	1	*	*	*	*
1	1	1	0	*	*	*	*
1	1	1	1	*	*	*	*

II.6. CIRCUITE COMBINAȚIONALE

Circuite combinaționale




Diagrama bloc a unui circuit combinațional

• Valorile de la ieşire depind doar de valorile de la intrare din momentul respectiv


II.6.1. MULTIPLEXORUL

Multiplexorul


- 2ⁿ intrări
- n intrări de selecție (variabile de control)
 - biţi de control (de adresă)
- o singură ieşire
- fiecare intrare corespunde unui termen FND cu variabile de control
- controlul selectează o valoare de la intrare (bit) care devine valoare de ieşire

$MUX 4 \rightarrow 1$

diagrama bloc și tabelul de adevăr





Multiplexorul 4→1: diagrama logică



- Prima poartă AND poate avea la ieşire valorile 0 sau I₀, a doua 0 sau I₁ etc.
- Poarta OR poate avea la ieşire valorile I₀, I₁,
 I₂, I₃
 - De unde ideea de a folosi variabile de intrare ca valori de ieşire nu conectându-le direct la ieşirea circuitului, ci lăsându-le ca intrări şi selectându-le prin multiplexor

Funcții booleene pot fi implementate prin multiplexoare






"Majoritatea din 3": implementare eficientă prin multiplexor

			i			
Α	В	С	MAJ			
0	0	0	0			
0	0	1	0			
0	1	0	0			
0	1	1	1			
1	0	0	0			
1	0	1	1			
1	1	0	1			
1	1	1	1			
Tabel de adevăr originar						

Eficient: folding

А	В	MAJ			
0	0	0			
0	1	С			
1	0	С			
1	1	1			
Tabel de adevăr pentru multiplexor					




"Imparitate": implementare eficientă prin multiplexor

folding

Α	В	С	IMP			
0	0	0	0			
0	0	1	1			
0	1	0	1			
0	1	1	0			
1	0	0	1			
1	0	1	0			
1	1	0	0			
1	1	1	1			
Tabel de adevăr originar						

	Α	В	IMP			
•	0	0	С			
•	0	1	Ē			
•	1	0	C			
	1	1	С			
	Tabel de adevăr pentru multiplexor					




II.6.2. DECODORUL, COMPARATORUL


Decodorul

- Decodorul are k intrări și 2^k ieșiri
 - identificarea unei locații de memorie după adresă
- Circuitul activează în fiecare moment una din 2^k ieșiri
 - intrările au rolul controalelor de la multiplexor (selectează adrese)
 - fiecare ieşire corespunde unui termen FND scris cu variabilele de intrare

Decodorul: k=2


I ₁	I_0	O_3	O_2	O_1	O_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0






Implementarea adunării prin decodoare

Α	В	C_in	Sum	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



Circuit de comparare (Comparatorul)

- Implementează operatorii de comparare $(=, >, <, \ge, \le)$
- Exemplu: egalitate pe 4 biți
 - Temă: comparator complet (<, =, >)





II.6.3. SUMATOARE

Semi-sumatorul şi sumatorul complet


- Semi-sumatorul (half-adder)
 - Adună cei doi biți de intrare
 - Furnizează la ieșire un bit sumă și un bit transport
 - Neajuns: nu poate fi extins pentru adunarea de numere mai lungi
- Sumatorul complet (full adder)
 - Adună cei trei biți de intrare
 - Furnizează la ieșire tot un bit *sumă* și un bit *transport*
 - Poate fi folosit pentru a construi sumatoare pe N biţi
 - conectând Cout de la un sumator la Cin al următorului.
 - Acesta va fi sumatorul serial (ripple-carry adder)

Semi-sumator și sumator: diagrame logice





Sumatorul serial pe 16 biţi (+)



Sumatoare seriale

- Cu propagarea transportului
 - de la un rang la următoarele
- Şi primul sumator este complet
 - $-C_0 = 0$ pentru adunare
 - $-C_0 = 1$ pentru scădere
- Avantaj: circuite relativ simple, repetate identic la fiecare rang
- Dezavantaj: sumatoarele seriale pot fi lente
 - întârzierea proporțională cu numărul de biți
- Cazul cel mai relevant:
 11111111 + 0000001


Accelerarea adunării

- Sumatoare cu anticiparea transportului
 - Carry lookahead adders
 - Elimină întârzierea datorată propagării transportului
 - Transportul-intrare (carry-in) se generează independent pentru fiecare rang
 - $C_0 = A_0 B_0$
 - $C_1 = A_0 B_0 A_1 + A_0 B_0 B_1 + A_1 B_1$
 - . . .
 - $C_i = G_i + P_i \cdot C_{i-1} = A_i \cdot B_i + (A_i + B_i) \cdot C_{i-1} = \dots$
 - ...
 - Necesită circuite complexe
 - De obicei, se utilizează o combinație de tehnici de anticipare şi propagare
- Sumatoare cu selecția transportului
 - Exemplu: pentru 32 de biţi, fiecare octet e "adunat" de două sumatoare ($C_0 = 0$ şi respectiv $C_0 = 1$), apoi se selectează S_i corect

II.6.4. O UNITATE ARITMETICĂ ŞI LOGICĂ ELEMENTARĂ

Unitate Aritmetică și Logică (1 bit): AND, OR, +, -

Proiectare inițială




F ₁	F ₀	F
0	0	A and B
0	1	A or B
1	0	A+B
1	1	A-B


Semnale de control: F₀ F₁

Unitate Aritmetică și Logică (1 bit): AND, OR, +, -

Proiectare îmbunătățită



Unitate Aritmetică și Logică (16 biți): AND, OR, +, -




Capitolul al III-lea Circuite secvențiale

- "Circuite cu memorie"
- Exemplu: ascensorul
 - Input: număr (natural) indicând etajul-destinație
 - Output: număr (întreg) indicând câte etaje trebuiesc urcate/coborâte
 - Nu sunt suficiente toate valorile de intrare pentru a avea descrierea completă a funcționării circuitului
 - Memorie: suma algebrică a tuturor inputurilor


- Outputul depinde de intrare și de memorie starea internă
- Ascensor:
 - Starea se schimbă la momente precise, stabilite
 - fie la momentul unui semnal regulat (ceas)
 - fie la momentul în care se întâmplă un eveniment
 - liftul ajunge în dreptul uşii unui nou etaj
- Primul mod se numeşte sincron, al doilea mod asincron
- Ascensorul se află la începutul funcționării într-o stare numită **stare inițială**
 - etajul de plecare în prima cursă

Circuit secvențial



Circuit secvențial – diagrama bloc

Control doar asupra input-urilor independente



n variabile de intrare


m valori ("funcții") de ieşire

Ceas

- Transmiterea semnalului prin porți și prin liniile de comunicare se face cu întârzieri:
 - Timp de tranziție între cele două niveluri
 - Întârziere de propagare input-output
- O soluție pentru funcționare corectă este utilizarea unui semnal ceas (Clock), care să **sincronizeze** funcționarea, oferind și suficient timp pentru stabilizarea tuturor semnalelor.


CEAS

- Circuit pentru controlul prin tacte de timp
 - Durata tactului suficientă pentru stabilizarea inputului
 - Permițând apoi efectul asupra stării memorate
- Semnalul de ceas este periodic
 - Perioada timpul scurs între două "bătăi" ale ceasului
 - Ciclul activ ("de lucru") în exemplu, timpul cât semnalul ceas are nivelul "High", exprimat ca procentaj din perioadă
 - » Sunt posibile implementări "activ pe nivel" (maxim, ca în exemplu, sau minim), sau "activ pe front" (crescător sau descrescător)



Diagramă logică


- Cea mai simplă diagramă logică ce produce semnal tip "ceas"
 - Conexiune inversă (feed-back)
 - Starea inițială



Tipuri de circuite secvențiale

- După modul de "sesizare" a ceasului
 - Latch-uri elemente de memorie RS
 - Cu ceas, activ pe nivel; pot fi și asincrone
 - Flip-flop-uri / bistabili (activ pe front)
 - RS, D, JK, T
- Regiștri, contori
- Modelare abstractă: mașini cu număr finit de stări (automate)

Comparație între funcționarea latch-urilor și a flip-flop-urilor



Activare pe nivel (latch cu ceas)

Comportare identică, cu excepția cazului în care inputul se schimbă când semnalul ceas este la nivel "High"

- Studiul latch-urilor și al flip-flop-urilor răspunde la întrebarea "Cum trebuie să arate un circuit care implementează **bitul**?"
- Specificațiile circuitului "bit":
 - Să se poată scrie în el un 0 sau un 1
 - Să se memoreze acea valoare până la scrierea alteia
 - Să se poată citi ultima valoare scrisă
- Circuitul "bit" nu poate fi circuit combinațional (condiția a doua)
- Cum poate arăta circuitul secvențial "bit"?