

# Compte-Rendu Projet filtre 2D

# Table des matières

INTRODUCTION GÉNÉRALE	4
1 : Duplication de l'image Lena	5
2 : Génération FIFO + test unitaire	8
3 : Implémentation ligne à retard + test unitaire	10
4 : Implémentation filtre 2D + test complet	15
5 : Mise en place filtre 2D sur la carte NEXYS 4	24
CONCLUSION GÉNÉRALE	25

# Table des figures

Figure 1 : Image de Léna	5
Figure 2 : Process read	6
Figure 3 : Process write	6
Figure 4 : Simulation de la copie de Léna	7
Figure 5 : Architecture de la FIFO	8
Figure 6 : Test de la FIFO	8
Figure 7 : fifo_tb.vhd	9
Figure 8 : Architecture ligne à retard	10
Figure 9 : delayed_line.vhd 1	11
Figure 10 : delayed_line.vhd 2	12
Figure 11 : delayed_line_tb.vhd	13
Figure 12: Vérification simulation delayed_line_tb	14
Figure 13: top_filter2D_Average.vhd 1	15
Figure 14 : Machine à états du filtre 2D	16
Figure 15: top_filter2D_Average.vhd 2	17
Figure 16: top_filter2D_Sobe.vhd	18
Figure 17: tb_lena_processing.vhd 1	19
Figure 18: tb_lena_processing.vhd 2	19
Figure 19: Valeur limite du compteur d'arrêt du filtre	20
Figure 20: Vérification simulation tb_lena_processing.vhd 1	20
Figure 21: Vérification simulation tb_lena_processing.vhd 2	20
Figure 22: Programme Python	21
Figure 23: Programme MATLAB	22
Figure 24 : Filtre moyenneur	23
Figure 25 : Filtre Sobel	23
Figure 26 : Filtre Laplacien	23

# INTRODUCTION GÉNÉRALE

L'objectif de ce TP est de réaliser un filtre 2D sur une image qui a une hauteur et une largeur de 128 pixels. Afin de réaliser cette tâche, plusieurs étapes seront nécessaires :

- 1) Ecrire un programme qui lit une image dans un fichier et la réécrit dans un autre fichier.
- 2) Générer une FIFO et s'assurer qu'elle fonctionne correctement
- 3) Créer une ligne à retard en ajoutant des bascules et deux FIFOs citées précédemment.
- 4) Ecrire un programme qui permet de contrôler cette ligne à retard afin de récupérer les pixels de l'image et de les filtrer (premièrement avec une moyenne et deuxièmement avec un filtre Sobel/Laplacien).
- 5) Implémenter le filtre 2D sur carte (Nexys 4 DDR)

Cela permettra, en réalisant l'ensemble de ces tâches, de montée en compétences dans la programmation VHDL sur architecture FPGA.

# 1 : Duplication de l'image Lena



Figure 1 : Image de Léna

# Introduction

L'objectif est de reprendre le testbench fournit par le professeur, pour pouvoir lire l'intégralité d'un fichier et réécrire ses données dans un autre fichier. Quand le filtre sera prêt, il sera possible de lire les pixels de Léna, les filtrer et les écrire dans un nouveau fichier grâce à ce testbench.

# Analyse du code modifié

```
p read : process
 FILE vectors : text;
 variable Iline : line;
 variable I1 var :std_logic_vector (7 downto 0);
  begin
   DATA AVAILABLE <= '0';
   file open (vectors, "Lena128x128g_8bits.dat", read mode);
   wait for 20 ns;
   while not endfile (vectors) loop
     readline (vectors, Iline);
     read (Iline, Il var);
     I1 <= I1 var;</pre>
     DATA AVAILABLE <= '1';
     wait for 10 ns;
   end loop;
   DATA AVAILABLE <= '0';
   wait for 10 ns;
   file close (vectors);
   wait;
end process;
```

Figure 2 : Process read

Ce process permet d'ouvrir le fichier « Lena128x128g\_8bits.dat » en mode lecture et ensuite de lire le fichier, ligne après ligne, toutes les 10 ns, en stockant chaque valeur dans « I1\_var ». Lors de la lecture, le signal « DATA\_AVAILABLE » est mis à 1 et il repasse à zéro quand l'intégralité du fichier est lu.

```
p_write: process
 file results : text;
 variable OLine : line;
 variable 01_var :std_logic_vector (7 downto 0);
   begin
   file open (results, "Lena128x128g_8bits_r.dat", write mode);
   wait for 10 ns;
   wait until DATA_AVAILABLE = '1';
   wait for 10 ns;
   while DATA AVAILABLE ='1' loop
     write (Oline, Ol, right, 2);
     writeline (results, Oline);
     wait for 10 ns;
   end loop;
   file close (results);
   wait;
end process;
```

Figure 3: Process write

Ce process ouvre le fichier « Lena128x128g8bits\_r.dat » en mode écriture et attend que « DATA\_AVAILABLE » soit à 1 pour commencer son écriture. Dès que c'est le cas, toutes les 10 ns, il va écrire dans le fichier « Lena128x128g8bits\_r.dat » les valeurs qu'il reçoit du signal « O1 » et lorsque que « DATA\_AVAILABLE » est égal à zéro, il s'arrête d'écrire.

Il suffit de brancher I1 à O1 pour pouvoir faire une copie de Léna.

### **Simulation**




Figure 4 : Simulation de la copie de Léna

Maintenant, en lançant ce testbench, il est possible de lire les pixels présents dans « Lena128x128g8bits.dat » et de les écrire dans le fichier « Lena128x128g8bits r.dat »

A l'aide du programme « dat2bmp » fourni, l'image peut être convertie en « Lena128x128g8bits r.bmp », ce format permet de visualiser l'image résultante.

#### Lien des fichiers :

- tools/tb lena dupliq 2p.vhd
- tools/dat2bmp

# 2 : Génération FIFO + test unitaire

### Introduction

L'objectif est de générer une FIFO avec des paramètres spécifiques et de vérifier son bon fonctionnement. Elle permettra, par la suite, de stocker les pixels lus avant de les traiter.

### Génération de la FIFO




Figure 5 : Architecture de la FIFO

Lors de la configuration, deux ports sont ajoutés : « prog full thresh » et « prog full ».

Cela permettra de mettre « prog\_full » à 1 lorsque la FIFO stockera un nombre de pixels supérieur au seuil « prog\_full thresh ».

## Test de la FIFO

Afin de tester la FIFO, 100 valeurs ont été rentrées (de 1 à 100) puis ont été dépilées :




Figure 6 : Test de la FIFO

Le signal « prog\_full » est mis à 1 au bout de 1/3 de l'écriture. Cela est cohérent, car « prog\_full thresh » est égale à 33 dans le testbench.

# Analyse du code

#### fifo tb.vhd:

```
fifo_storage: process
 variable compteur : integer := 0;
 rst<='1';
 din<="0000000";
  wr en<='0';
 prog_full_thresh<="0000100001";
 wait for 100 ns;
 rst<='0';
 wait until full = '0';
 wr_en<='1';
  while (compteur /= 100) loop
   compteur:=compteur+1;
     din<=std_logic_vector(to_unsigned(compteur,8));
   wait for 10ns;
 end loop;
  wr en<='0';
end process;
fifo_unstack : process
 variable compteur : integer := 0;
 rd_en<='0';
 wait until falling_edge(wr_en);
 rd en<='1';
 wait until empty = '1';
 rd en<='0';
 wait:
end process;
```

Figure 7 : fifo\_tb.vhd

Le premier process initialise « prog\_full\_thresh » à 33 et dès que « full » passe à 0, il vient stocker dans la FIFO, toutes les 10 ns, des valeurs provenant d'un compteur. Le deuxième process quant à lui, attend que l'écriture des 100 valeurs soit finie pour mettre « rd\_en » à 1 et donc dépiler la FIFO.

Ce test permet de vérifier le bon fonctionnement de la FIFO et de comprendre que ce composant est en phase d'initialisation lorsque ses signaux *full* et *empty* sont tous deux à 1 (il est indisponible pendant cette durée).

#### Lien des fichiers :

- Projet TP.srcs/sources 1/new/fifo.vhd
- Projet\_TP.srcs/sim\_1/new/fifo\_tb.vhd

# 3 : Implémentation ligne à retard + test unitaire

### Introduction

L'objectif est de créer une ligne à retard à l'aide de deux FIFOs et 9 bascules et de vérifier que celle-ci fonctionne correctement grâce à un test unitaire. Cette ligne à retard permettra de récupérer uniquement les pixels de l'image à filtrer.

# Architecture de la ligne à retard




Figure 8 : Architecture ligne à retard

Dans cette architecture, les pixels peuvent être traités au moment voulu grâce à des temporisations, qui sont gérées par des FIFO et des bascules.

Le signal « PROG\_FULL » est directement connecté à « RD\_EN », ce qui permet de déclencher la lecture de la première FIFO lorsque les 128 premiers pixels (correspondant à la première ligne) sont arrivés. De la même manière, la lecture de la deuxième FIFO est activée lorsque les 256 premiers pixels (deuxième ligne) sont disponibles.

# Analyse du code

#### delayed line.vhd:

```
-- COMPONENTS INSTANTIATION
-- Wiring signals as expected in 2D_FILTER architecture
fifo1 : fifo_generator_0
           port map(clk => CLK,
                    rst => RST,
                    din => s_line_data_1(23 downto 16),
                    wr en => line valid 1(2),
                    rd_en => s_prog_full_1,
                     prog full thresh => PROG FULL THRESH,
                    dout=>data_out_fifo_1,
                     full=> s_full_1,
                     empty=> s_empty_1,
                     prog_full=> s_prog_full_1
fifo2 : fifo_generator_0
            port map(clk => CLK,
                    rst => RST,
                    din => s_line_data_2(23 downto 16),
                    wr en => line valid 2(2),
                    rd_en => s_prog_full_2,
                     prog_full_thresh => PROG_FULL_THRESH,
                     dout=>data_out_fifo_2,
                     full=> s full 2,
                     empty=> s empty 2,
                     prog full=> s prog full 2
                     );
```

Figure 9 : delayed\_line.vhd 1

Les FIFOs sont branchées exactement comment dans l'architecture présentée ci-dessus.

```
-- PROCESSING
process (CLK, RST)
   begin
         if (RST='1') then -- Asynchronous reset
            -- Pixels value
            s_line_data_1<=(others => '0');
            s_line_data_2<=(others => '0');
            s_line_data_3<=(others => '0');
             - Signal data valid delayed
           line_valid_1<=(others => '0');
            line_valid_2<=(others => '0');
            line_valid_3<=(others => '0');
         else
            if (rising edge (CLK)) then
               if((s_full_1='1' and s_empty_1='1') or (s_full_2='1' and s_empty_2='1')) then
                     - Pixels value
                    s line data 1<=(others => '0');
                    s line data 2<=(others => '0');
                    s_line_data_3<=(others => '0');
                     -- Signal data valid delayed
                    line_valid_1<=(others => '0');
                    line_valid_2<=(others => '0');
                    line valid 3<=(others => '0');
               else -- Implementation of shift registers that replace flip-flops
                    -- Pixels value
                    s_line_data_1<=s_line_data_1(15 downto 0) & DATA IN;
                    s line data 2<=s line data 2(15 downto 0) & data out fifo 1;
                    s line data 3<=s line data 3(15 downto 0) & data out fifo 2;
                    -- Signal data valid delayed
                    line valid 1<=line valid 1(1 downto 0) & DATA IN VALID;
                    line valid 2<=line valid 2(1 downto 0) & s prog full 1;
                    line valid 3<=line valid 3(1 downto 0) & s prog full 2;
               end if;
           end if:
         end if:
   end process;
end Behavioral;
```

Figure 10 : delayed\_line.vhd 2

Ces registres à décalage (par exemple : « line\_data\_1 ») reproduisent exactement le comportement de plusieurs bascules en cascade. De plus, ils sont routés de la même manière que si des bascules avaient été générées par Vivado puis instanciées dans le code.

Au démarrage du programme, les FIFOs ne sont pas encore disponibles. Il faut attendre que leurs signaux « FULL » et « PROG\_FULL » passent à zéro pour commencer à les utiliser, une condition est donc présente afin de forcer les données à zéro tant que celles-ci ne sont pas disponibles.

#### delayed line tb.vhd:

```
stimulus: process
variable compteur : integer := 0;
 RST<='1';
 DATA IN<="00000000";
 DATA_IN_VALID<='0';
 PROG FULL THRESH <= "000000101";
 wait for 100 ns;
 RST<='0';
 wait for 200 ns;
 DATA_IN_VALID<='1';
 while (compteur /= 100) loop
   compteur:=compteur+1;
   DATA_IN<=std_logic_vector(to_unsigned(compteur,8));</pre>
   wait for 10ns;
 end loop;
 DATA_IN_VALID<='0';
 wait;
 stop the clock <= true;
 wait;
end process;
```

Figure 11 : delayed\_line\_tb.vhd

Ce testbench rentre, toutes les 10 ns, des valeurs provenant d'un compteur dans la ligne à retard.

Le signal « prog\_full\_thresh » est initialisé à 5 pour tester simplement qu'au bout de 10 pixels, le première FIFO se dépile et qu'au bout de 20 pixels, la deuxième se dépile aussi.

# Simulation du code




Figure 12 : Vérification simulation delayed\_line\_tb

"prog\_full\_thresh" = 5 (ligne de 10 pixels)

Ce testbench montre que les pixels sortant des FIFOs sont alignés, il est maintenant possible de récupérer 9 pixels à chaque fois. Etant donné qu'aucun décalage n'est présent dans notre ligne à retard, elle va donc pouvoir être implémenté dans le filtre 2D.

#### Lien des fichiers :

- Projet\_TP.srcs/sources\_1/new/delayed\_line.vhd
- Projet\_TP.srcs/sim\_1/new/ delayed\_line\_tb.vhd

# 4 : Implémentation filtre 2D + test complet

### Introduction

L'objectif de cette partie est de piloter la ligne à retard avec une machine à états, afin de sortir les pixels des bascules et de les filtrer.

Différents outils seront mis en place, un premier pour combler les pixels manquants sur l'image résultante. Un deuxième qui vérifiera la différence entre l'image filtrée par le programme en VHDL et une image filtrée en MATLAB.

# Analyse du code

#### top filter2D Average.vhd:

Figure 13: top\_filter2D\_Average.vhd 1

Implémentation d'un compteur sur 3 bits qui se réinitialise lorsque le signal « reset\_counter » est égale à 1. Il permet de temporiser le signal « DATA\_OUT\_VALID » afin que le programme ait le temps de faire le calcul des pixels filtrés avant de les envoyer sur la sortie.

Afin de simplifier la compréhension de la machine à états du programme, le graphe ci-joint décrit les conditions de changement d'état. De plus, des commentaires sont présents dans le code afin de décrire toutes les subtilités de celle-ci.




Figure 14 : Machine à états du filtre 2D

```
image_processing : process (CLK)
begin
     if (rising_edge (CLK)) then
         if ( (FSM=AVERAGE_PROCESSING) or (FSM=AVERAGE_STOP) )then
                -- The pixels are added each others
              result_add_1_<= unsigned('0' & s_line_data_1(23 downto 16)) + unsigned('0' & s_line_data_1(15 downto 8));
result_add_1_2<= unsigned('0' & s_line_data_1(7 downto 0)) + unsigned('0' & s_line_data_2(23 downto 16));
result_add_1_3<= unsigned('0' & s_line_data_2(7 downto 0)) + unsigned('0' & s_line_data_3(23 downto 16));
               result_add_1_4<= unsigned('0' & s_line_data_3(15 downto 8)) + unsigned('0' & s_line_data_3(7 downto 0));
               result_add_2_1<=('0' & result_add_1_1) + ('0' & result_add_1_2);
              result_add_2_2<= ('0' & result_add_1_3) + ('0' & result_add_1_4);
               result_add_3<= ('0' & result_add_2_1) + ('0' & result_add_2_2);
         end if;
     end if;
end process;
output_processing : process (result_add_3,valid_output)
    if(valid_output='1') then
         DATA_OUT<=STD_LOGIC_VECTOR(result_add_3(10 downto 3)); -- Pixels division by the normalisation factor
         DATA OUT <= (others => '0');
 end process;
end Behavioral;
```

Figure 15: top\_filter2D\_Average.vhd 2

Le premier process fait l'addition de tous les pixels, tout en respectant les bits d'overflow avec le résultat de l'addition sur un bit de plus.

Le deuxième process, quant à lui, divise le résultat par 8 pour renormaliser l'image avec des valeurs de pixels allant de 0 à 255. La condition sur « valid\_output » permet de mettre la sortie à zéro quand aucun filtrage n'est en cours.

#### top filter2D Sobel.vhd et top filter2D Laplacian.vhd:

Pour les programmes « top\_filter2D\_Sobel » et « top\_filter2D\_Laplacian » quelques différences apparaissent. Etant donné, que ces deux filtres fonctionnent avec des coefficients, une étape de multiplication est présente dans le programme, exemple de « top\_filter2D\_Sobel » :

```
image_processing : process (CLK)
       if (rising_edge (CLK)) then
             if ( (FSM=AVERAGE_PROCESSING) or (FSM=AVERAGE_STOP) ) then
                      - The pixels are multiplied by the coefficients of the filter matrix
                   result_mult_1<=signed('0' & s_line_data_1(7 downto 0))* coef_9;
result_mult_3<=signed('0' & s_line_data_1(15 downto 8))* coef_9;
result_mult_3<=signed('0' & s_line_data_1(23 downto 16))* coef_7;
result_mult_4<=signed('0' & s_line_data_2(7 downto 0))* coef_6;
result_mult_5<=signed('0' & s_line_data_2(15 downto 8))* coef_5;
                   result_mult_6<=signed('0' & s line_data_2(23 downto 16))* coef_4;
result_mult_7<=signed('0' & s line_data_3(7 downto 0))* coef_3;
result_mult_8<=signed('0' & s_line_data_3(15 downto 8))* coef_2;
                    result_mult_9<=signed('0' & s_line_data_3(23 downto 16))* coef_1;
                   result_add_1_1<= (result_mult_1(10) & result_mult_1) + (result_mult_2(10) & result_mult_2);</pre>
                   result_add_1_2<= (result_mult_3(10) & result_mult_3) + (result_mult_4(10) & result_mult_4);
result_add_1_3<= (result_mult_5(10) & result_mult_5) + (result_mult_6(10) & result_mult_6);
result_add_1_4<= (result_mult_7(10) & result_mult_7) + (result_mult_8(10) & result_mult_8)
                                                     + (result mult 9(10) & result mult 9);
                   result_add_2_1<=(result_add_1_1(11) & result_add_1_1) + (result_add_1_2(11) & result_add_1_2);
result_add_2_2<= (result_add_1_3(11) & result_add_1_3) + (result_add_1_4(11) & result_add_1_4);
                   result_add_3<= (result_add_2_1(12) & result_add_2_1) + (result_add_2_2(12) & result_add_2_2);
      end if;
end process;
output_processing : process (result_add_3, valid_output)
      if (valid_output='1') then
            DATA_OUT<=STD_LOGIC_VECTOR(abs(result_add_3(10 downto 3))); -- Absolute value of pixels and division by the normalisation factor
             DATA OUT <= (others => '0');
       end if;
end Behavioral;
```

Figure 16: top\_filter2D\_Sobe.vhd

Dans les multiplications, il faut ajouter un neuvième bit égal à zéro à la valeur des pixels pour éviter que celle-ci soit considérée comme négative. Mais aussi, dans les additions, une extension de bit est requise afin de garder le signe de la valeur des pixels.

Avant de transmettre les pixels filtrés à la sortie, il faut faire la valeur absolue de ceux-ci et les multiplier par le facteur de normalisation (Sobel=1/8, Laplacian=1/4).

Ces calculs nécessitent un cycle d'horloge supplémentaire, il faut donc que le compteur contrôlant le signal « valid\_output » se réinitialise une période plus tard (incrémentation de la limite du compteur) par rapport à avant.

#### tb lena processing:

```
p_read : process
 FILE vectors : text;
 variable Iline : line;
 variable I1_var :std_logic_vector (7 downto 0);
  begin
   DATA_AVAILABLE <= '0';
   RST<='1';
  s_prog_full_thresh<="0001111011";
   file_open (vectors, "Lena128x128g_8bits.dat", read_mode);
   wait for 100 ns;
   RST<='0';
   wait for 300 ns;
   while not endfile (vectors) loop
     readline (vectors, Iline);
     read (Iline, Il_var);
    I1 <= I1_var;</pre>
    pixel_in<=pixel_in+1;
     DATA_AVAILABLE <= '1';
     wait for 10 ns;
   end loop;
   DATA_AVAILABLE <= '0';
   wait for 1 us;
   file close (vectors);
   wait:
end process;
```

Figure 17: tb\_lena\_processing.vhd 1

Ce process vient lire l'image de Lena originale, et toutes les 10 ns, rentre la valeur des pixels dans le signal « I1 ». Le signal « pixel\_in » permet de compter le nombre de pixels qui sont rentrés. « DATA\_AVAILABLE » (DATA\_IN\_VALID) est mis à 1 pendant toute la lecture.

```
p_write: process
  file results : text;
  variable OLine : line;
  variable 01_var :std_logic_vector (7 downto 0);
    file_open (results, "Lena128x128g_8bits_filtered.dat", write_mode);
    wait for 10 ns;
    wait until s_data_out_valid = '1';
    wait for 10 ns;
    while s_data_out_valid ='1' loop
     write (Oline, O1, right, 2);
writeline (results, Oline);
     pixel_out<=pixel_out+1;
      wait for 10 ns;
    end loop;
    wait for 1 us;
    file_close (results);
    wait;
end process;
 -Instancier composant filtre à place de la simple recopie entre Il vers sortie 01 (top)
s_data_in<= I1;
01<=s_data_out;
s_data_in_valid<=DATA_AVAILABLE;
```

Figure 18: tb\_lena\_processing.vhd 2

Le deuxième process vient ouvrir le fichier où l'image filtrée sera stockée et attend que le premier pixel filtré sorte du filtre (« s\_data\_out\_valid » à 1). Ensuite, toutes les 10 ns, il écrit les pixels filtrés dans le fichier résultant. Un signal de comptage des pixels sortant du filtre est aussi présent («pixel\_out»).

Au niveau du câblage, les pixels lus par le process read sont envoyés dans l'entrée du filtre et les pixels sortant du filtre sont transmis au process write.

### Simulation du code

Avant d'avoir un filtre opérationnel, certaines modifications ont dû être faites.

Au début, il y avait un léger décalage sur l'image résultante, il a donc fallu jouer sur la valeur de « PROG\_FULL\_THRESH » pour sortir les pixels au bon moment.

Ensuite, le programme générait un pixel en excès, ce qui a nécessité une réduction de la valeur limite du compteur d'arrêt du filtre.

```
when AVERAGE_STOP =>
    -- Waiting last addition finishes before set valid_output at low level
    if(counter="011")then
        reset_counter<='1'; -- Counter stoped
        valid_output<='0';
        FSM <= INIT;
end if;</pre>
```

Figure 19 : Valeur limite du compteur d'arrêt du filtre

#### **Vérification:**




Figure 20 : Vérification simulation tb\_lena\_processing.vhd 1

Le système est bien synchronisé, car dès l'arrivée du 259<sup>e</sup> pixel (3<sup>e</sup> pixel de la 3<sup>e</sup> ligne), le processus de filtrage commence. En effet, le compteur débute son incrémentation et trois cycles d'horloge après (une fois les calculs du premier nouveau pixel terminés), le signal « s\_data\_out\_valid » passe à 1 pour indiquer le commencement de la disponibilité des nouveaux pixels.




Figure 21 : Vérification simulation tb\_lena\_processing.vhd 2

Le compteur « pixel\_in » est égale à 16384 (=128\*128), cela implique que tous les pixels de l'image originale rentrent correctement dans le filtre.

Le compteur « pixel\_out » est égale à 16126 (=(128\*126) - 2), cela implique que le bon nombre de pixels filtrés sortent du filtre.

### **Outils**

### 1 Python:

```
import shutil

file_path = '../Projet_TP.sim/sim_1/behav/xsim/Lena128x128g_8bits_filtered.dat'

''' Reading content of the file '''

with open(file_path, 'r') as file:
    lines = file.readlines()

''' Adding 258 pixels, all set to 0, 129 at the bottom and 129 at the top of the image '''

zero_lines = ['00000000\n'] * 129
lines = zero_lines + lines + zero_lines

''' Overwrites the old image with the new padded image '''

with open(file_path, 'w') as file:
    file.writelines(lines)

''' Copy the new padded image into "tools" directory '''
shutil.copy(file_path, './')
```

Figure 22 : Programme Python

Ce programme permet d'ajouter des pixels ayant la valeur de zéro en haut et en bas de l'image filtrée. Cela est nécessaire, car le filtre 2D ne peut pas faire la moyenne des pixels de la première et de la dernière ligne, la solution est donc de combler cette image avec des pixels qui sont égaux à zéro.

#### 2 MATLAB:

```
clearvars;
close all:
% Define convolution kernel (several options provided)
% kernel = [0 0 0 ; 0 1 0 ; 0 0 0]; % Identity filter (delta)
% kernel = [1 1 1 ; 1 0 1 ; 1 1 1] * 1/8; % Blur filter
kernel = [-1 \ 0 \ 1 \ ; \ -2 \ 0 \ 2 \ ; \ -1 \ 0 \ 1] * 1/8; % Sobel-Y
% kernel = [-1 -2 -1 ; 0 0 0 ; 1 2 1] * 1/8; % Sobel-X
% kernel = [0 -1 0 ; -1 4 -1 ; 0 -1 0] * 1/4; % Laplacian
% Load grayscale image data from binary file
[binary_data] = textread('Lenal28x128g_8bits.dat', '%s');
decimal values = bin2dec(binary data);
original image = uint8(reshape(decimal values, [128, 128]))';
% Initialize output image to apply filter
filtered image = zeros(size(original image));
% Perform manual convolution
for i = 2:size(original image, 1) - 1
    for j = 2:size(original image, 2) - 1
       local patch = double(original image(i - 1:i + 1, j - 1:j + 1));
        conv_result = local_patch .* kernel;
       filtered_image(i, j) = sum(conv_result(:));
    end
end
% Load filtered image generated by VHDL
[vhdl_data] = textread('Lenal28x128g_8bits_filtered.dat', '%s');
vhdl decimal = bin2dec(vhdl data);
vhdl output image = uint8(reshape(vhdl decimal, [128, 128]))';
% Convert to uint8 for display purposes
filtered image = uint8(abs(filtered image));
% Calculate difference between MATLAB and VHDL results
difference_image = vhdl_output_image - filtered_image;
% Display images for comparison
% Increased figure size for larger display
set(gcf, 'Position', [200, 200, 4800, 1600]);
subplot(1, 4, 1), imshow(original image, []); title('LENA');
subplot(1, 4, 2), imshow(filtered_image, []); title('MATLAB Result');
subplot(1, 4, 3), imshow(vhdl_output_image, []); title('VHDL Result');
subplot(1, 4, 4), imshow(difference_image, []); title('Difference');
                      Figure 23: Programme MATLAB
```

rigure 23 : Programme MATLAB

Ce programme permet, à l'aide des librairies MATLAB, de transformer une image avec le filtre souhaité (Moyenne, Sobel ou Laplacian) et de comparer cette image filtrée à l'image sortant de notre filtre 2D.

Par ailleurs, il calcule aussi la différence entre « l'image MATLAB » et « l'image VHDL » et affiche ces différences sous la forme d'une matrice de 128 par 128 pixels. Cela permet de vérifier si le programme VHDL fonctionne correctement, qu'il n'y a pas de décalage ou d'erreur avec les additions et multiplications de pixels.

<u>Remarque</u>: ce code est basé sur un programme existant trouvé sur un dépôt GitHub en ligne, il a cependant été modifié pour être adapté à mon projet.

#### Résultats

#### Filtre moyenneur:









Figure 24: Filtre moyenneur

#### Filtre Sobel:









Figure 25 : Filtre Sobel

#### Filtre Laplacien:









Figure 26 : Filtre Laplacien

Pour chaque filtre, l'image de « différence » montre que « l'image MATLAB » et « l'image VHDL » sont pareilles, excepté les bords à droite et à gauche de l'image.

#### Lien des fichiers :

- Projet\_TP.srcs/sources\_1/new/top\_filter2D\_Average.vhd
- Projet\_TP.srcs/sources\_1/new/top\_filter2D\_Sobel.vhd
- Projet\_TP.srcs/sources\_1/new/top\_filter2D\_Laplacian.vhd
- Projet\_TP.srcs/sim\_1/new/tb\_lena\_processing.vhd
- tools/padded\_lena.py
- tools/dat2img

# 5 : Mise en place filtre 2D sur la carte NEXYS 4

### **Contexte et limitations**

A cause de problèmes de compilation sur Vivado (routage infini) et d'un manque de temps, cette partie n'a malheureusement pas pu être réalisée.

# **CONCLUSION GÉNÉRALE**

Ce TP nous a permis de renforcer nos compétences dans le développement VHDL sur cible FPGA. Il nous a appris à générer et à brancher des composants entre eux (ligne à retard) ainsi qu'à contrôler celle-ci grâce à une machine à états.

Mais également, à tester nos développements de manière précise en utilisant des simulations sur Vivado, et à vérifier les résultats à l'aide d'outils de programmation tels que Python et MATLAB dans mon cas.

D'autres améliorations peuvent être envisagées, comme l'ajout de signaux génériques permettant de configurer la ligne de retard en fonction de la taille de l'image et de la matrice du filtre (nombre de bascules, nombre et taille des FIFOs). Ou encore, un processus pourrait être intégré pour définir les pixels des bords de l'image à zéro.