Низкоуровневое программирование

Лекция 2


Вычисления с плавающей запятой Векторные вычисления

Числа с плавающей запятой

Формат чисел с плавающей запятой определяется стандартом IEEE-754.

Первоначально, стандарт определял два основных типа чисел — числа одинарной точности и числа двойной точности размером 32 и 64 бит соответственно.

Помимо формата чисел, стандарт определяет также правила округления и сравнения, реакцию на запрещенные операции.





$$x = (-1)^s \cdot 1, m_1 m_2 m_3 \dots m_M \cdot 2^{exp-bias}$$

Точность числа	M	bias
Одинарная	23	127
Двойная	52	1023

Специальные значения (пример)


Помимо самого порядка чисел, формат определяет также специальные значения: NaN и ± ∞.

NaN (Not a Number) — это результат запрещенной операции: деления на 0, ситуации неопределенности (0/0, Inf/Inf, Inf*0) и пр. Данное число не равно никакому другому числу, а результат любой операции над NaN равен NaN.

Различают сигнальные NaN (sNaN), и "тихие" NaN (quiet NaN, qNAN). Возникновение сигнального NaN возбуждает аппаратное исключение.

Тип числа	Экспонента	Мантисса
0	0000 ₂	0000 ₂
Денормализованное	0000 ₂	0001 ₂ 1111 ₂
Нормализованное	0001 ₂ 1110 ₂	0000 ₂ 1111 ₂
Бесконечность	1111 ₂	00002
sNaN	1111 ₂	0001 ₂ 0111 ₂
qNaN	1111 ₂	1000 ₂ 1111 ₂

Сопроцессор х87



Выпускаемый Intel сопроцессор имел маркировку 80<u>87</u>. В отсутствие сопроцессора операции с плавающей точкой программно эмулировались, что влекло огромную потерю производительности.

Набор регистров сопроцессора состоит из **8 регистров данных**, **регистра флагов**, **регистра состояния**, **регистра тэгов**, а также 3 служебных регистров, хранящих последний опкод, указатель на последние инструкцию и данные.





Sign 7	9 78 64	63				0
R7	Exponent			Significand		
R6						
R5						
R4						
R3						
R2						
R1						
R0						
1	5 () 4	17			0
	Control Register			Last Instruction	Pointer	-
[Status Register			Last Data (Operan	d) Poin	ter
	Tag Register				1	0 0 Opcode

Инициализация и сохранение состояния сопроцессора

Для реинициализации состояния сопроцессора (сброса всех значений и состояния), используется инструкция fninit. По умолчанию после реинициализации все исключения маскированы (см. далее).

Сохранение полного состояния сопроцессора (108 байт) осуществляется инструкцией fsave.

Загрузка состояния осуществляется инструкцией frstor.

Типы данных FPU

По умолчанию, операции в FPU осуществляются с **расширенной точностью** — 80 бит вместо 64. Соответствующий тип в языке C — long double (игнорируется некоторыми компиляторами).

Можно переключить FPU в режим вычислений с одинарной и двойной точности для строгого соответствия с IEEE-754 (см. поле PC регистра управления).

Операции с целыми числами FPU не осуществляет (хотя мантисса занимает 64 бита – достаточно для точного представления long long).

Приведение типов и расширение/уменьшение точности производятся **автоматически** при загрузке/выгрузке данных с FPU.

Стек FPU


Регистры данных не являются независимыми друг от друга — они организованы в **стек**. Номер регистра, являющегося текущей вершиной стека, хранится в поле TOP регистра состояния.

Состояние каждого регистра хранится в **регистре** тегов.

Загрузка данных и их выгрузка из стека производятся с вершины стека.

Адресация регистров осуществляется относительно <u>текущей</u> вершины: **STO** — вершина стека, **ST1** — след. элемент стека и т.д.

Попытка доступа к регистру, который не обозначен, как занятый, ведет к аппаратному исключению (см. далее).



TAG(7)	TAG(6)	TAG(5)	TAG(4)	TAG(3)	TAG(2)	TAG(1)	TAG(0)
11	11	01	00	10	11	11	11

Стек FPU растет вниз!

Загрузка/выгрузка вещественных чисел

Помещение данных в стек осуществляется инструкцией fld (FPU load).

TOP--; (стек растет вниз) STO = *(double*)RBX;

Выгрузка данных производится инструкциями fst/fstp.

fld st5

TOP--; ST0 = ST5;

Инструкция fstp (FPU store + pop) дополнительно удаляет знаение из вершины стека.

fst dword[rbx]

fld qword[rbx]

(float)RBX=(float)ST0; TOP++;

Тип загружаемого значения определяется операндом (dword – float, qword – double, tbyte – long double).

fstp st5

ST5=ST0 TOP++;

Инструкция fst может также дублировать данные из одного регистра в другой.

fxch st1, st2

swap(ST1, ST2)

Для обмена данных между регистрами используется инструкция fxch.

Приведение целых чисел к вещественным

Загрузка целых чисел осуществляется инструкцией fild. Данная инструкция также принимает 1 операнд — адрес в памяти. Операнд автоматически приводится к числу расширенной точности.

Инструкции fist/fistp выполняют выгрузку значения с приведением к целому.

Режим округления (вверх, вниз, до ближайшего, к 0) определяется кодом режима округления в управляющем регистре (поле RC, см. далее).

Загрузка констант

Для загрузки констант используются специальные инструкции.

FLD1	TOP; ST0 = 1.0;
FLDL2T	TOP; ST0 = $\log_2 10$;
FLDL2E	TOP; ST0 = $\log_2 e$;
FLDPI	TOP; ST0 = π;
FLDLG2	TOP; ST0 = $\log_{10} 2$;
FLDLN2	TOP; ST0 = ln 2;
FLDZ	TOP; ST0 = $+0.0$;

Арифметические операции

Арифметические операции выполняются инструкциями

fadd/fsub/fsubr/fmul/fdiv/fdivr. Данные инструкции принимают от 0 до 2 операндов. При этом, если операнды являются регистрами — то один из них обязан быть STO.

Инструкции faddp/fsubp/fsubrp/fmulp/fdivp/ fdivrp действуют аналогично обычным арифметическим операциям, однако они дополнительно выталкивают значение с вершины стека. Операндами могут быть только регистры сопроцессора.

Инструкции без операндов (например, fadd и faddp) являются синонимами в языке ассемблера NASM и всегда 1)используют ST1 и ST0 в качестве операндов 2) выталкивают значение с вершины.

Арифметические операции

fadd	ST1 += ST0; TOP++	faddp	ST1 += ST0; TOP++;
fsub tbyte[rbx]	STO -= *(long double*)RBX	fmulp st5	ST5 *= ST0; TOP++;
fmul st5	STO *= ST5;	fdivp st1, st0	ST1 /= ST0; TOP++;
fdiv st1, <u>st0</u>	ST1 /= ST0;	fsub	ST1-=ST0; TOP++;
fadd <u>st0</u> , st7	STO += ST7	fsubr	ST1=ST0-ST1; TOP++;
fdiv st0, st1	STO /=ST1		
fdiv r st0, st1	STO = ST1/STO;		

Тригонометрические функции, квадратный корень и логарифм

```
STO = sin(STO)
                                                                   STO = sqrt(STO)
fsin
                                                     fsqrt
fcos
             ST0 = cos(ST0)
             TOP--;
fptan
             ST1 = tan(ST0);
                                                     fyl2x
                                                                   ST1 = ST1*log_2 ST0;
             ST0 = 1
                                                                   TOP++;
fpatan
             ST1 = arctan(ST1/ST0);
             TOP++;
fsincos
             s = sin(STO); c = cos(STO);
             TOP--;
             ST0 = c; ST1 = s;
```

Остаток от деления (пример)

Вещественный остаток от деления вычисляется инструкциями fprem и fprem1 (Partial REMainder).

```
fprem1 функционирует аналогично <a href="mainter">std::remainder</a>().
fprem функционирует аналогично <a href="mainter">std::fmod</a>().
```

Разница в значениях STO и ST1 не должна превышать 2^{63} , иначе результатом инструкции является частичный остаток (при этом флаг C2 регистра состояния равен 1). Как следствие, остаток от деления должен вычисляться в цикле, если нет гарантии, что данное условие выполняется.

Д/3: отличие std::remainder() от std::fmod()

Возведение в степень (см. раздел 2.10 указаний к ЛР2)

Для возведения в дробную степень 2 используется инструкция f2xm1. Данная инструкция требует |ST0|<1.

f2xm1

 $ST0 = 2^{ST0} -1, |ST0| < 1$

Для возведения в целую степень 2 используется инструкция fscale. Данная инструкция игнорирует дробную часть числа.

fscale

 $ST0 = ST0 * 2^{[ST1]}$

Отделить целую и дробную части можно инструкцией fprem.

Сравнение

Для установки флагов регистра FLAGS используются инструкции fcomi/fcomip/fucomu/fucomip.

Инструкция fcomip после выполнения сравнения выталкивает значение из вершины стека.

Отличие fcomi и fucomi в то, что первая инструкция генерирует исключение при попытке сравнения NaN, а вторая - нет

fcomi compare(STO, ST1)


Результат сравнения	ZF	PF	CF
ST0 > ARG	0	0	0
STO < ARG	0	0	1
STO == ARG	1	0	0
STO is NaN ARG is NaN	1	1	1

Регистр состояния

Регистр состояния содержит слово состояния сопроцессора. Отдельные биты слова являются флагами. Среди значимых флагов находятся **CO-C3**, которые хранят результаты сравнения, а в случае аппаратного исключения — уточняющие данные; **TOP**, являющийся указателем на текущую вершину стека.

Флаги 0-7 являются флагами исключений.

Выгрузка слова состояния (в ОЗУ или в регистр АХ) осуществляется инструкцией fstsw. Затем слово состояния анализируется обычными инструкциями ЦП.




Исключения сопроцессора (пример)

В случае появления ошибки при вычислениях сопроцессор сигнализирует об этом процессору, который бросает аппаратное исключение.

Причину исключения можно узнать, анализируя соответствующие флаги регистра состояния.

Как аппаратные исключения обрабатываются — будет рассмотрено позже. Обычно аппаратное исключение приводит к аварийному завершению программы.

Исторически, аппаратные исключения генерируются при начале выполнения инструкции, следующей за «виновной». Для проверки наличия немаскированных исключений используется инструкция fwait.



Управляющий регистр и маска исключений


(см. пример и приложение Б ЛР2)

Исключения определенного типа могут быть явно запрещены (маскированы) путем установки флагов **управляющего регистра**.

В этом случае аппаратные исключения не будут возникать, но биты в слове состояния будут выставляться.

В управляющем регистре можно также выбрать точность вычислений и метод округления.

Для того, чтобы изменить флаги, слово управления следует выгрузить в память инструкцией fstcw, изменить его, и загрузить обратно инструкцией fldcw.



Округление (см. приложение А ЛР2)

Поскольку в ходе вычислений с плавающей запятой неизбежно возникают автоматические округления в младшем разряде, а также явные округления до целого числа, в стандарте IEEE-754 определены 4 возможных режима округления.

Код режима указывается в поле RC управляющего регистра.



Режим округления	Код
К ближайшему целому	002
Вниз	012
Вверх	102
К нулю	112

Набор инструкций SSE

Хотя математический сопроцессор есть во всех современных х86-процессорах, вычисления с плавающей запятой используется более простой и современных подход.

В 1999 году был внедрен набор инструкций **SSE**. В настоящее время большинство процессоров x86 как минимум имеют набор SSE3.

SSE — это набор инструкций для векторных вычислений. Тем не менее, его можно использовать и для обычных вычислений с плавающей запятой.

В процессоре с поддержкой SSE3 есть 16 регистров **XMM0-XMM15**, которые независимы друг от друга (подобно RAX, RBX, R8 и др.).

XMM0			
float	float	float	float
double		double	

Загрузка/выгрузка данных

Для загрузки данных в регистр и выгрузки данных из него используются инструкции movss (move scalar single)и movsd (move scalar double), загружающие в регистр число одинарной или двойной точности из памяти или другого регистра XMM.

Автоматического приведения типов в этом случае не происходит.

```
movss xmm0,[rbx] XMM0 = *(float*)RBX
movsd [rbx], xmm0 *(double*)RBX = XMM0
movss xmm0, xmm1 XMM0 = XMM1
```

Приведение типов

Приведение между целыми числами и числами с плавающей запятой осуществляется инструкциями cvtss2si/cvtsd2si и cvtsi2ss/cvtsi2sd. Режим округления задается в регистре MXCSR.

Приведение float к double осуществляется инструкцией cvtss2sd. Приемником всегда должен быть XMM-регистр. Обратное преобразование осуществляется инструкцией cvtsd2ss.

Приемником для cvtss2si/cvtsd2si может быть только регистр общего назначения, а для cvtsi2ss/cvtsi2sd/cvtss2sd/cvtsd2ss — только XMM-регистр

cvtsi2ss xmm0,dword[rbx]	XMM0 = (float)*(int*)RBX
cvtsd2si rax, xmm0	RAX = (long long)XMM0
cvtss2sd xmm0,[rbx]	XMM0 = (double)*(float*)RBX
cvtsd2ss xmm0,xmm1	XMM0 = (float)XMM1

Математические операции

Математические операции выполняются инструкциями

addsX/subsX/divsX/mulsX/sqrtsX/rcpsX/rsqrtsX, где X — s или d.

Смысл первых 5 инструкций очевиден из названия. Инструкция rcpsX вычисляет 1/arg. Инструкция rsqrtsX вычисляет 1/sqrt(arg).

addss xmm0, [rbx] XMM0 += *(float*)RBX

Сравнение

```
Сравнение чисел с плавающей точкой осуществляется инструкциями cmpeqsX (==), cmpltsX (<), cmplesX (<=), cmpunordsX, cmpneqsX (!=), cmpnltsX (>=), cmpnlesX (>), cmpordsX (оба результата не-NaN и не-бесконечность).
```

Результат сравнения записывается в регистр-приемник. Если сравнение вычисляется в False, приемник = 0, если в True, то приемник = 0xFF..FF.

Если сравнение необходимо для дальнейшего выполнения условного перехода, то следует использовать инструкции comisX или ucomisX. Инструкция ucomisX используется, если NaN является допустимым значением.

Инструкции сравнивают операнды и выставляют флаги ZF, CF и PF регистра FLAGS. (флаги те же, что для FPU).

Выбор минимума/максимума

Иногда сравнение нужно только для определения наибольшего из 2 чисел. Вместо сравнения в комбинации с условным переходом, можно использовать инструкции minsX/maxsX.

```
minss XMM1, XMM2 XMM1 = XMM1<XMM2? XMM1: XMM2
```

maxsd XMM1, [rbx] XMM1 = XMM1 > *RBX? XMM1 : *RBX

Регистр состояния и исключения (пример)

При возникновении ошибок во время вычислений, возникает аппаратное исключение. Тип исключения можно узнать, анализируя флаги регистра MXCSR. Здесь же можно отключить возникновение исключений и выбрать режим округления



Coxpaнeние регистра MXCSR в память осуществляется инструкцией stmxcsr.


Загрузка содержимого регистра из памяти осуществляется инструкцией ldmxcsr.

SIMD

Для поэлементной обработки лучше всего подходит парадигма SIMD (Single Instruction Multiple Data, одна команда/много данных).


В случае SIMD активно используются векторные операции и специальные векторные регистры.

В векторный регистр сначала загружается несколько элементов массива, а затем исполняется инструкция. При этом 1 инструкцией обрабатывается несколько элементов.



SIMD






SIMD-расширения

1997 – MMX (Intel). Векторные целочисленные операции в регистрах FPU

1998 — 3DNow (AMD). Векторные вещественные операции в регистрах FPU

1999 – SSE (Intel). Векторные вещественные операции в новом наборе регистров (XMM0-7)



SIMD-расширения

1999 – SSE (Intel). Векторные вещественные операции в новом наборе регистров (XMM0-7)

2003 – (АМD)Удвоение набора ХММ-регистров с 8 до 16

2007 – AVX (Intel). Расширение регистров с 128 до 256 бит (XMM->YMM)

2015 — AVX-512 (Intel). Расширение регистров с 256 до 512 бит (YMM->ZMM), удвоение количества регистров

ΧN	1M0														
flo	at			flo	float			float				float			
do	uble	9		do				double							
by te	by te	by te	by te	by te	by te	by te	by te	by te	by te	by te	by te	by te	by te	by te	by te
WC	ord	wc	ord	wo	word word		wo	word word			word word				
dw	dword dword		dword dword												
qw	qword				qword										

Инструкции SSE

Инструкции SSE используют обычный двухоперандных синтаксис (a+=b) instr dest, src.

Инструкции из скалярного поднабора имеют суффикс s* (scalar): MOVSS, MOVSD, ADDSS, SUBSD.

Векторные *вещественные* инструкции имеют **суффикс р*** (**p**acked):

MOVPS, MOVPD, ADDPS, SUBPD

Векторные *целочисленные* инструкции имеют префикс p* (packed): PADDB, PSUBW, PSIGND, PMULQ.


Чтение и запись

Если адрес в памяти гарантированно выровнен по границе 16 байт (т.е. его адрес делится на 16), то для чтения/записи используется инструкция $movap^*$. Иначе - $movup^*$. Использование неверной инструкции может привести к аппаратному исключению.

Для чтения/записи отдельных элементов используются инструкции pextr*/pinsr*. Данные инструкции являются *трехоперандными*. Первый операнд является приемником, второй – источником, третий – индексом элемента.

```
movaps xmm0, [rax]
movups xmm1, [rbx]
movups xmm1, xmm0


pextrb al, xmm15, 15
pinsrw xmm10, [rax], 7
pextrd eax, xmm5, 3
pinsrg xmm0, rbx, 1
```



Переупорядочение элементов


Переупорядочение байтов

pshufb <xmm-dest>, <xmm-idx>



Переупорядочение DWORD


pshufd <xmm>, <number>



0xE8 = 11011000

Побайтовый сдвиг ХММ-регистра

psrldq/pslldq <xmm>, <number>



Приведение типов


Инструкции cvt*, pmovsx* и pmovzx* используются для преобразования типов.

Инструкции CVT^* проводят преобразования int<->float, int<->double, float<->double.

Инструкции pmovsx* и pmovzx* используются для расширения целочисленных типов.

Если число элементов в регистре после преобразования меньше, чем до преобразования, то преобразуются *только младшие элементы*.

```
cvtdq2ps xmm0, xmm1
cvtdq2pd xmm1, xmm2
pmovsxbw xmm0, xmm1
pmovzxwd xmm1, xmm2
pmovsxdq xmm2, xmm3
```




AVX

Набор AVX принес 3 главных новшества — расширенные векторные регистры, новый трехоперандный синтаксис и снятие ограничения на выравнивание.

ХММ-регистры являются младшими частями новых ҮММ-регистров.

При этом, YMM-регистр скорее стоит рассматривать, как 2 почти независимых 128-битных регистра. Например, нельзя сдвинуть весь YMM-регистр — можно только одновременно сдвинуть его старшую/младшую половины или поменять местами половинки целиком. Сделано это для упрощения схемотехники ЦП.



AVX

movups

В AVX были перенесены все инструкции набора SSE, при этом к инструкции добавился **префикс v**: ADDPS -> VADDPS.

При этом обновленные инструкции используют трехоперандный синтаксис (a = b+c) и при работе с ХММ-регистрами обнуляют старшую половину ҮММ регистра-приемника.

Кроме того, в новых инструкциях арифметики убрано ограничение на выравнивание адреса (если один из аргументов является адресным выражением).

$$a[:4] = c[:4]-d[:4];$$
 $b[:4] = c[:4]+f[:4]$

```
;если выровнены
                                                       ; в AVX - без разницы
;если a,b,c,d не выровнены
                               movaps xmm0, [c]
                                                       vmovups xmm0, [c]
movups xmm0, [c]
                               movps xmm1, xmm0
                                                       vsubps xmm1, xmm0, [d]
movups xmm1, [d]
                               subps
                                      xmm0, [d]
                                                       vaddps xmm2, xmm0, [f]
movups xmm2, [f]
                               addps
                                     xmm1, [f]
                                                       vmovups [a], xmm1
addps
       xmm2, xmm0
                               movaps [a], xmm0
                                                       vmovups [b], xmm2
subps
       xmm0, xmm1
                               movaps [b], xmm1
movups [a], xmm0
       [b], xmm2
```

Компиляторы и векторные инструкции (пример)

Современные компиляторы по умолчанию не используют векторные инструкции при вещественных вычислениях, т.к. вещественные операции *неассоциативны*. Для того, чтобы разрешить компилятору векторизацию вещественной арифметики, приходится указывать специальные флаги (--ffast-math для GCC/Clang, /fp:fast для MSVC).

Кроме того, по умолчанию компиляторы при сборке используют только SSE-инструкции (т.к. они гарантированно поддерживаются всеми ЦП x86-64). При сборке необходимо явно указывать, что инструкции более новых наборов использовать допустимо (например, -mavx2 для GCC, /arch:AVX2 для MSVC).

Гарантированным способом задействования векторных инструкций является задействование т.н. intrinsic-функций из заголовочного файла <immintrin.h>. Такие функции компилируются в 1 конкретную инструкцию, компилятор только занимается выбором регистров и загрузкой/выгрузкой данных.

Список intrinsics и соответствующих им инструкций с описанием.