Лабораториска вежба 4
Имплементација на VHDL дизајн во FPGA чип

Напомена: Следната лабораториска вежба подразбира имплементација на VHDL дизајн на физички хардвер, конкретно FPGA компонента од типот AMD ‘Spartan 7’. За таа цел оваа лабораториска вежба ќе се работи во софтверот Xilinx Vivado. Упатствата за инсталација и употреба на истот се наоѓаат на е-курсеви во папката за лабораториски вежби. Пожелно е VHDL кодот да се напише и тестира однапред односно пред почетокот на лабораториската вежба. За решавање на задачата да се користи библиотеката `IEEE.std_logic_unsigned.all;` меѓутоа да се употребуваат записи од типот `A <= B + C;` при аритметички операции.

1. Потребно е да се реализира VHDL дизајн на 4-битна проширена аритметичко логичка единица за работа со најмногу три операнди X, Y и Z со еден излез O (сите претставуваат порти од по четири бита или четири пинови). Според избор на корисникот S истата може да ги извршува следните операции: !X, !Y, !Z, X&Y&Z, X|Z|Y, X+Y, X-Z и Y+Z кои се кодирани редоследно како 000, 001, 010, 011, 100, 101, 110 и 111. Да се синтетизира хардверското решение на развојната плочка Boolean Board со влезни и излезни порти поставени според Табела 1 визуелизирано на Слика 1. Да се испроба функционалноста на реализираната проширена аритметичко логичка единица со поставување податоци на портите X, Y и Z според Табела 2 и да се запишат согледаните излези во истата. За аритметичко логичката единица да се скицира и блок дијаграм на компонентот вклучувајќи ги потребните влезови и излези.

Опис	ALU Пин	Boolean Board Пин	Тип на уред
Селекција (влез)	S_2	K1	Лизгачки прекинувач
Селекција (влез)	S_1	K2	Лизгачки прекинувач
Селекција (влез)	S_0	L1	Лизгачки прекинувач
Операнд 1 (влез)	X_3	M2	Лизгачки прекинувач
Операнд 1 (влез)	X_2	N1	Лизгачки прекинувач
Операнд 1 (влез)	X_1	N2	Лизгачки прекинувач
Операнд 1 (влез)	X_0	P1	Лизгачки прекинувач
Операнд 2 (влез)	Y_3	P2	Лизгачки прекинувач
Операнд 2 (влез)	Y_2	R1	Лизгачки прекинувач
Операнд 2 (влез)	Y_1	R2	Лизгачки прекинувач
Операнд 2 (влез)	Y_0	T1	Лизгачки прекинувач
Операнд 3 (влез)	Z_3	T2	Лизгачки прекинувач
Операнд 3 (влез)	Z_2	U1	Лизгачки прекинувач
Операнд 3 (влез)	Z_1	U2	Лизгачки прекинувач
Операнд 3 (влез)	Z_0	V1	Лизгачки прекинувач
Резултат (излез)	O_3	F2	Бела Лед Диода
Резултат (излез)	O_2	F1	Бела Лед Диода
Резултат (излез)	O_1	G2	Бела Лед Диода
Резултат (излез)	O_0	G1	Бела Лед Диода

Табела 1. Поврзување на порти од ALU со пинови од Boolean Board

1.1. Нацртајте скица на блок дијаграмот од бараната компонента:



Слика 1. Порти од бараната ALU компонента обележани на Boolean Board

1.2. Поставете податоци на влезовите од бараната ALU компонента зададени во колоните S, X, Y и Z. Запишете го добиениот излез во колона O.

S	X	Y	Z	O
000	0011	XXXX	XXXX	
000	0101	XXXX	XXXX	
000	1101	XXXX	XXXX	
000	0110	XXXX	XXX	
001	XXXX	1100	XXXX	
001	XXXX	1010	XXXX	
001	XXXX	0100	XXXX	
001	XXXX	0010	XXXX	
010	XXXX	XXXX	1111	
010	XXXX	XXXX	0000	
010	XXXX	XXXX	0101	
010	XXXX	XXXX	1000	
011	1010	1101	0001	
011	0011	0110	1110	
011	1110	0100	0011	
011	0101	0001	1011	
100	0001	1110	0100	
100	1101	0011	0111	
100	0110	1001	0001	
100	1111	0101	1100	
101	1011	0111	XXXX	
101	0010	0001	XXXX	
101	1100	1111	XXXX	
101	0101	0011	XXXX	
110	0110	XXXX	1001	
110	0001	XXXX	0110	
110	1111	XXXX	0000	
110	0100	XXXX	1010	
111	XXXX	0110	0101	
111	XXXX	0001	0011	
111	XXXX	1010	1111	
111	XXXX	1101	1000	

Табела 2.

Детали за хардвер: https://www.realdigital.org/doc/02013cd17602c8af749f00561f88ae21