Tutorato Architettura degli Elaboratori Modulo 2 Lezione 1

Francesco Pelosin

9 Marzo 2020

1 Instruction Level Parallelism

La semplice pipeline usata per eseguire il set di istruzioni ristretto (lw,sw,add,or,beq,slt) del nostro processore MIPS è composta da 5 stadi:

- 1. IF: Instruction fetch (memoria istruzioni)
- 2. ID: Instruction decode e lettura registri
- 3. EXE: Esecuzione istruzioni e calcolo indirizzi
- 4. MEM: Accesso alla memoria (memoria dati)
- 5. WB: Write back (scrittura del registro risultato, calcolato in EXE o MEM)




Figure 1: Rappresentazione grafica di una istruzione nella pipeline.

Esercizio 1

Considerare un processore con pipeline a 5 stadi senza forwarding, con un register file non otimizzato¹. Il processore è fornito di hazard detection unit, è quindi in grado di mettere in stallo la pipeline.

```
1 sub $3, $2, $5
2 lw $10, 4($3)
3 addi $3, $3, 8
4 add $20, $20, $10
```

Domande:

- 1. Determinare le dipendenze RAW tra le istruzioni del programma assembler precedente.
- 2. Disegnare il diagramma temporale di esecuzione.
- 3. Cosa succede all'8° ciclo di clock nei vari stadi?
- 4. Se il processore non fosse dotato di hazard detection unit, dove dovrebbero essere inserite le nop per evitare inconsistenze dovute alle dipendenze sui dati?

¹prima legge il vecchio valore di un registro e poi lo scrive al ciclo di clock successivo

Soluzione domanda 1

Dipendenze:

- 1 \rightarrow 2. L'istruzione 2 legge il registro \$3 precedentemente scritto dall'istruzione 1.
- $2 \rightarrow 4$. L'istruzione 4 legge il registro \$10 precedentemente scritto dall'istruzione 2.
- Ci sarebbe anche la dipendenza $(1 \to 3)$, ma in realtà, visto il tipo di processore, l'istruzione 3 entra in stallo a causa della dipendenza $(1 \to 2)$ e quando ne esce ha il dato disponibile senza ulteriori ritardi.

Soluzione domanda 2

		1	2	3	4	5	6	7	8	9	10	11	12	13
1	sub	IF	ID	EXE	MEM	WB								
2	lw		IF	ID	<id></id>	<id></id>	<id></id>	EXE	MEM	WB				
3	addi			IF	<if></if>	<if></if>	<if></if>	ID	EXE	MEM	WB			
4	add							IF	ID	<id></id>	<id></id>	EXE	MEM	WB

Soluzione domanda 3

All'ottavo ciclo i vari stadi eseguono quanto segue:

- IF: opera sull'eventuale quinta istruzione, di cui non sappiamo niente perchè non data.
- ID: esegue la decodifica della quarta istruzione (add).
- EXE: esegue la terza istruzione (addi).
- MEM: legge la memoria per la seconda istruzione (lw).
- WB: è in attesa (bolla).

Soluzione domanda 4

Se il processore non fosse dotato di hazard detection unit le nop andrebbero inserite come segue:

```
sub $3, $2, $5
nop
nop
nop
lw $10, 4($3)
addi $3, $3, 8
nop
nop
add $20, $20, $10
```

Notare che le nop inserite corrispondono alle bolle del diagramma temporale.

Esercizio 2

Si consideri il seguente programma.

```
1
   ori $6, $0, 0
2
   ori $7, $0, 1000
3
   loop:
4
        sll $5, $6, 2 #moltiplico per 4
        add $8, $4, $5
5
6
        lw \$9, 0(\$8)
        and $9, $9, $0
 7
        sw \$9, 0(\$8)
8
9
        addi $6, $6, 1
10
        bne $6, $7, loop
```

Domande:

- 1. Assumendo che \$4 contenga l'indirizzo di un vettore di interi, cosa fa questo codice?
- 2. Determinare il *CPI* del programma nel caso in cui il processore sia multiciclo (si ipotizzi che tutte le istruzioni R e I di tipo aritmentico/logico impieghino 4 cicli di clock, lw 5, bne 3).
- 3. Rispetto all'implementazione multiciclo a pipeline vista a lezione (5 stadi, forwarding e delayed branch), dove si verificano eventuali stalli? Inserire le istruzioni nop opportune, e ricalcolare il *CPI*, senza considerare i cicli persi per il riempimento della pipeline.

Soluzione domanda 1

Il programma pone a 0 un vettore di interi di 1000 elementi.

Soluzione domanda 2

Per il processore multicilco bisogna considerare che l'istruzione bne impiega 3 cicli, 1 w 5 cicli e tutte le altre istruzioni 4 cicli. Quindi abbiamo 8 cicli per il preambolo del loop, e 28 * 1000 per il corpo del loop, per un totale di 28008 cicli. Il numero di istruzioni eseguite è IC = 2 + 7 * 1000 = 7002. Per cui abbiamo che:

$$CPI = \frac{28008}{7002} = 4$$

Soluzione domanda 3

Per quanto riguarda il processore pipeline, abbiamo uno stallo dopo la 1w, e dobbiamo forzare uno stallo dopo la beq a causa del delayed branch. Quindi il programma modificato è il seguente:

```
ori $6, $0, 0
ori $7, $0, 1000
loop:
    sll $5, $6, 2 #moltiplico per 4
    add $8, $4, $5
    lw $9, 0($8)
    nop
    and $9, $9, $0
    sw $9, 0($8)
    addi $6, $6, 1
    bne $6, $7, loop
    nop
```

Sono necessari quindi un numero di cicli pari a 2+9*1000=9002. Per cui abbiamo che

$$CPI = \frac{9002}{7002} = 1.286$$

N.B. Se non contiamo il tempo per riempire la pipeline, il numero di cicli per istruzione è 1. Questo perché ad ogni di ciclo di clock una istruzione termina l'esecuzione, avendo così, 9002 cicli totali.

Contrariamente a quanto può sembrare il numero di istruzioni non è 9002 ma bensì 7002. Il *CPI* è una statistica che calcoliamo prima che il compilatore inserisca le **nop**. Quindi, in parole povere, non le contiamo in quanto vengono inserite a posteriori dal compilatore e non rientrano nel calcolo della statistica.

Esercizio 3

La tabella in Fig. 2 descrive la funzione usuale dei registri ed il loro nome. Nei listati i registri possono venir chamati col numero oppure col nome.

Nome	Numero	Utilizzo	Preservato durante le chiamate
\$zero	0	costante zero	Riservato MIPS
\$at	1	riservato per l'assemblatore	Riservato Compiler
\$v0-\$v1	2-3	valori di ritorno di una procedura	No
\$a0-\$a3	4-7	argomenti di una procedura	No
\$t0-\$t7	8-15	registri temporanei (non salvati)	No
\$s0-\$s7	16-23	registri salvati	Si
\$t8-\$t9	24-25	registri temporanei (non salvati)	No
\$k0-\$k1	26-27	gestione delle eccezioni	Riservato OS
\$gp	28	puntatore alla global area (dati)	Si
\$sp	29	stack pointer	Si
\$s8	30	registro salvato (fp)	Si
\$ra	31	indirizzo di ritorno	No

Figure 2: Tabella dei registri

Nel listato seguente i registri vengono chiamati col loro nome, per cui il registro \$t8 corrisponde al registro \$24, \$t9 al \$25 etc..

Dato il seguente programma:

```
0 loop:
1 lw $t8,0($t1)
2 add $t9,$t8,$t9
3 addi $t1,$t1,4
4 sw $t9,-4($t1)
5 bne $t1,4096,loop
```

Domande:

- 1. Individuare le dipendenze RAW, e disegnare il diagramma di esecuzione per un processore MIPS pipeline a 5 stadi (come quello visto a lezione, con delayed branch) nei 3 casi seguenti:
- 2. Senza forwarding, con un register file non ottimizzato.
- 3. Senza forwarding, ma con un register file ottimizzato, (scrive un nuovo registro nella prima parte di un ciclo, e legge una coppia di registri nella seconda parte del ciclo).
- 4. Con forwarding, e con register file ottimizzato del punto 2.
- 5. Individuare un'ottimizzazione del codice per il caso 3 che riduce gli stalli.

Soluzione domanda 1

Dipendenze:

- $1 \rightarrow 2$ l'istruzione 2 legge il registro \$t8 precedentemente scritto dall'istruzione 1
- \bullet 2 \to 4 l'istruzione 4 legge il registro \$t9 precedentemente scritto dall'istruzione 2

- \bullet 3 \to 4 l'istruzione 4 legge il registro \$t1 precedentemente scritto dall'istruzione 3
- 3 \rightarrow 5 l'istruzione 5 legge il registro \$t1 precedentemente scritto dall'istruzione 3

Soluzione domanda 2

		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
01	lw	IF	ID	EXE	MEM	WB										
02	add		IF	ID	<id></id>	<id></id>	<id></id>	EXE	MEM	WB						
03	addi			IF	<if></if>	<if></if>	<if></if>	ID	EXE	MEM	WB					
04	sw							IF	ID	<id></id>	<id></id>	<id></id>	EXE	MEM	WB	
05	bne								IF	<if></if>	<if></if>	<if></if>	ID	EXE	MEM	WB
06	nop												IF	ID		

Soluzione domanda 3

		1	2	3	4	5	7	8	9	10	11	12	13	14
01	lw	IF	ID	EXE	MEM	WB								
02	add		IF	ID	<id></id>	<id></id>	EXE	MEM	WB					
03	addi			IF	<if></if>	<if></if>	ID	EXE	MEM	WB				
04	sw						IF	ID	<id></id>	<id></id>	EXE	MEM	WB	
05	bne							IF	<if></if>	<if></if>	ID	EXE	MEM	WB
06	nop										IF	ID		

Soluzione domanda 4

		1	2	3	4	5	6	7	8	9	10	11
01	lw	IF	ID	EXE	MEM	WB						
02	add		IF	ID	<id></id>	EXE	MEM	WB				
03	addi			IF	<if></if>	ID	EXE	MEM	WB			
04	sw					IF	ID	EXE	MEM	WB		
05	bne						IF	ID	EXE	MEM	WB	
06	nop							IF	ID	EXE	MEM	WB

Soluzione domanda 5

Il seguente codice elimina tutti gli stalli e sposta una istruzione indipendente nel delay slot.

```
loop:
    lw $t8,0($t1)
    addi $t1,$t1,4
    add $t9,$t8,$t9
    bne $t1,4096,loop
    sw $t9,-4($t1)
```

1.1 Esercizio 4

Considerare il processore pipeline MIPS a 5 stadi visto a lezione, con delayed branch, forwarding, e register file speciale, e il seguente programma MIPS, che incrementa gli elementi di un array di interi, il cui indirizzo iniziale è contenuto nel registro \$20, mentre \$10 contiene l'indice dell'array.

```
0 loop:
    add $11, $20, $10
    lw $17, 0($11)
    addi $17, $17, 50
    sw $17, 0($11)
    addi $10, $10, 4
    bne $10, $21, loop
```


Domande:

- 1. Determinare le dipendenze RAW, e il diagramma temporale di esecuzione delle istruzioni che appaiono nel corpo del loop, mettendo in evidenza i forwarding.
- Forzare con delle nop gli stalli che verrebbero comunque inseriti dall'hazard detection unit, ed ottimizzare il codice.
- 3. Rispetto al codice non ottimizzato, determinare il diagramma temporale nel caso in cui il processore non avesse il forwarding.

Soluzione domanda 1

Dipendenze:

- $1 \rightarrow 2$, l'istruzione 2 legge il registro \$11 precedentemente scritto dall'istruzione 1
- $1 \rightarrow 4$, l'istruzione 4 legge il registro \$11 precedentemente scritto dall'istruzione 1
- $2 \rightarrow 3$, l'istruzione 3 legge il registro \$17 precedentemente scritto dall'istruzione 2
- $3 \rightarrow 4$, l'istruzione 4 legge il registro \$17 precedentemente scritto dall'istruzione 3
- $5 \rightarrow 6$, l'istruzione 6 legge il registro \$10 precedentemente scritto dall'istruzione 5



Si noti che la dipendenza $1 \to 4$ non necessita di forwarding, in quanto lo stadio WB dell'istruzione 1 si verifica al 5° ciclo, mentre lo stadio ID dell'istruzione 4 avviene al 6° ciclo. Si noti infine che, poiché per limitare l'hazard sul controllo abbiamo anticipato allo stadio ID del branch il confronto tra i 2 registri (tramite una batteria di porte XOR), per evitare stalli il valore calcolato dall 5° istruzione (\$10) nello stadio EXE deve fluire direttamente nello stadio ID della 6a istruzione. Tale risultato è ottenibile solamente modificando la circuiteria del processore in modo da permettere il recupero del valore calcolato dallo stadio EXE della 5° istruzione nello stadio ID della 6° istruzione. Nel caso non modificassimo la circuiteria andrebbe inserita una nop.

Soluzione domanda 2

Le uniche dipendenze che non sono risolte dal forwarding (o dal register file speciale) sono quelle tra la lw e l'istruzione successiva (2 \rightarrow 3). Un'altra nop bisogna inserirla esplicitamente a causa del delay branch. Abbiamo quindi:


```
loop:
    add $11, $20, $10
    lw $17, 0($11)
    nop
    addi $17, $17, 50
    sw $17, 0($11)
    addi $10, $10, 4
    bne $10, $21, loop
    nop
```

Possiamo ottimizzare il codice, spostando indietro l'istruzione 5 (addi) dopo la lw, in modo da eliminare lo stallo, e l'istruzione 4 (sw) in avanti nel branch delay slot:

```
loop:
    add $11, $20, $10
    lw $17, 0($11)
    addi $10, $10, 4
    addi $17, $17, 50
    bne $10, $21, loop
    sw $17, 0($11)
```

Soluzione domanda 3

Il diagramma relativo al codice non ottimizzato, nel caso in cui il forwarding non fosse attivo, è illustrato (solo parzialmente) di seguito:



Si noti come, grazie al register file speciale (frecce rosse), che scrive un nuovo registro nella prima parte del ciclo, e legge una coppia di registri nella seconda parte dello stesso ciclo, si risparmia un ciclo di stallo.

Risorse

• Struttura e progetto dei calcolatori - David A. Paterson, John L. Hennessy, Capitolo 4.

Risorse WTF

TIL che qualcuno ha costruito una ALU-16 bit su Minecraft.

