

Proiect Caif

1 Tematica proiectului

Proiectul constă în proiectarea și implementarea unui lanț de procesare analogică a semnalului, compus dintr-un filtru trece-jos de ordinul 3 urmat de un amplificator cu câștig programabil (PGA).

Filtrul trece-jos este implementat folosind topologia Tow-Thomas (biquad de ordinul 2 cascadat cu un integrator de ordinul 1, cu o frecvență de tăiere de **1.7 MHz** și o aproximare Chebyshev cu ondulație de **0.5 dB** în banda de trecere. Implementarea transconductorului (G_m) se realizează prin topologia **Kwan-Martin**, utilizând tranzistoare PMOS de intrare, cu un buget de curent maxim de polarizare de **1.5 mA**.

Amplificatorul cu câștig programabil (PGA) este bazat pe un amplificator operațional (AO) în topologie **Miller**, utilizând tranzistoare NMOS, cu un buget de curent de polarizare de **0.5 mA maxim**. Structura PGA folosește etaje identice cu multiplexor (MUX) și switch-uri în calea de semnal, în configurație serie, oferind un câștig reglabil în domeniul **0 dB – 28 dB** cu pas de **2 dB**.

2 Dimensionare FTJ

2.1. Dimensionarea elementelor pasive ale FTJ

Filtrul trece-jos de ordinul 3 este implementat prin cascada unui etaj de ordinul 1 cu un biquad Tow-Thomas de ordinul 2.

Pasul 1 - Funcția de transfer normalizată (Chebyshev 0.5dB, $n=3$):

$$H_{normal}(s) = H_0 * \frac{c_1}{s + c_1} * \frac{d_2}{s^2 + c_2s + d_2} \quad (1)$$

cu coeficienții din tabel: $c_1=0.62646$, $c_2=0.62646$, $d_2=1.14245$

Pasul 2 - Denormalizarea la $f_c=1.7\text{MHz}$ ($\omega_c=2\pi \cdot 1.7\text{MHz}$):

$$a_1d = \frac{a_1}{\omega_n}, \omega_{01} = c_1d, \omega_{02} = \sqrt{d_2d}, Q = \frac{\sqrt{d_2d}}{c_2d} \quad (2)$$

Pasul 3 - Dimensionarea C_1 , C_2 pentru biquad:

$$C_2 = \frac{G_m * Q}{\omega_0}, C_1 = \frac{G_m}{\omega_0 * Q} \quad (3)$$

Alegând valoarea transconductanței $G_{m1} = G_{m2} = G_{m3} = 100 \mu\text{S}$ și aplicând ecuațiile (1), (2) și (3), se obțin valorile condensatoarelor pentru fiecare etaj în parte.

Pentru etajul de ordinul 1:

$$C = 14.9 \text{ pF} ; < 25\text{-}30\text{pF}$$

Pentru biquadul de ordinul 2:

$$C_2 = 14.9 \text{ pF} ; C_1 = 5.13 \text{ pF} ; < 25\text{-}30\text{pF}$$

2.2. Deducerea principalelor cerințe impuse elementelor active din componenta FTJ și PGA


Odată determinate valorile elementelor pasive, se impun cerințele pentru elementele active ale filtrului, respectiv pentru celulele Gm.

Principalele cerințe impuse sunt rezistența de ieșire (R_{out}) și frecvența polului parazit (F_{pol}). Acestea influențează direct comportamentul filtrului, în special fenomenul de gain peaking în apropierea frecvenței de tăiere.


În urma simulărilor, s-a determinat că valorile optime care minimizează gain peaking-ul și asigură o caracteristică de frecvență cât mai apropiată de cea ideală sunt:

$$R_{out} = 100 \text{ M}\Omega$$

$$F_{pol} = 100 \text{ MHz} > 10 * f_c$$



Figură 1 Variația F_{pol}




Figură 2 Variatia Rout


Aceste valori reprezintă punctul optim de compromis între performanța în frecvență și complexitatea implementării la nivel de tranzistor.

2. 3. Verificare si Caracterizare FTJ ideal


Diagrama Bode obținută în urma simulării, cu valorile impuse mai sus, este prezentată în Figura 3. Se poate observa că răspunsul în frecvență al filtrului corespunde specificațiilor impuse, cu o frecvență de tăiere de 1.7 MHz și un gain peaking de 0.5 dB în banda de trecere.



Figură 3 Schema electrica ideala a FTJ




Figură 4 Structura internă transconductor



Figură 5 Diagrama Bode FTJ ideal


2. 4. Proiectarea FTJ la nivel de transistor

În Figura 6 este prezentată structura filtrului trece-jos de ordinul 3 implementat în topologie Gm-C Tow-Thomas, realizată în LTspice.



Figură 6 Schema electrica FTJ ordin 3 topologie Tow-Thomas 1

În Figura 7 este prezentată structura internă a unui transconductor, implementat în topologia Kwan-Martin cu tranzistoare PMOS de intrare. Aceasta include etajul diferențial de intrare, oglinzile de curent cascode atât pe ramura NMOS cât și pe ramura PMOS, precum și circuitul de polarizare.



Figură 7 Topologie internă transconductor Kwan-Martin

Dimensionarea tranzistorilor s-a realizat urmând strategia de dimensionare prezentată în cursul de referință, parcurgând cei 13 pași descriși. Valorile principale alese ca punct de plecare sunt:

Table 1 Parametri dimensionare tranzistori Kwan-Martin

Tranzistor	Tip	W (μm)	L (μm)	AD/AS (f)	PD/PS (μm)
MIN1,2	PMOS	11.0	0.45	3.95	22.7
MCMN1,2	NMOS	4.88	1.50	1.76	10.5
MCMNO1,2	NMOS	4.88	1.50	1.76	10.5
MCMP1,2	PMOS	11.3	0.75	4.06	23.3
MCN1,2	NMOS	1.90	0.18	0.683	4.51
MCNO1,2	NMOS	1.90	0.18	0.683	4.51
MCP1,2	PMOS	8.78	0.18	3.16	18.3
MBBiasN	NMOS	1.18	0.45	0.426	3.09
MBCascN1,2	NMOS	1.89	0.18	0.681	4.50
MBBiasP	PMOS	5.48	0.45	1.97	11.7
MBCascP1,2	PMOS	8.76	0.18	3.15	18.2
M_BiasN_IN	NMOS	0.593	0.45	0.213	1.91
M_CascN_IN	NMOS	0.948	0.18	0.341	2.62
M_BiasP_IP	PMOS	8.23	0.45	2.96	17.2
M_CascP_IP	PMOS	13.2	0.18	4.74	27.1

Conform datelor centralizate în Tabelul 2, se observă că pentru toți tranzistorii ai celulei G_m este îndeplinită condiția de funcționare în regim de saturație $V_{ds} > V_{dsat}$. Toți tranzistorii se află în regim de saturație, asigurând parametrii de polarizare nominali ai circuitului.

Table 2 Tranzistori in Saturatie Kwan-Martin


Nume Tranzistor	Model	V_{ds} (V)	V_{dsat} (V)
m:x1:in1	pmos	1.150	0.113
m:x1:in2	pmos	1.150	0.113
m:x1:1	pmos	0.388	0.024
m:x1:2	pmos	0.397	0.024
m:x1:3	pmos	0.301	0.124
m:x1:4	pmos	0.852	0.120
m:x1:5	pmos	0.367	0.214
m:x1:6	pmos	0.367	0.214
m:x1:7	pmos	0.307	0.145
m:x1:8	pmos	0.306	0.145
m:x1:13	nmos	1.420	0.107

m:x1:14	nmos	0.853	0.114
m:x1:15	nmos	1.420	0.107
m:x1:16	nmos	1.400	0.108
m:x1:17	nmos	0.408	0.221
m:x1:18	nmos	0.408	0.221
m:x1:19	nmos	0.408	0.221
m:x1:20	nmos	0.398	0.221
m:x1:21	nmos	0.291	0.117
m:x1:22	nmos	0.390	0.221
m:x1:23	nmos	0.292	0.117
m:x1:24	nmos	0.390	0.221
m:x1:25	pmos	0.394	0.211
m:x1:26	pmos	0.320	0.119
m:x1:27	nmos	0.392	0.222
m:x1:28	nmos	0.360	0.116
m:x1:29	pmos	0.728	0.116
m:x1:30	nmos	0.707	0.111

In figura 8 se poate observa domeniul tensiunii de intrare de mod comun.

Domeniul liniar al transductorului a fost verificat prin simulare DC sweep, plotând curentul de ieșire I(V1) în funcție de tensiunea Vicm care a fost baleata observandu-se un domeniu de

(0.3-1.6)



Figură 8 Domeniul tensiunii de intrare de mod comun

În urma simulării punctului static (DCOP), s-a măsurat curentul rezidual de ieșire în curent continuu, obținându-se valoarea **IoutDC = 0.367 uA**. Aceasta se situează sub **limita maximă impusă de 1 uA**, confirmând echilibrarea corectă în DC a etajului de ieșire.


În urma simulării AC, s-a verificat îndeplinirea principalelor cerințe impuse celulei Gm.

În primul rând, s-a obținut o valoare a transconductanței de **Gm = 99.5 μS**, foarte apropiată de valoarea proiectată de 100 μS, confirmând corectitudinea dimensionării, conform diagramei 9.


În ceea ce privește cerința **Gm·Rout > 100**, rezistența de ieșire obținută în simulare este **Rout = 12 MΩ**, rezultând:

$$Gm \cdot Rout = 99.5 \times 10^{-6} \times 12 \times 10^6 = 1194 \gg 100$$

Cerința este îndeplinită cu o marjă foarte largă, conform Figurii 9 și 10.



Figură 9 Transconductanta GM




Figură 10 Rout Transconductor

În ceea ce privește cerința privind banda, aceasta impune ca banda transconductorului să fie de cel puțin 10 ori mai mare decât banda filtrului, respectiv $Banda\ G_m > 10 \times 1.7\text{ MHz} = 17\text{ MHz}$. În urma simulării, s-a obținut o bandă de **250 MHz**, valoare care depășește cu mult cerința impusă, conform

Figurii

11.



Figură 11 Banda Transconductor

Analiza distorsiunilor armonice din Figura 12 evidențiază o valoare a indicatorului THD inferioară pragului de 1%, ceea ce demonstrează o fidelitate ridicată a semnalului prelucrat a Transconductorului.


Harmonic Number	Frequency [Hz]	Fourier Component	Normalized Component	Phase [degree]	Normalized Phase [deg]
1	1.700e+5	3.985e-5	1.000e+0	90.08°	0.00°
2	3.400e+5	1.706e-8	4.281e-4	7.84°	-82.24°
3	5.100e+5	1.906e-8	4.783e-4	-85.42°	-175.50°
4	6.800e+5	3.247e-10	8.148e-6	-136.17°	-226.25°
5	8.500e+5	3.529e-9	8.854e-5	89.91°	-0.16°
6	1.020e+6	3.239e-10	8.126e-6	164.96°	74.88°
7	1.190e+6	6.103e-10	1.531e-5	-96.01°	-186.09°
8	1.360e+6	3.285e-10	8.243e-6	-15.23°	-105.31°
9	1.530e+6	2.675e-10	6.712e-6	70.41°	-19.67°
10	1.700e+6	3.084e-10	7.739e-6	160.32°	70.25°

Partial Harmonic Distortion: 0.064837%
Total Harmonic Distortion: 0.077076%

Figură 12 THD Transconductor

2. 5. Verificare si Caracterizare FTJ la nivel de tranzistor

Aplicând strategia de dimensionare, s-au obținut valorile W și L pentru fiecare tranzistor din structura transconductorului, consemnate în tabelul de dimensionare. În urma simulărilor, s-a verificat că filtrul îndeplinește specificațiile impuse, cu o frecvență de tăiere de 1.73 MHz și un gain peaking de 0.467 dB, conform diagramei Bode prezentate în Figura 13.



Figură 13 Kwan-Martin implementation FTJ bode diagram

Conform rezultatelor ilustrate în Figura 14, distorsiunile armonice totale (THD) se situează la pragul de 1%, confirmând liniaritatea excelentă a circuitului.

Harmonic Number	Frequency [Hz]	Fourier Component	Normalized Component	Phase [degree]	Normalized Phase [deg]
1	1.700e+5	3.928e-1	1.000e+0	102.25°	0.00°
2	3.400e+5	3.348e-3	8.524e-3	44.35°	-57.89°
3	5.100e+5	1.841e-3	4.688e-3	159.10°	56.86°
4	6.800e+5	9.719e-4	2.474e-3	-93.48°	-195.72°
5	8.500e+5	3.455e-4	8.796e-4	15.96°	-86.29°
6	1.020e+6	7.181e-5	1.828e-4	108.54°	6.30°
7	1.190e+6	9.860e-6	2.510e-5	171.60°	69.36°
8	1.360e+6	3.935e-5	1.002e-4	-34.88°	-137.13°
9	1.530e+6	4.838e-5	1.232e-4	84.16°	-18.09°
10	1.700e+6	2.308e-5	5.876e-5	-156.79°	-259.04°
Partial Harmonic Distortion: 1.007887%					
Total Harmonic Distortion: 1.008772%					

Figură 14 THD FTJ

3 Dimensionare PGA


3.1. Dimensionarea elementelor pasive a PGA

În Figura 15 este prezentată structura bloc a PGA, compusă din 3 etaje identice cascade (X1, X2, X3) urmate de un multiplexor de ieșire (X4). Fiecare etaj oferă un câștig reglabil între 0 dB și 12 dB cu pas de 2 dB, prin selectarea unuia dintre cele 6 switch-uri activate individual.

Câștigul fiecărui etaj este dat de relația:

$$A_v = R_f / R_{in}$$

unde $R_{in} = 20k$ (rezistența de intrare fixă), iar R_f este rezistența de feedback selectată prin switch-ul activ.



Figură 15 Diagrama bloc PGA


Valorile rezistențelor de feedback au fost calculate astfel încât să se obțină câștigurile dorite: Table

Switch	Câștig (dB)	Rf
2dB	2	25.18k
4dB	4	6.52k
6dB	6	8.21k
8dB	8	10.33k
10dB	10	13.01k
12dB	12	16.37k

3 Gain Selection PGA


Implementarea câștigului programabil se realizează prin switch-uri în calea de semnal, în configurație serie. Fiecare switch, implementat cu un tranzistor NMOS, conectează rezistența de feedback corespunzătoare între nodul de intrare inversoare (In-) și ieșirea amplificatorului

operațional. La un moment dat, un singur switch este activ, selectând astfel câștigul dorit. Această abordare asigură o tranziție curată între trepte de câștig și o izolare bună între ramurile inactice. Diagrama se poate observa în figura 16.




Figură 16 Switch în calea de semnal serie

Verificarea treptelor de câștig și a benzii PGA s-a realizat prin simulare AC, selectând câte un switch activ la un moment dat cum se observa în diagrama 15.



Figură 17 Toate Gain-urile per mux


În Figura 17 este prezentată diagrama Bode pentru câștigul maxim de 28 dB. Se poate observa că banda PGA depășește banda filtrului de 1.7 MHz, cerința fiind îndeplinită pentru toate treptele de câștig. Comportamentul celorlalte trepte intermediare (4, 6, 8, 10 dB) este similar, banda rămânând în toate cazurile superioară celei a filtrului.



Figură 18 Gain maxim de 28 dB

3. 2. Proiectarea PGA la nivel de tranzistor

Structura internă a amplificatorului operațional utilizat în cadrul PGA este prezentată în Figura 19. Amplificatorul operațional este implementat în topologie Miller, cu tranzistoare de intrare NMOS, alimentat la $V_{DD} = 2.5V$.



Figură 19 Ao Miller

În Tabelul 3 sunt prezentate valorile dimensiunilor tranzistorilor din structura amplificatorului operațional, obținute în urma aplicării strategiei de dimensionare.

Table 4 Ao Miler dimensionare tranzistori

Tranzistor	Tip	W (μm)	L (μm)	AD/AS (fF)	PD/PS (μm)
MIN1, MIN2	NMOS	7.43	0.45	2.68	15.6
MCM1, MCM2	PMOS	34.4	0.45	12.4	69.5
MOUT	PMOS	77.1	0.18	27.7	155
MBiasIN	NMOS	14.9	0.45	5.35	30.4
MBiasOUT	NMOS	41.6	0.45	15.0	83.9
MDiode	NMOS	2.37	0.45	0.852	5.45

Table 5 Tranzistori in regim de saturatie Ao Miler

Nume Tranzistor	Tip	$\ V_{ds}$ (V)	$\ V_{dsat}$ (V)
m:x2:in1	NMOS	1.390	0.222
m:x2:in2	NMOS	1.370	0.222
m:x2:biasin	NMOS	0.409	0.222
m:x2:biasout	NMOS	1.250	0.222
m:x2:in7	NMOS	0.748	0.220
m:x2:cm2	PMOS	0.723	0.208
m:x2:cm1	PMOS	0.704	0.208
m:x2:out	PMOS	1.250	0.193


Conform datelor centralizate în tabelul 5, se observă clar că toți tranzistorii din structura amplificatorului operațional funcționează în regim de saturație $V_{ds} > V_{dsat}$.

3.3. Verificarea si caracterizarea ansamblului PGA


În urma simulării AC a amplificatorului operațional, s-au verificat principalele cerințe de performanță, conform Figurii 20:

- **Câștigul în buclă deschisă:** $65 \text{ dB} > 60 \text{ dB}$
- **Marginea de fază:** $180^\circ - 110^\circ = 70^\circ > 60^\circ$
- **GBW:** $54 \text{ MHz} > 20 \times 1.7 \text{ MHz} = 34 \text{ MHz}$

Toate cele trei cerințe sunt îndeplinite, confirmând stabilitatea și performanța corespunzătoare a amplificatorului operațional în cadrul structurii PGA.



Figură 20 Verificare Ao Miler




Figură 21 Domeniul liniar de intrare al AO

Din figura 21 se poate observa domeniul liniar al AO-ului.


Slew rate-ul amplificatorului operațional a fost verificat prin simulare tranzitorie, aplicând un semnal treaptă la intrare și măsurând panta semnalului de ieșire. Cerința impusă este:

$$SR > 2\pi \times V_{in_max} \times f_c = 2\pi \times 0.5 \times 1.7 \times 10^6 = \mathbf{5.34 \text{ V}/\mu s}$$

În urma simulării, prezentat în Figura 22 și 23, s-a obținut un $SR = \mathbf{115.9 \text{ V}/\mu s}$, valoare care depășește cu mult cerința impusă, confirmând răspunsul dinamic corespunzător al amplificatorului.



Figură 22 SR Simulare



Figură 23 SR Slope

Liniaritatea amplificatorului operațional a fost verificată prin simulare tranzitorie, configurând AO-ul ca repetor de tensiune și aplicând un semnal sinusoidal cu amplitudine de 500 mV la frecvența de 170 kHz. În urma analizei Fourier, prezentată în Figura 24, s-a obținut un THD = **0.07%**, valoare care se încadrează cu o marjă semnificativă față de limita impusă de 1%, confirmând liniaritatea corespunzătoare a amplificatorului operațional.


Harmonic Number	Frequency [Hz]	Fourier Component	Normalized Component	Phase [degree]	Normalized Phase [deg]
1	1.700e+5	4.997e-1	1.000e+0	90.16°	0.00°
2	3.400e+5	2.559e-4	5.121e-4	4.36°	-85.79°
3	5.100e+5	1.087e-4	2.175e-4	-76.13°	-166.28°
4	6.800e+5	3.137e-5	6.279e-5	-145.02°	-235.18°
5	8.500e+5	1.357e-5	2.717e-5	-142.02°	-232.18°
6	1.020e+6	1.321e-5	2.643e-5	158.04°	67.89°
7	1.190e+6	5.416e-6	1.084e-5	72.09°	-18.06°
8	1.360e+6	2.957e-7	5.917e-7	-169.50°	-259.65°
9	1.530e+6	2.277e-6	4.556e-6	84.77°	-5.38°
10	1.700e+6	1.108e-6	2.217e-6	-2.26°	-92.42°

Partial Harmonic Distortion: 0.056134%

Total Harmonic Distortion: 0.070043%

Figură 24 Ao Miller THD

De asemenea, analiza grafică din figura 25 confirmă că diferența de potențial în curent continuu dintre intrările $V+$ și $V-$ este de doar **0.3 mV**, valoare care se situează cu mult sub limita maximă impusă de 1 mV.



Figură 25 $V+=V-$

Analiza distorsiunilor armonice totale evidențiază performanțe excelente în ambele scenarii extreme de funcționare. Astfel, pentru o tensiune de intrare de 500 mV evaluată la câștigul minim de 2 dB, se obține un coeficient **THD de doar 0.018%**. În mod similar, la cealaltă extremă pentru o intrare de 20 mV amplificată la câștigul maxim de 28 dB (configurație ce livrează la ieșire aceeași amplitudine nominală de 500 mV), circuitul își menține liniaritatea, înregistrând un **THD de doar 0.04%** așa cum se poate observa în figurile 26 și 27.

Harmonic Number	Frequency [Hz]	Fourier Component	Normalized Component	Phase [degree]	Normaliz Phase [d]
1	1.700e+5	6.410e-1	1.000e+0	90.66°	0.00
2	3.400e+5	2.256e-5	3.520e-5	57.95°	-32.72
3	5.100e+5	1.076e-4	1.679e-4	108.47°	17.81
4	6.800e+5	5.504e-6	8.586e-6	173.04°	82.38
5	8.500e+5	7.994e-5	1.247e-4	139.01°	48.34
6	1.020e+6	9.448e-6	1.474e-5	-60.34°	-151.00
7	1.190e+6	1.908e-5	2.977e-5	-97.26°	-187.92
8	1.360e+6	1.284e-5	2.004e-5	5.32°	-85.35
9	1.530e+6	4.760e-5	7.427e-5	-27.71°	-118.37
10	1.700e+6	7.923e-6	1.236e-5	139.01°	48.35
Partial Harmonic Distortion: 0.022855%					
Total Harmonic Distortion: 0.018746%					

Figură 26 THD PGA gain minim

N-Period=1					
Fourier components of V(out)					
DC component:1.25875					
Harmonic Number	Frequency [Hz]	Fourier Component	Normalized Component	Phase [degree]	Normaliz Phase [d]
1	1.700e+5	5.068e-1	1.000e+0	92.17°	0.00
2	3.400e+5	1.563e-5	3.083e-5	6.06°	-86.10
3	5.100e+5	2.861e-6	5.644e-6	16.26°	-75.91
4	6.800e+5	2.737e-6	5.400e-6	9.98°	-82.19
5	8.500e+5	2.266e-6	4.471e-6	107.52°	15.36
6	1.020e+6	2.737e-6	5.401e-6	-160.93°	-253.10
7	1.190e+6	2.866e-6	5.655e-6	-68.66°	-160.83
8	1.360e+6	2.780e-6	5.486e-6	22.35°	-69.81
9	1.530e+6	2.680e-6	5.287e-6	115.68°	23.51
10	1.700e+6	2.690e-6	5.307e-6	-149.59°	-241.76
Partial Harmonic Distortion: 0.003434%					
Total Harmonic Distortion: 0.042168%					

Figură 27 THD PGA gain maxim

4 Concluzii