SAU Müh. Fak. Elk. Elktr. Müh. Böl

LOJÍK DEVRE TASARIMI FÍNAL SINAVI

- S-1) a) Yandaki karnaugh diyagramını indirgeyerek minimum fonksiyonu elde ediniz. Elde ettiğiniz minimum fonksiyonu tek tip kapı elemanları ile gerçekleyiniz.
 - b) Modulo 2 ikili asenkron ileri sayıcı devresini JK tipi FF ları kullanarak çiziniz.

		0
0	0	0
	0	0
1 4		
	0	0 0

S-2) Yandaki 3 bitlik, 3 girişli, 1 çıkışlı ileri sayıcı devresi U=1 ve R=0 için ileriye doğru sayacaktır (son değeri saydıktan sonra sıfıra dönüp sayma işlemine devam edecektir). U=0 ve R=0 için ise sayma işlemini durdurup, son saymış olduğu değerde kalacaktır. R=1 olduğunda ise U sayma girişi ne olursa olsun sayıcı resetlenecektir. Yani sıfıra dönecektir.

Tek sayılar için Z=1, çift sayılar için ise Z=0 olacaktır.

- a) Gerekli durum tablosunu hazırlayınız
- b) Gerekli durum diyagramını çiziniz.




- S-3) a) 2²x1 bitlik RAM'ın mimarisini çiziniz.
 - b) Asosiyatif belleğin diğer bellek türlerine göre avantaj ve dezavantajlarını yazınız.
 - c) PSA ile PLA arasındaki farkları yazınız.
- S-4) Aşağıdaki lojik sistem tasarlanmak isteniyor.

Koşullar:

- A ve B kanallarından 4'er bitlik rastgele ikili sayılar (0 ile 15 arası) uygulanmaktadır.
- S=0 için A kanalından, S=1 için ise B kanalından yalnızca 0 ile 9 arasında uygulanan sayılar (0 ve 9 dahil) displeyde görülecektir. Yani 9 dan büyük sayıların displeyde görülmesine müsaade edilmeyecektir.

İstenenler:

- a) D1 kombinasyonel devresini temel kapıları ve uygun gördüğünüz özel kombinasyonel tümleşik devrelerin yalnızca sembollerini kullanarak tasarlayınız ve çiziniz.
- b) D2 özel kombinasyonel devresini belirleyerek, yalnızca sembolünü kullanarak çiziniz.



Süre: 2 saat

Sorular eşit puanlıdır.

Basarılar dilerim