数字逻辑电路 (2020级本科生课程)

清华大学计算机系

陶品

taopin@tsinghua.edu.cn

办公室: FIT 3-531 (13717813059)

3.3 常用的中规模组合逻辑电路

- 3.3.1 译码器
- 3.3.2 数据选择器
- 3.3.3 编码器
- 3.3.4 数据比较器
- 3.3.5 奇偶校验器
- 3.3.6可编程逻辑器件
- ⇒ 3.3.7 运算器 (算数逻辑单元 ALU)

- ■3.3.6 运算器 (算数逻辑单元 ALU)
 - □加法器
 - 一位加法器
 - 四位串行进位加法器
 - 快速加法器
 - 16位加法器
 - □算术运算逻辑单元
 - 四位算术逻辑运算单元

3.3.6 运算器 (算数逻辑单元 ALU)

加法器 Adder


半加器 (Half Adder): 不考虑低位进位输入和向高位的进位输出, 两数码Xn、Yn相加, 称半加。

一位半加器功能表

Xn	Yn	Hn
0	0	0
1	0	1
0	1	1
1	1	0

$$\frac{H_n}{H_n} = \overline{X_n} Y_n + \overline{X_n} \overline{Y_n} = \overline{X_n} \oplus \overline{Y_n}$$

$$\overline{H_n} = \overline{X_n} Y_n + \overline{X_n} \overline{Y_n} = \overline{X_n} \oplus \overline{Y_n}$$



3.3.6 运算器 (算数逻辑单元 ALU)

加法器 Adder

全加器(Adder):将Xn、Yn及低位进位 C_{n-1} 相加,并将进位输出 C_n ,称全加。


一位全加器功能表

Xn	Yn	C_{n-1}	F _n	C_{n}
0	0	0	0	0
1	0	0	1	0
0	1	0	1	0
1	1	0	0	1
0	0	1	1	0
1	0	1	0	1
0	1	1	0	1
1	1	1	1	1

一位全加器 (Full Adder)

真	值	表
---	---	---

X _n	Y _n	C _{n-1}	F _n	C _n
0	0	0	0	0
1	0	0	1	0
0	1	0	1	0
1	1	0	0	1
0	0	1	1	0
1	0	1	0	1
0	1	1	0	1
1	1	1	1	1



一位全加器 (Full Adder)

卡诺图化简 Fn

 $= C_{n-1} \oplus (X_n \oplus Y_n)$

$$F_{n} = \overline{X}_{n} \overline{Y}_{n} C_{n-1} + \overline{X}_{n} \overline{Y}_{n} \overline{C}_{n-1} + \overline{X}_{n} \overline{Y}_{n} \overline{C}_{n-1} + \overline{X}_{n} Y_{n} C_{n-1}$$

$$= \overline{C}_{n-1} (\overline{X}_{n} Y_{n} + \overline{X}_{n} \overline{Y}_{n}) + C_{n-1} (\overline{X}_{n} \overline{Y}_{n} + \overline{X}_{n} Y_{n})$$

$$= \overline{C}_{n-1} (\overline{X}_{n} \oplus \overline{Y}_{n}) + C_{n-1} (\overline{X}_{n} \oplus \overline{Y}_{n})$$

7

- ■一位全加器 (Full Adder)
 - □卡诺图化简Cn

$$C_{n} = X_{n}Y_{n}\overline{C}_{n-1} + X_{n}\overline{Y}_{n}C_{n-1} + \overline{X}_{n}Y_{n}C_{n-1} + \overline{X}_{n}Y_{n}C_{n-1}$$

X_n	$I_{\rm n}$			
C_{n-1}	00	01	11	10
O	0	0	1	0
1	0	1	1	1
				_

$$C_{n} = X_{n}Y_{n} + X_{n}C_{n-1} + Y_{n}C_{n-1}$$
$$= X_{n}Y_{n} + (X_{n} + Y_{n})C_{n-1}$$


$$\overline{C}_n = \overline{X}_n \overline{Y}_n + \overline{X}_n \overline{C}_{n-1} + \overline{Y}_n \overline{C}_{n-1}$$

●一位全加器实现方案1

$$F_{n} = X_{n}\overline{Y_{n}}\overline{C}_{n-1} + \overline{X_{n}}Y_{n}\overline{C}_{n-1} + \overline{X_{n}}Y_{n}\overline{C}_{n-1} + \overline{X_{n}}Y_{n}C_{n-1}$$

$$C_{n} = X_{n}Y_{n}\overline{C}_{n-1} + X_{n}\overline{Y}_{n}C_{n-1} + \overline{X}_{n}Y_{n}C_{n-1} + \overline{X}_{n}Y_{n}C_{n-1}$$

不化简,用全部最小项 实现,需要3级门。



●一位全加器实现方案2

写 $F \subset G$ 的表达式

$$F = X_{n}Y_{n}C_{n-1} + X_{n}Y_{n}C_{n-1} + X_{n}Y_{n}C_{n-1} + X_{n}Y_{n}C_{n-1}$$

$$F = \overline{F} = \overline{X_{n}Y_{n}C_{n-1}} + \overline{X_{n}Y_{n}C_{n-1}} + \overline{X_{n}Y_{n}C_{n-1}} + \overline{X_{n}Y_{n}C_{n-1}}$$

$$\overline{C_n} = \overline{X_n Y_n} + \overline{X_n C_{n-1}} + \overline{Y_n C_{n-1}}$$


$$\overline{C_n} = \overline{C_n} = \overline{X_n Y_n} + \overline{X_n C_{n-1}} + \overline{Y_n C_{n-1}}$$

经变换后只要2级门。


●一位全加器实现方案2(续)

$$F = \overline{\overline{F}} = \overline{\overline{X_n Y_n C_{n-1}}} + \overline{\overline{X_n Y_n C_{n-1}}} + \overline{X_n Y_n C_{n-1}} + \overline{X_n Y_n C_{n-1}}$$

$$C_n = \overline{\overline{C}_n} = \overline{\overline{X_n}\overline{Y_n} + \overline{X_n}\overline{C_{n-1}} + \overline{Y_n}\overline{C_{n-1}}}$$



3.3.6 运算器 四种形式的全加器 (1)



Cn和Fn的形成需要三级门延迟 Cn和Fn的形成需要二级门延迟

四种形式的1位全加器(2)

真值表

X _n	Y _n	C _{n-1}	F _n	C_n
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1 1	1	1	1	1

分析全加器真值表中 F_n 和 C_n 的对应关系, F_n 为"1"的条件有两个: 1、 X_n Y_n C_{n-1} 均为"1"2、 X_n Y_n C_{n-1} 内有一个为"1"(有至少1个"1"且 C_n 为"0")用 C_n 表示 F_n . 先组合出 C_n ,再有 F_n


$$F_n = X_n Y_n C_{n-1} + X_n \overline{C_n} + Y_n \overline{C_n} + C_{n-1} \overline{C_n}$$

$$C_n = X_n Y_n + (X_n + Y_n) C_{n-1}$$


$$F_n = \overline{X_n} \, \overline{Y_n} \, \overline{C_{n-1}} + \overline{X_n} C_n + \overline{Y_n} C_n + \overline{C_{n-1}} C_n$$

$$C_n = \overline{\overline{X_n}} \, \overline{\overline{Y_n}} + (\overline{X_n} + \overline{Y_n}) \overline{C_{n-1}}$$

四种形式的全加器 (3)




Cn的形成需要二级门延迟Fn的形成需要三级门延迟




Cn的形成需要二级门延迟Fn的形成需要三级门延迟

- 3.3.6 运算器
- ■3.3.6 运算器 (算数逻辑单元 ALU)
 - □加法器
 - 一位加法器
 - 四位串行进位加法器
 - 快速加法器
 - 16位加法器
 - □算术运算逻辑单元
 - 四位算术逻辑运算单元

3.3.6 运算器 四位串行进位加法器




四种形式的全加器 (1)




Cn和Fn的形成需要三级门延迟 Cn和Fn的形成需要二级门延迟

■四位串行进位加法器




- 假设计算Fn需要2级,Cn需要2级,Cin、Xi和Yi同时到 达。最后结果需要多少级延迟?
- ulletF₁需要2级,C₁需要2级,F₂需要4级,C₂需要4级,F₃需要6级,C₃需要6级,F₄需要8级,C₄需要8级。

■四位串行进位加法器



- 假设计算Fn需要3级,Cn需要2级,Cin、Xi和Yi同时到 达。最后结果需要多少级延迟?
- F₁需要3级, C₁需要2级, F₂需要5级, C₂需要4级,
 F₃需要7级, C₃需要6级, F₄需要9级, C₄需要8级。

四种形式的全加器 (3)



Cn的形成需要二级门延迟Fn的形成需要三级门延迟

Cn的形成需要二级门延迟Fn的形成需要三级门延迟

集成4位串行进位加法器

(c)、(d)两种一位加法器交叉串联, C4、F4经4级门延迟生成, 不仅提高了速度, 还节省了门的数量!





图 4-51 集成化的 4 位串行进位加法器的逻辑图

F₁需要3级, C₁需要2级, F₂需要3级, C₂需要2级,
 F₃需要5级, C₃需要4级, F₄需要5级, C₄需要4级。

3.3.6 运算器(18)


- ■四位串行进位加法器
 - □问题:由于前一个加法完成并提供进位后, 下一个加法器才能开始运算。延迟长,速度 慢。
 - □ 位数越多,加法完成的时间越长。
 - □是否可以用专用的进位电路提高速度?



- 3.3.6 运算器(19)
- ■3.3.6 运算器 (算数逻辑单元 ALU)
 - □加法器
 - 一位加法器
 - 四位串行进位加法器
 - 快速加法器
 - 16位加法器
 - □算术运算逻辑单元
 - 四位算术逻辑运算单元

3.3.6 运算器(20)

- ■快速加法器、超前进位加法器
 - □进位输入是由专门的"进位门"综合所有低位的加数、被加数及最低位进入输入后提供的。



 C_1 、 C_2 、 C_3 、 C_4 是怎样形成的?

3.3.6 运算器(21)

 $G_i = X_i Y_i$ 称为

产生进位函数

快速加法器、超前进位加法器

 $P_i = X_i + Y_i$ 称为

 C_1 、 C_2 、 C_3 、 C_4 形成的条件

传递进位函数

$$C_1 = X_1 Y_1 + (X_1 + Y_1) C_0$$

$$C_2 = X_2 Y_2 + (X_2 + Y_2) X_1 Y_1 + (X_2 + Y_2) (X_1 + Y_1) C_0$$

$$C_3 = X_3 Y_3 + (X_3 + Y_3) X_2 Y_2 + (X_3 + Y_3) (X_2 + Y_2) X_1 Y_1$$

+ $(X_3 + Y_3) (X_2 + Y_2) (X_1 + Y_1) C_0$

$$C_4 = X_4 Y_4 + (X_4 + Y_4) X_3 Y_3 + (X_4 + Y_4) (X_3 + Y_3) X_2 Y_2$$

$$+ (X_4 + Y_4) (X_3 + Y_4) (X_2 + Y_2) X_1 Y_1$$

$$+ (X_4 + Y_4) (X_3 + Y_3) (X_2 + Y_2) (X_1 + Y_1) C_0$$

3.3.6 运算器(22)

化简,得
$$C_1 = X_1Y_1 + (X_1 + Y_1)C_0 = G_1 + P_1C_0$$
化简,得
$$C_1 = \overline{X_1Y_1} + (\overline{X_1} + \overline{Y_1})\overline{C_0}$$
改写为
$$C_1 = \overline{X_1 + Y_1} + \overline{X_1Y_1}\overline{C_0} = \overline{P_1} + \overline{G_1}\overline{C_0}$$

3.3.6 运算器(23)

$$C_2 = X_2 Y_2 + (X_2 + Y_2) X_1 Y_1 + (X_2 + Y_2) (X_1 + Y_1) C_0$$

= $G_2 + P_2 G_1 + P_2 P_1 C_0$



$$C_2 = \overline{X_2}\overline{Y_2} + (\overline{X_2} + \overline{Y_2})\overline{X_1}\overline{Y_1} + (\overline{X_2} + \overline{Y_2})(\overline{X_1} + \overline{Y_1})\overline{C_0}$$



$$C_{2} = \overline{X_{2} + Y_{2}} + \overline{X_{2}Y_{2}}(\overline{X_{1} + Y_{1}}) + \overline{X_{2}Y_{2}}\overline{X_{1}Y_{1}}\overline{C_{0}}$$

$$= \overline{P_{2} + \overline{G_{2}P_{1}} + \overline{G_{2}G_{1}C_{0}}}$$

$$C_{3} = X_{3}Y_{3} + (X_{3} + Y_{3})X_{2}Y_{2} + (X_{3} + Y_{3})(X_{2} + Y_{2})X_{1}Y_{1}$$

$$+ (X_{3} + Y_{3})(X_{2} + Y_{2})(X_{1} + Y_{1})C_{0}$$

$$= G_{3} + P_{3}G_{2} + P_{3}P_{2}G_{1} + P_{3}P_{2}P_{1}C_{0}$$

$$C_{3} = \overline{X_{3}Y_{3}} + (\overline{X_{3}} + \overline{Y_{3}})\overline{X_{2}Y_{2}} + (\overline{X_{3}} + \overline{Y_{3}})(\overline{X_{2}} + \overline{Y_{2}})\overline{X_{1}Y_{1}}$$

$$C_3 = \overline{X_3 + Y_3 + X_3 Y_3 (X_2 + Y_2)} + \overline{X_3 Y_3 X_2 Y_2 (X_1 + Y_1)} + \overline{X_3 Y_3 X_2 Y_2 X_1 Y_1 C_0}$$

$$\overline{P_3} + \overline{G_3}\overline{P_2} + \overline{G_3}\overline{G_2}\overline{P_1} + \overline{G_3}\overline{G_2}\overline{G_1}\overline{C_0}$$


 $+ (X_3 + Y_3) (X_2 + Y_2) (X_1 + Y_1)C_0$

$$C_{4} = X_{4}Y_{4} + (X_{4} + Y_{4})X_{3}Y_{3} + (X_{4} + Y_{4})(X_{3} + Y_{3})X_{2}Y_{2}$$

$$+ (X_{4} + Y_{4})(X_{3} + Y_{3})(X_{2} + Y_{2})X_{1}Y_{1}$$

$$+ (X_{4} + Y_{4})(X_{3} + Y_{3})(X_{2} + Y_{2})(X_{1} + Y_{1})C_{0}$$

$$= G_{4} + P_{4}G_{3} + P_{4}P_{3}G_{2} + P_{4}P_{3}P_{2}G_{1} + P_{4}P_{3}P_{2}P_{1}C_{0}$$



$$C_{1} = \overline{X_{1} + Y_{1}} + \overline{X_{1}Y_{1}C_{0}} = \overline{P_{1}} + \overline{G_{1}C_{0}}$$

$$C_{2} = \overline{X_{2} + Y_{2}} + \overline{X_{2}Y_{2}(X_{1} + Y_{1})} + \overline{X_{2}Y_{2}X_{1}Y_{1}C_{0}} = \overline{P_{2}} + \overline{G_{2}P_{1}} + \overline{G_{2}G_{1}C_{0}}$$

$$C_{3} = \overline{X_{3} + Y_{3}} + \overline{X_{3}Y_{3}(X_{2} + Y_{2})} + \overline{X_{3}Y_{3}X_{2}Y_{2}(X_{1} + Y_{1})} + \overline{X_{3}Y_{3}X_{2}Y_{2}X_{1}Y_{1}C_{0}}$$

$$C_{4} = \overline{X_{4} + Y_{4}} + \overline{X_{4}Y_{4}(X_{3} + Y_{3})} + \overline{X_{4}Y_{4}X_{3}Y_{3}(X_{2} + Y_{2})} + \overline{X_{4}Y_{4}X_{3}Y_{3}X_{2}Y_{2}(X_{1} + Y_{1})} + \overline{X_{4}Y_{4}X_{3}Y_{3}X_{2}Y_{2}X_{1}Y_{1}C_{0}}$$


$$C_{0} \qquad X_{1}Y_{1} \qquad X_{2}Y_{2} \qquad X_{3}Y_{3} \qquad X_{4}Y_{4}$$

$$C_{1} \qquad \oplus C_{2} \qquad \oplus C_{3} \qquad \oplus C_{4}$$

C;延迟级数与位数无关: 都是2级; F;都是3级

3.3.6 运算器(24)


- ■快速加法器、超前进位加法器
 - □进位输入是由专门的"进位门"综合所有低位的加数、被加数及最低位进位输入后提供的。
 - □由于进位不是由前一级加法器提供的,所以 快速加法器又称超前进位加法器或并行进位 加法器。



- 3.3.6 运算器(25)
- ■3.3.6 运算器 (算数逻辑单元 ALU)
 - □加法器
 - 一位加法器
 - 四位串行进位加法器
 - 快速加法器
 - 16位加法器
 - □算术运算逻辑单元
 - 四位算术逻辑运算单元

3.3.6 运算器(26)

- 16位串行加法器和16位并行加法器□16位串行加法器
 - 用4片4位快速加法器组成16位快速加法器



此时,片内虽然是并行,但片间进位仍是串行逐片传递, 产生 C_4 , C_8 , C_{12} , C_{16} 的延迟各是几级? F_i 要几级?(用P136图) C_4 需2级, F_1 ~ F_4 需3级; C_8 需4级, F_5 ~ F_8 需5级; C_{12} 需6级, F_9 ~ F_{12} 需7级; C_{16} 需8级, F_{13} ~ F_{16} 需9级. C_n =n/2级

3.3.6 运算器(27)

□16位并行进位加法器:

用类似4位快速加法器中C1、C2、C3、C4形成的原理,去形成片间快速进位C4、C8、C12、C16

$$C_4 = (G_4 + P_4G_3 + P_4P_3G_2 + P_4P_3P_2G_1) + P_4P_3P_2P_1C_0$$

= $G_{m1} + P_{m1}C_0$

$$C_{8} = G_{8} + P_{8}G_{7} + P_{8}P_{7}G_{6} + P_{8}P_{7}P_{6}G_{5} + P_{8}P_{7}P_{6}P_{5}C_{4}$$

$$= G_{8} + P_{8}G_{7} + P_{8}P_{7}G_{6} + P_{8}P_{7}P_{6}G_{5}$$

$$+ P_{8}P_{7}P_{6}P_{5}(G_{4} + P_{4}G_{3} + P_{4}P_{3}G_{2} + P_{4}P_{3}P_{2}G_{1} + P_{4}P_{3}P_{2}P_{1}C_{0})$$

$$= G_{m2} + P_{m2}(G_{m1} + P_{m1}C_{0}) = G_{m2} + P_{m2}G_{m1} + P_{m2}P_{m1}C_{0}$$

3.3.6 运算器(28)

$$C_{12} = G_{m3} + P_{m3}G_{m2} + P_{m3}P_{m2}G_{m1} + P_{m3}P_{m2}P_{m1}C_{0}$$

$$C_{16} = G_{m4} + P_{m4}G_{m3} + P_{m4}P_{m3}G_{m2} + P_{m4}P_{m3}P_{m2}G_{m1} + P_{m4}P_{m3}P_{m2}P_{m1}C_{0}$$

3.3.6 运算器(29)

$$C_{4} = G_{m1} + P_{m1}C_{0}$$

$$C_{8} = G_{m2} + P_{m2}G_{m1} + P_{m2}P_{m1}C_{0}$$

$$C_{12} = G_{m3} + P_{m3}G_{m2} + P_{m3}P_{m2}G_{m1} + P_{m3}P_{m2}P_{m1}C_{0}$$

$$C_{16} = G_{m4} + P_{m4}G_{m3} + P_{m4}P_{m3}G_{m2} + P_{m4}P_{m3}P_{m2}G_{m1} + P_{m4}P_{m3}P_{m2}P_{m1}C_{0}$$

$$G_{m1} = G_4 + P_4G_3 + P_4P_3G_2 + P_4P_3P_2G_1 \qquad P_{m1} = P_4P_3P_2P_1$$

$$G_{m2} = G_8 + P_8G_7 + P_8P_7G_6 + P_8P_7P_6G_5 \qquad P_{m2} = P_8P_7P_6P_5$$


$$G_{m3} = G_{12} + P_{12}G_{11} + P_{12}P_{11}G_{10} + P_{12}P_{11}P_{10}G_9 \qquad P_{m3} = P_{12}P_{11}P_{10}P_9$$

$$G_{m4} = G_{16} + P_{16}G_{15} + P_{16}P_{15}G_{14} + P_{16}P_{15}P_{14}G_{13} \qquad P_{m4} = P_{16}P_{15}P_{14}P_{13}$$

Gm和Pm有规律,可以根据输入X和Y直接计算得出,意味者4位加法器内部可以直接提供Gm和Pm。C4,C8,C12,C16可以设计一个"快速进位扩展器"形成。


- ■16位并行进位加法器:
 - □超前进位扩展器

$$C_{16} = G_{m4} + P_{m4}G_{m3} + P_{m4}P_{m3}G_{m2} + P_{m4}P_{m3}P_{m2}G_{m1} + P_{m4}P_{m3}P_{m2}P_{m1}C_{0}$$




超前进位扩展器, 使得C4, C8, C12, C16同时产生! (P138)

- ■16位并行进位加法器逻辑结构图:
 - □ 用类似四位快速加法器中C1、C2、C3、C4形成的原理, 去形成片间快速进位C4、C8、C12、C16



4位快速加法器的输出提供 P_m 、 G_m 需2级延迟,F需3级延迟。则产生 C_4 , C_8 , C_{12} , C_{16} 的延迟各是几级? F_i 要几级?


■16位快速加法器的结构图




4位快速加法器的输出提供 P_m 、 G_m 需2级延迟。产生 C_4 , C_8 , C_{12} , C_{16} 的延迟3级, $F_1 \sim F_4$ 要3级, $F_5 \sim F_{16}$ 要6级。

请大家课后比较:由1位全加器构成16位串行加法器、4位全加器构成16位串行加法器、16位并行加法器计算结果所需要的级数。

■和4位加法器(或4位ALU)连用的超前 进位扩展器专用器件(SN74182) (P146)



■4位ALU和超前进位扩展器组成16位快速 运算单元 (P146)



- 3.3.6 运算器
- ■3.3.6 运算器 (算数逻辑单元 ALU)
 - □加法器
 - 1位加法器
 - 4位串行进位加法器
 - 4位并行进位加法器和快速进位逻辑
 - 16位并行进位加法器
 - 口算术运算逻辑单元
 - 4位算术逻辑运算单元


3.3.6 运算器(34)

- ■算术运算逻辑单元(ALU)
 - □ALU是CPU的核心,不仅完成算术(加法、减法等)运算,而且完成逻辑运算.
 - □ALU是多种功能集成在一起的器件,因此要有功能控制端.
 - 力
 - 减
 - 比较、与、或、非、移位

- 3.3.6 运算器(35)
- ■3.3.6 运算器 (算数逻辑单元 ALU)
 - □加法器
 - 一位加法器
 - 四位串行进位加法器
 - 快速加法器
 - 16位加法器
 - □算术运算逻辑单元
 - 4位算术逻辑运算单元

3.3.6 运算器(36)

- ■四位算术逻辑运算单元
 - □4位ALU的核心是4位并行加法器,通过控制加法器的一些逻辑门或改变进位逻辑门能够获得多种功能。



3.3.6 运算器(37)

- ■4位算术逻辑运算单元
 - □运算能力的获得方法
 - 方法1:控制4位加法器中的进位逻辑,获得多种运算能力
 - 简单、但运算种类少
 - 方法2:改变加法器中的Gi和Pi来获得多种运算能力
 - 运算种类多、但运算单元结构较复杂。

3.3.6 运算器(38)

- ■方法1:控制4位加法器中的进位逻辑,获得多种运算能力。
 - □简单、运算种类较少。
 - □在控制信号C_{INH}、E_{INH}的作用下,可以 完成4位数的加、比较和逻辑乘(与) 运算。
 - □如图4-57所示 (P139)

功能表

C_{INH}	E _{INH}	功能
0	0	加
0	1 .	不用
1	0	$\overline{X_n \bigoplus Y_n}$
. 1	1 .	$X_n \cdot Y_n$

(a)




图 4-57 四位算术逻辑运算单元 (a) 功能表; (b) 逻辑图。

电路1:功能控制加在进位门和半加器

功能表

C _{INH}	E _{INH}	功能		
0	0	加		
0	1 -	不用		
1	0	$\overline{X_n \oplus Y_n}$		
. 1	1 .	$X_n \cdot Y_n$		

(a)




图 4-57 四位算术逻辑运算单元 (a) 功能表; (b) 逻辑图。

电路1:功能控制加在进位门和半加器

3.3.6 运算器(39)


- ■方法2:改变加法器中的Gi和Pi来获得多种运算能力。
 - □运算种类多、但运算单元结构较复杂。
 - □图4-59给出了这类集成化4位运算单元(简称功能发生器)的逻辑图。
 - □ 它能执行16种算术运算和16种逻辑运算。

3.3.6 运算器(40)

■4位ALU功能表 (SN74181)

M是状态控制端, M="H", 执行逻辑运算, 反之, 执行算术运算。

		正 逻	辑		 负 逻	#
$S_3 S_2 S_1 S_0$		M=L	算术运算	M=H	M=L	算术运算
	逻辑 运算	$C_n = 1$	$C_n = 0$	逻辑 运算	$C_n = 1$	$C_n = 0$
L L L L	\overline{A}	A	A 加 1	\overline{A}	A 减 1	A
L L L H	$\overline{A+B}$	A+B	(A+B)加1	$\overline{A \cdot B}$	(A • B)减 1	$A \cdot B$
L L H L	$\overline{A} \cdot B$	$A\!+\!\overline{B}$	$(A+\overline{B})$ 加 1	$\overline{A} + B$	(A• <u>B</u>)减 1	$A ullet \overline{B}$
L L H H	"0"	减 1	0	1	减 1	0
L H L L	$\overline{A \cdot B}$	A 加 $(A \cdot \overline{B})$	A 加(A • B)加 1	$\overline{A+B}$	A 加 $(A+\overline{B})$	A 加($A+\overline{B}$ 加 1
L H L H	\overline{B}	$(A \bullet \overline{B})$ 加 $(A+B)$	$(A \bullet \overline{B})$ 加 $(A+B)$ 加 1	\overline{B}	$(A \cdot B)$ 加 $(A+\overline{B})$	$(A \cdot B)$ 加 $(A+\overline{B})$ 加1
L H H L	$A \oplus B$	A 减 B 减 1	A 减 B	$\overline{A \oplus B}$	A 减 B 减 1	A 减 B
LHHH	$A \cdot \overline{B}$	$(Aullet \overline{B})$ 减 1	$A ullet \overline{B}$	$A + \overline{B}$	$A\!+\!\overline{B}$	$(A+\overline{B})$ 加 1
HLLL	$\overline{A} + B$	A 加(A • B)	A加(A·B)加1	$\overline{A} \cdot B$	A 加(A+B)	A 加(A+B)加1
ньгн	$\overline{A \bigoplus B}$	A 加 B	A 加 B 加 1	$A \oplus B$	A 加 B	A 加 B 加 1
HLHL	В	$(A \cdot B)$ 加 $(A + \overline{B})$	$(A \cdot B)$ 加 $(A+\overline{B})$ 加 1	В	$(A \bullet \overline{B})$ 加 $(A+B)$	$(A \cdot \overline{B})$ 加 $(A+B)$ 加 1
нинн	$A \cdot B$	(A・B)减 1	$A \cdot B$	A+B	A+B	(A+B)加1
H H L L	1	A 加 A	A 加 A 加 1	0	A 加 A	A加A加1
ннкн	$A + \overline{B}$	A加($A+B$)	A加(A+B)加1	$A \cdot \overline{B}$	A 加(A • B)	A 加(A • B)加1
ннн L	A+B	A 加 $(A+ar{B})$	A 加($A+\overline{B}$)加 1	$A \cdot B$	A 加 $(A \cdot \overline{B})$	A 加(A • <u>B</u>)加 1
нннн	Α	A 减 1	A	A	A	A 加 1




电路2:功能控制加在输入端,改变进位产生函数Gi和进位传递函数Pi

4位ALU (SN74181)

(控制端 = HLLH)

简化逻辑图



1、M=L (控制端 = HLLH)

门13输出
$$\overline{C_n}$$
 门14输出 $\overline{G_0 + P_0C_n} = \overline{C_0}$ 门15输出 $\overline{G_1 + P_1G_0 + P_1P_0C_n} = \overline{C_1}$ 门16输出 $\overline{G_2 + P_2G_1 + P_2P_1G_0 + P_2P_1P_0C_n} = \overline{C_2}$ 门19输出 $G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0 + P_3P_2P_1P_0C_n = C_3$ 门13~16形成以 $X_{0\sim3}$ 、 $Y_{0\sim3}$ 、 C_n 为输入的四位快速加

法器的各进位的反码

门19形成的是第3位向第4位进位的原码

门21、23、25、27形成以 X_n 、 Y_n 为输入的半加和


门22
$$C_n \oplus (X_0 \oplus Y_0) = C_n \oplus (X_0 \oplus Y_0) = 第0位全加和$$

i)24
$$\overline{C_0} \oplus (X_1 \oplus Y_1) = \overline{\$1}$$
位全加和

门26
$$C_1 \oplus (X_2 \oplus Y_2) =$$
 第2位全加和


门28
$$C_2 \oplus (X_3 \oplus Y_3) = 第3位全加和$$

F₁--F₄是全加和的反码



2. M=H (控制端 = HLLH) 门13~16均被封锁,位间没有操作,电路执行逻辑运算 电路输出为 $F_n=\overline{X_n\oplus Y_n}$


电路是异或非逻辑 (比较器).



MIT数字逻辑电路课中的ALU课件

Binary Full Adder






$$S = A \bigoplus_{i} B \bigoplus_{i} C_{i}$$

= $A\overline{B}\overline{C}_{i} + \overline{A}B\overline{C}_{i} + \overline{A}\overline{B}C_{i} + ABC_{i}$

$$C_0 = AB + C_i (A+B)$$

Α	В	CI	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


,	A E				
CI		00	01	11	10
s	0	0	1	0	1
•	1	1	0	1	0





Ripple Carry Adder Structure





Worst case propagation delay linear with the number of bits

$$t_{adder} = (N-1)t_{carry} + t_{sum}$$




Extension to Subtraction



➤ Under twos complement, subtracting B is the same as adding the bitwise complement of B then adding 1


Combination addition/subtraction system:





Comparator (one approach)





$$A < B = N$$

$$A = B = Z$$

$$A \le B = Z + N$$




Alternate Adder Logic Formulation



How to Speed up the Critical (Carry) Path? (How to Build a Fast Adder?)

A	В	C_{i}	S	C_{o}	Carry status
0	0	0	0	0	delete
0	0	1	1	0	delete
0	1	0	1	0	propagate
0	1	1	0	1	propagate
1	0	0	1	0	propagate
1	0	1	0	1	propagate
1	1	0	0	1	generate
1	1	1	1	1	generate





Note: can also use P = A + B for C_o



Carry Bypass Adder








Key Idea: if $(P_0 P_1 P_2 P_3)$ then $C_{0,3} = C_{i,0}$



16-bit Carry Bypass Adder





Assume the following for delay each gate:

P, G from A, B: 1 delay unit


P, G, C_i to C_o or Sum for a FA: 1 delay unit

2:1 mux delay: 1 delay unit

What is the worst case propagation delay for the 16-bit adder?

Critical Path Analysis





For the second stage, is the critical path:

BP2 = 0 or BP2 = 1?

Message: Timing Analysis is Very Tricky – Must Carefully Consider Data Dependencies For False Paths



Carry Lookahead Adder



Re-express the carry logic as follows:

$$C1 = G0 + P0 C0$$

$$C2 = G1 + P1 C1 = G1 + P1 G0 + P1 P0 C0$$

$$C3 = G2 + P2 C2 = G2 + P2 G1 + P2 P1 G0 + P2 P1 P0 C0$$

$$C4 = G3 + P3 C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 G0 + P3 P2 P1 P0 C0$$

•••


- Each of the carry equations can be implemented in a two-level logic network
- Variables are the adder inputs and carry in to stage 0

Ripple effect has been eliminated!




Carry Lookahead Logic





Adder with propagate and generate outputs


Later stages have increasingly complex logic





16-bit Carry Lookahead Schematic





作业: 4.18, 4.23

- 4.18 用一个3输入8输出的变量译码器及两个4输入"与非"门组成一位全加器、全减器电路。
- 4.23 用双 4 选 1 数据选择器实现全加器。输入量为 $A \setminus B$; 进位输入为 C_{i-1} , 输出量为全加和 S 及进位输出 C_i 。

附加题:给出由最快的1位全加器构成16位串行和法器、4位并行全加器构成16位串行加法器、16位并行加法器计算结果 (C₁₆、F₁₆) 所需要的级数,要求描述计算过程。