计数器的设计

计01 容逸朗 2020010869

1 实验内容

- 1. 使用实验平台上两个未经译码处理的数码管显示计数,手动单次时钟进行计数,时钟上升沿计数一次, 当计数到 59 的时候,要求两个数码管都能复位到 00 的状态,重新计数。实验还要求设置一个复位键, 可以随时重新恢复到 00 的状态继续计数。
- 2. 使用实验平台上的 1MHz 时钟,将计数器改成秒表,在秒表中使用开关控制秒表启动、暂停。

2 实验原理

2.1 D 触发器

```
1 LIBRARY IEEE;
 2 USE IEEE.STD LOGIC 1164.ALL;
   USE IEEE.STD LOGIC ARITH.ALL;
   USE IEEE.STD_LOGIC_UNSIGNED.ALL;
 4
 6
   entity dtrigger is
    port(
 7
        cp, rst, d: in std logic;
 8
        q, nq: buffer std logic
 9
     );
10
    end dtrigger;
11
12
    architecture bhv of dtrigger is
13
14
   begin
15
     process(cp, rst)
16
     begin
       if (rst = '1') then
17
         q <= '0';
18
         nq <= '1';
19
        elsif (cp'event and cp = '1') then
20
         q <= d;
21
22
         nq <= not d;
       end if;
23
24
      end process;
25 end bhv;
```

工作原理: 对于任意输入 D,若 ${\bf CP}$ 处于上升沿则有 $Q=D,\bar Q=\bar D$ 。若复位键被点击,则回到 D=0,即 $Q=0,\bar Q=1$ 的状态。

2.2 译码器

```
LIBRARY IEEE;
 2
   USE IEEE.STD LOGIC 1164.ALL;
   USE IEEE.STD LOGIC ARITH.ALL;
 3
 4
   USE IEEE.STD LOGIC UNSIGNED.ALL;
 5
   entity digit7 is
 6
 7
     port(
 8
        key: in std logic vector(3 downto 0);
        output: out std logic vector(6 downto 0)
9
10
     );
    end digit7;
11
12
    architecture bhv of digit7 is
13
   begin
14
      process(key) --不带译码器的需要进行译码处理
15
     begin
16
        case key is --以下是编码规则
17
          when"0000"=> output<="1111110"; --0
18
         when"0001"=> output<="0110000"; --1
19
         when"0010"=> output<="1101101"; --2
20
         when"0011"=> output<="1111001"; --3
21
         when"0100"=> output<="0110011"; --4
22
         when"0101"=> output<="1011011"; --5
23
         when"0110"=> output<="1011111"; --6
24
         when"0111"=> output<="1110000"; --7
25
         when"1000"=> output<="1111111"; --8
26
         when"1001"=> output<="1110011"; --9
27
         when"1010"=> output<="1110111"; --a
28
         when"1011"=> output<="0011111"; --b
29
30
         when"1100"=> output<="1001110"; --c
         when"1101"=> output<="0111101"; --d
31
         when"1110"=> output<="1001111"; --e
32
          when"1111"=> output<="1000111"; --f
33
          when others=>output<="0000000"; --其他情况全灭
34
        end case;
35
      end process;
36
    end bhv;
37
```

工作原理: 将一个四位二进制数译为对应的七位数码管输出。

```
1 LIBRARY IEEE;
   USE IEEE.STD LOGIC 1164.ALL;
 2
   USE IEEE.STD LOGIC ARITH.ALL;
   USE IEEE.STD LOGIC UNSIGNED.ALL;
 4
 5
   entity counter10 is
 6
   port(
 7
     clk, rst: in std logic;
     res: buffer std logic vector(3 downto 0);
     car: buffer std logic
10
   );
11
   end counter10;
12
13
    architecture bhv of counter10 is
14
     component dtrigger is
15
       port(
16
         cp, rst, d: in std logic;
17
         q, nq: buffer std logic
18
      );
19
     end component;
20
21
     signal cnt: std logic vector(3 downto 0) := "0000";
     signal tmp: std logic vector(3 downto 0) := "0000";
22
   begin
23
     -- 十位计数器需要四个触发器辅助
24
     dt0: dtrigger port map(cp=>clk, rst=>rst, d=>cnt(0), q=>res(0),
25
    nq = > tmp(0);
    dt1: dtrigger port map(cp=>clk, rst=>rst, d=>cnt(1), q=>res(1),
26
   nq=>tmp(1));
    dt2: dtrigger port map(cp=>clk, rst=>rst, d=>cnt(2), q=>res(2),
27
   nq=>tmp(2));
    dt3: dtrigger port map(cp=>clk, rst=>rst, d=>cnt(3), q=>res(3),
28
   nq = > tmp(3));
29
     -- 若时钟改变或重置
30
     process(clk, rst)
31
32
     begin
       -- 若为重置则
33
       if (rst = '1') then
34
         cnt <= "0001";
35
         car <= '0';
36
       -- 否则若时钟到达上升沿
37
       elsif (clk'event and clk = '1') then
38
         -- 若当前计数为 8,则提前传出进位
39
```

```
40
         if (cnt = "1000") then
41
           car <= '1';
           cnt <= cnt + 1;</pre>
42
         -- 若当前计数为 9,则下一次输出为 0,进位重置为 0
43
         elsif (cnt = "1001") then
44
           cnt <= "0000";
45
           car <= '0';
46
         -- 否则正常操作即可
47
         else
48
           cnt <= cnt + 1;
49
           car <= '0';
50
         end if;
51
       end if;
52
     end process;
53
54
55 end bhv;
```

工作原理:每次时钟到达上沿时(这里是点击一次 **clk**),则计数器加 1,当计数器计到 8 时,则进位置为 1 (需要等待时钟周期,故需要提前传出);当计数器计到 9 时,则计数器置零,进位也置为 0。

2.4 六位计数器

```
1 LIBRARY IEEE;
   USE IEEE.STD LOGIC 1164.ALL;
 2
   USE IEEE.STD LOGIC ARITH.ALL;
 3
   USE IEEE.STD LOGIC UNSIGNED.ALL;
 4
 5
   entity counter6 is
 6
 7
   port (
    clk, rst, car: in std logic;
     res: buffer std_logic_vector(3 downto 0)
10
   );
   end counter6;
11
12
    architecture bhv of counter6 is
13
14
    component dtrigger is
       port(
15
         cp, rst, d: in std logic;
16
         q, nq: buffer std logic
17
18
      );
     end component;
19
     signal cnt: std logic vector(3 downto 0) := "0000";
20
     signal tmp: std logic vector(3 downto 0) := "0000";
21
22
   begin
      -- 六位计数器需要三个触发器辅助,为了元件的输出格式统一,这里还是使用 4 个触发器
23
```

```
dt0: dtrigger port map(cp=>clk, rst=>rst, d=>cnt(0), q=>res(0),
    nq = > tmp(0);
     dt1: dtrigger port map(cp=>clk, rst=>rst, d=>cnt(1), q=>res(1),
25
    dt2: dtrigger port map(cp=>clk, rst=>rst, d=>cnt(2), q=>res(2),
26
    nq=>tmp(2));
     dt3: dtrigger port map(cp=>clk, rst=>rst, d=>cnt(3), q=>res(3),
27
   nq = > tmp(3);
28
      -- 若时钟改变或重置
29
     process(clk, rst)
30
     begin
31
      -- 若为重置则
32
33
       if (rst = '1') then
        cnt <= "0000";
34
       -- 否则若时钟到达上升沿
35
       elsif (clk'event and clk = '1' and car = '1') then
36
         -- 若当前计数为 5,则下一次输出为 0,进位重置为 0
37
38
         if (cnt = "0101") then
           cnt <= "0000";
39
         -- 否则正常操作即可
40
41
         else
42
          cnt <= cnt + 1;
         end if;
43
       end if;
44
     end process;
45
46
   end bhv;
47
48
```

工作原理:每次时钟到达上沿时(这里是点击一次 clk),则计数器加1,当计数器计到5时,则计数器置零。

2.5 60 进制计数器

```
1 LIBRARY IEEE;
   USE IEEE.STD LOGIC 1164.ALL;
   USE IEEE.STD LOGIC ARITH.ALL;
   USE IEEE.STD LOGIC UNSIGNED.ALL;
5
   entity counter is
7
   port (
     high: out std logic vector(6 downto 0);
8
     low: out std logic vector(6 downto 0);
9
    clk, rst: in std logic
10
   );
11
```

```
end counter;
12
13
    architecture bhv of counter is
14
     component counter6 is
15
     port(
16
        clk, rst, car: in std logic;
17
        res: buffer std logic vector(3 downto 0)
18
      );
19
     end component;
20
     component counter10 is
21
22
     port(
       clk, rst: in std logic;
23
        res: buffer std logic vector(3 downto 0);
24
25
        car: buffer std logic
      );
26
      end component;
27
      component digit7 is
28
29
       port(
30
          key: in std logic vector(3 downto 0);
31
          output: out std logic vector(6 downto 0)
32
        );
33
      end component;
      signal keyh: std logic vector(3 downto 0) := "0000";
34
      signal keyl: std logic vector(3 downto 0) := "0000";
35
      signal car:std logic;
36
   begin
37
     -- 六位计数器和十位计数器
38
      c10: counter10 port map(clk, rst, keyl, car);
39
     c6: counter6 port map(clk, rst, car, keyh);
40
     -- 七位数码管输出
41
     dph: digit7 port map(keyh, high);
42
     dpl: digit7 port map(keyl, low);
43
   end bhv;
44
45
```

工作原理:将 clk 和 rst 传入计数器之中,同时检测十位计数器返回的进位,并传入六位计数器中。除此之外,也需要将计数器的数值输出到七位数码管中。

2.6 秒表

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
```

```
entity clock is
 7
    port(
      high: out std logic vector(6 downto 0);
 8
      low: out std logic vector(6 downto 0);
     clk, rst, pau: in std logic
10
11
    end clock;
12
13
    architecture bhv of clock is
14
15
      component counter is
        port(
16
          high: out std logic vector(6 downto 0);
17
          low: out std logic vector(6 downto 0);
18
          clk, rst: in std logic
19
20
        );
      end component;
21
      -- stop 为 1 停止计数, 为 0 则继续计数
22
23
      signal stop: std logic := '0';
24
      signal tmp: std logic := '0';
      signal cnt: integer := 0;
25
26
    begin
27
      ctr: counter port map(high, low, tmp, rst);
      -- 若点击停止键
28
      process (pau)
29
      begin
30
        if (pau'event and pau = '1') then
31
          -- 若 stop 为 1 则置为 0
32
          if (stop = '1') then
33
            stop <= '0';
34
35
          else
          -- 若 stop 为 0 则置为 1
36
            stop <= '1';
37
          end if;
38
        end if;
39
      end process;
40
41
      process(clk, rst, pau)
42
43
      begin
        -- 若点击重置键
44
45
        if (rst = '1') then
         cnt <= 0;
46
         tmp <= '0';
47
        -- 否则若 clk 被点击且 stop 为 0
48
        elsif (clk'event and clk = '1' and stop = '0') then
49
```

```
-- 若计数达 1000000, 则时钟置为 1
50
51
         if (cnt = 1000000) then
          cnt <= 0;
52
           tmp <= '1';
53
         -- 若计数达 500000, 则时钟置为 0
54
         elsif (cnt = 500000) then
55
          cnt <= cnt + 1;
56
           tmp <= '0';
57
         -- 其余情况不变
58
         else
59
          cnt <= cnt + 1;
60
        end if;
61
       end if;
62
    end process;
63
64
   end bhv;
65
```

工作原理:分別检查停止键、重置键和 **clk** 键,若为停止键则改变停止状态。若为重置键则重置状态,若为 clk 键则检查停止状态,若为计数状态则通过计数器的数值改变时钟值。

3 电路功能测试

3.1 实际操作

3.1.1 实验用具

本次使验使用了数字逻辑实验平台中的无译码数码管,一个可编程模块和一个触发器。

3.1.2 实验步骤

根据书上的端口设计接线。然后分別测试:

- 1. 等待时钟由 00 跳至 59, 再回归 00;
- 2. 点击停止键, 计数停止;
- 3. 点击重置键, 计数清零, 且数值保持为00;
- 4. 再次点击停止键, 计数开始;
- 5. 再次点击重置键, 计数清零, 然后开始计数;

至此,代码和接线均无误。

3.2 仿真实验

3.2.1 实验步骤

实验开始前将代码中的 1M 改为 2, 500K 改为 1,然后将 clk 设置为 1ns 的方波,再把 pau 和 rst 在适当的时机 改为 1,便可得到结果。

3.2.2 仿真结果

随意选择可以得到如下结果:




图1 秒表仿真结果




图2 秒表仿真结果 (20-39)

可以看见、秒表在停止时可以正确停止、重置键也能发挥其作用。

4 遇到的问题与解决方法

在实验过程中,计数器的高位不能正常输出数字。经过一番观察后,发现原因是工作过程中直接使用进位做 CP 会导致过种不可预知的问题,因此需要保留 clk 作时钟,而进位作辅助便可解决问题。