


Полеви транзистори Field Effect Transistors (FET)

Field Effect


Field effect – използване на електрическо поле за контрол на поток от токоносители.






Идеята е патентована от Julius Edgar Lilienfeld през 1925г, но той не е успял да създаде работещ прибор.


Junction Field Effect Transistor – JFET






С увеличаване на Ugs (по абсолютна стойност), обеднената област се увеличава и дрейновият ток намалява. При гостигане Ugs = Ugs(off), транзисторът престава да пропуска ток.


JFET – Изходни Характеристики





Дрейновият ток е максимален при Ugs=0. JFET транзиторите работят в "режим на обедняване" (depletion mode).

Metal-Oxide Semiconductor Field-Effect Transistor – MOSFET




MOS транзисторът има четири области – сорс (source – S), гейт (gate – G), дрейн (drain – D) и подложка (body - B). Гейтът е изолиран от подложката с тънък окис(SiO_2 или Si_3N_4) с дебелина t_{ox} . Повърхността на транзистора е покрита с дебел SiO_2 .


Между сорса и дрейна се формира канал с дължина L и широчина W. За n-канален транзистор областите на сорса и дрейна са с n⁺-тип проводимост (с висока концентрация на примесите), докато подложката е от p-тип.

На фигурата е показана структура на латерален MOSFET.

MOSFET – Структура на вертикален транзистор




HEXFET транзистор



Латералния MOSFET има относително високо съпротивление на канала (Rds(on)). Поради технологични ограничения, каналът не може да бъде твърде къс.

Затова при мощните MOSFET се използва вертикална структура, докато латералната структура се използва в интегралните схеми.

MOSFET – Вграден и индуциран канал



MOSFET с вграден канал Depletion MOSFET


MOSFET с индуциран канал Enhancement MOSFET

Според начина на създаване на канала се различават два типа MOS транзистори.

При транзисторите с вграден канал проводимият канал под гейта се формира по технологичен начин.

В MOS транзисторите с **индуциран канал**, проводящ канал се създава **при прилагане на напрежение** с определена полярност между гейта и подложката.

MOSFET – n-канал и p-канал



MOSFET с вграден канал

Depletion MOSFET


MOSFET с индуциран канал

Enhancement MOSFET

Според проводимостта на канала двата типа MOS транзистори се срещат с **n-канал** или с **p-канал**.


MOS транзисторът е униполярен елемент. Действието му се определя само от един тип токоносители (основни) – електрони или дупки, но никога от двата едновременно.

MOSFET – схемни символи




Символите за MOS транзистори с **индуциран канал** имат прекъсната линия между сорса и дрейна (липсва технологично създаден канал), докато за транзисторите с **вграден канал** линията е непрекъсната.

MOSFET – схемни символи



За **n-каналните** транзистори стрелката към р- подложката сочи **навътре**, докато за **p-каналните** MOSFET стрелката е **навън**.

MOSFET – схемни символи




MOSFET с индуциран канал

Enhancement MOSFET

В някои приложения (в интегралните схеми) на подложката се подава напрежение, с което допълнително се контролира токът през канала.

В повечето приложения (за дискретни елементи) подложката се свързва към сорса и транзисторът фактически става с три извода.


MOSFET – принцип на действие



Принипът на действие на MOS транзисторите се основава на **полевия ефект** – възможност за промяна на проводимостта на канала между сорса и дрейна чрез напрежение, приложено между гейт и подложка U_{GB} = U_{GS}.


Когато на гейта не е подадено напрежение ($U_{GS} = 0$), във веригата дрейн-сорс не протича ток, защото тя е прекъсната поради липса на проводящ канал.

MOSFET – принцип на действие – обеднен слой



При подаване на положително напрежение на гейта (U_{GS}>0) дупките от подложката се отблъскват във вътрешността й. Под гейта се образува **обеднен слой,** който съдържа предимно некомпенсираните заряди на отрицателните акцепторни йони. Ток не тече.


MOSFET – принцип на действие – прагово напрежение




При увеличаване на положителното напрежение U_{GS} към повърхността се привличат електрони, които създават слой с **инверсна** проводимост, т.е. полупроводника в канала става от n-тип.

Напрежението U_{GS} , при което се създава инверсен слой в подложката и протича минимален дрейнов ток се нарича **прагово напрежение** U_{T} . Ако $U_{GS} > U_{T}$ каналът **се обогатява** с токоносители и токът I_{D} нараства.

MOSFET – принцип на действие – Id=f(Uds)





За малки стойности на $U_{
m DS}$, каналът има характеристики на резистор

$$I_D = g_d U_{DS} g_d = \frac{W}{L} \cdot \mu_n |Q_n'|$$

 g_d — проводимост на канала

 μ_n — подвижност на електроните в канала


 Q_n' — специфичен заряд в канала


W — широчина на канала

L — дължина на канала

Зарядът в канала е а функция на напрежението на гейта; по този начин основното действие на MOS транзистора е модулацията на проводимостта на канала от напрежението на гейта. Проводимостта на канала, от своя страна, определя тока на дрейна.

MOSFET – Пад на напрежение в канала






Напрежението, което индуцира канала, е разлика между постоянното U_{GS} и вътрешния пад в канала и съответно намалява от S към D (виж обясненията на следващият екран).

Това довежда до изменение на сечението на канала и до намаляване на проводимостта. Зависимостта на дрейновия ток от напрежението дрейн-сорс престава да бъде линейна.

MOSFET – Пад на напрежение в канала


Напрежението, което индуцира канала, е разлика между постоянното U_{GS} и вътрешния пад в канала и съответно намалява от S към D.

$$U_{ch} = U_{GS} - I_D \cdot R_{ch}$$



$$U_{ch3} < U_{ch2} < U_{ch1}$$


MOSFET – Напрежение на насищане




При достигане на напрежението на насищане $U_{DS(\text{sat})}$ каналът в областта до дрейна се "прищипва", защото индуциращото го напрежение в тази точка става равно на праговото.

По-нататъшното увеличаване на U_{DS} води до насищане на тока I_D . Това е областта на **насищане**

MOSFET – Област на насищане







$$U_{Dsat} = U_{GS} - U_{T}$$

Ако $U_{DS} > U_{Dsat}$ каналът се скъсява, като напрежението върху него остава постоявнно и равно на U_{Dsat} , което определя постоянния ток I_{Dsat} .

Разликата ΔU_D = U_{DS} – U_{Dsat} пада върху обеднената област с дължина ΔL. Протичането на ток се дължи на екстракцията на електроните от канала и дрейфовото им движение през обеднената област до дрейна.







N-канален MOS транзистор с индуциран канал N-channel, enhancement MOSFET

На фигурата е показано семейството изходни статични характеристики $I_D = f(U_{DS})$ при $U_{GS} = const$ за MOS транзистор с N-индуциран канал.

В тях се различават две области – омична и област на насищане.





Примери на изходни характеристики на PMOS транзистори с индуциран канал. Обърнете внимание, че стойностите на напреженията Uds, Ugs и токът ld са отрицателни.

MOSFET – Ток на дрейна

Омична област
$$U_{DS} < U_{Dsat}$$

Омична област
$$U_{DS} < U_{Dsat}$$
 $I_D = k[(U_{GS} - U_T)U_{DS} - \frac{1}{2}{U_{DS}}^2]$

Област на насищане $U_{DS} \geq U_{Dsat}$ $I_D = \frac{k}{2}(U_{GS} - U_T)^2$


$$I_D = \frac{k}{2} (U_{GS} - U_T)^2$$

$$k = rac{\mu_{\it eff} C_{\it 0} W}{I}, rac{\it mA}{V^2}$$
 Специфична стръмност

$$C_0 = \frac{\varepsilon \cdot \varepsilon_0}{t_{ox}}$$


Специфичен капацитет на окиса

Ефективна подвижност μ_{eff}



$$I_D = f(U_{DS}), U_{GS} = \text{const}$$

Режими на работа на MOSFET



[1] R_{DSon} operation ON/OFF trajectory; [2] linear mode operation ON/OFF trajectory

Режими

- **1 Ключов** работната точка се движи между омичната област и отсечка (cut off).
- **2 Линеен** работната точка е в областта на насищане.

Режими на работа на MOSFET - терминология

Област:

Област:

Режими на работа: линеен (!) и ключов


омична,

насищане


триодна,

пентодна

Линейна (!)




"Here be dragons"



Carta Marina by Olaus Magnus, 1539

Режими на работа на MOSFET - терминология





Режими на работа на MOSFET


	"ON" $V_{GS} \ge V_{Tn}$	"OFF" $V_{GS} < V_{Tn}$
$V_{DS}\!< V_{DSsat}$	"Triode region" $I_D = \mu_n C_{ox} \frac{W}{L} \left(V_{GS} - V_{Tn} - \frac{V_{DS}}{2} \right) V_{DS}$	$I_D = 0$
$V_{DS}\!\geq V_{DSsat}$	"Saturation region" $I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{Tn})^2$	

Примери за постоянно токов анализ на схеми с MOSFET

Определяне на режима на работа на транзистора, I_D и U_{DS}

Алгоритъм за решаване

- 1. Определя се дали транзисторът е запушен или отпушен
 - а) Ако $U_{GS} < U_T$, транзисторът е запушен. Тогава $I_D = 0$, $U_{DS} = U_{DD} - I_D R_D = U_{DD}$



- б) Ако $U_{GS} \ge U_T$, транзисторът е отпушен. Преминете към точка 2.
- 2. Определя се в коя област се намира работната точка. Изчислява се $U_{Dsat} = U_{GS} U_{T}$

а) Ако
$$U_{DS} < U_{Dsat}$$
 - омична област
$$I_D = k[(U_{GS} - U_T)U_{DS} - \frac{1}{2}{U_{DS}}^2] \qquad U_{DS} = U_{DD} - I_D.R_D$$


б) Ако $U_{DS} ≥ U_{Dsat}$ - област на насищане

$$I_D = \frac{k}{2}(U_{GS} - U_T)^2$$
 $U_{DS} = U_{DD} - I_D.R_D$

За да определим $U_{\rm DS}$ трябва да знаем $I_{\rm D}$

За да изберем по коя формула да изчислим I_D трябва да знаем U_{DS} ???

Примери за постоянно токов анализ на схеми с MOSFET



Дадено: $k = 0.25 \text{ mA/V}^2$, $U_T = 2\text{V}$

Търси се: $I_D = ?, U_{DS} = ?$

Решение

$$U_{GS} = U_{GG} = 4V$$

 $U_{GS} = U_{GG} = 4$ V $U_{GS} > U_T$ – транзисторът е отпушен

$$U_{Dsat} = U_{GS} - U_T = 4 - 2 = 2V$$

Приемаме, че работната точка на транзисторът е в областта на насищане:

$$I_D = \frac{k}{2}(U_{GS} - U_T)^2 = \frac{0.25.10^{-3}}{2}(4 - 2)^2 = 0.5.10^{-3}\text{A} = 0.5 \text{ mA}$$

Проверка на режима

 $U_{DD} = U_{DS} + I_D.R_D$ Закон на Кирхофф за изходната верига

$$U_{DS} = U_{DD} - I_{D}.R_{D} = 6 - 0.5.10^{-3}.5.10^{3} = 3.5V$$
 $U_{DS} > U_{Dsat}$


$$U_{\rm DS} > U_{\rm Dsat}$$


Транзисторът наистина е в областта на насищане

Отговор: $I_D = 0.5$ mA, $U_{DS} = 3.5$ V

Предавателни Характеристики (Transfer Characteristics)

$$I_D = f(U_{GS}), U_{DS} = \text{const}$$






n-тип, индуциран канал

р-тип, индуциран канал

При Ugs=0 ток не протича.


Предавателни Характеристики – Температурна Зависимост



При повишаване на температурата се:

- Намалява праговото напрежение U_T , което предизвиква увеличаване на I_D
- Намалява подвижността на токо-носителите μ_n , което предизвиква намаляване на тока I_D .
- В резултат MOS транзисторите имат **термостабилна точка**.

Предавателни Характеристики – Стръмност (transconductance)




Стръмност на предавателната характеристика g_m , (S)


$$g_m = S = \frac{dI_D}{dU_{GS}} = \frac{\Delta I_D}{\Delta U_{GS}}, U_{DS} = const$$

$$I_D = f(U_{GS}), U_{DS} = \text{const}$$


MOSFET с вграден канал Depletion MOSFET



MOSFET с вграден канал (depletion mode)




N-канален MOS транзистор с вграден канал N-channel, depletion mode MOSFET



MOS транзисторът с вграден канал пропуска ток при U_{GS} = 0 V защото каналът е създаден при производството му.


Количеството на токоносители в канала (проводимостта му) зависи от поляритета на приложеното напрежение на гейта.


MOSFET с вграден канал – изходни характеристики



Примери на изходни характеристики на n-канални MOS транзистори с вграден канал

MOSFET с вграден канал – предавателни характеристики





Примери на предавателни (transfer) характеристики на n-канални MOS транзистори с вграден канал

При Ugs=0 през транзисторът протича ток.

Параметри на MOS Транзисторите

Параметри – key performance parameters

Най-важните параметри на дискретни MOS транзистори

V_{DS} – максимално напрежение дрейн-сорс


I_{Dmax} – максимален ток на дрейна


R_{DS(on)} – съпротивление дрейн-сорс в режим на насищане

Table 1 Key Performance Parameters

Parameter	Value	Unit
V _{DS}	40	V
$R_{ extsf{DS(on),typ}}$	0.5	mΩ
$R_{ extsf{DS(on),max}}$	0.65	mΩ
/D(Silicon Limited)	564	A
/D(Package Limited)	360	A
Q _G (0V10V)	366	nC

V _{DSS}	R _{DS(ON)} MAX	I _D MAX
600 V	99 mΩ @ 10 V	33 A





V _{DSS}	60V
R _{DS(on)} typ.	1.15m Ω
max	1.4m Ω
I _D (Silicon Limited)	338A①
D (Package Limited)	240A

Параметри – Absolute maximum ratings – Мощност и температура

Table 2 Maximum ratings

Barramatar	Overshall		Values	5	11	Note / Took Condition	
Parameter	Symbol	Min.	Тур.	Max.	Unit	Note / Test Condition	
Continuous drain current ¹⁾	I _D	- - - -	-	110 85 78 19.4	A	V _{GS} =10 V, T _C =25 °C V _{GS} =10 V, T _C =100 °C V _{GS} =6 V, T _C =100 °C V _{GS} =10 V, T _A =25 °C, R _{thJA} =40°C/W ²⁾	
Pulsed drain current ³⁾	/ _{D,pulse}	-	-	440	Α	T _A =25 °C	
Avalanche energy, single pulse ⁴⁾	E _{AS}	-	-	115	mJ	I _D =92 A, R _{GS} =25 Ω	
Gate source voltage	V _{GS}	-20	-	20	٧	-	
Power dissipation	P _{tot}	-	-	150 3.8	W	T _C =25 °C T _A =25 °C, R _{thJA} =40 °C/W ²⁾	
Operating and storage temperature	T _j , T _{stg}	-55	-	175	°C	IEC climatic category; DIN IEC 68-1: 55/175/56	


$$P_D = \frac{T_J - T_C}{R_{\theta JC}} \qquad P_D = \frac{T_J - T_D}{R_{\theta JA}}$$

 T_J = Junction Temperature / температура на кристала T_C = Case Temperature / темп. на корпуса T_A = Ambient Temperature / околна температура $R_{\theta JC}$ = Junction to Case Thermal Resistance $R_{\theta JA}$ = Junction to Ambient Thermal Resistance


Table 3 Thermal characteristics

Parameter	Cumbal		Values		Limit
Parameter	Symbol	Min.	Тур.	Max.	Unit
Thermal resistance, junction - case	R _{thJC}	-	-	1	°C/W
Thermal resistance, junction - ambient, 6 cm² cooling area	R _{thJA}	-	-	40	°C/W
Thermal resistance, junction - ambient, minimal footprint ²⁾	RthJA	-	-	62	°C/W

Температурна зависимост на максимално допустими параметри




Safe Operating Area (SOA)



Работната точка на транзистора не трябва да напуска областта на безопасна работа (SOA)

Safe Operating Area (SOA)



Параметри – $U_{GS(TH)}$


Прагово напрежение (gate threshold voltage) - U_{GS(th)}

Table 4 Static characteristics

B	0		Values	•		Nata / Tank Oam disting
Parameter	Symbol	Min.	Тур.	Max.	Unit	Note / Test Condition
Drain-source breakdown voltage	V _{(BR)DSS}	40	-	-	V	V _{GS} =0 V, I _D =250 uA
Breakdown voltage temperature coefficient	$dV_{(BR)DSS}/dT_{j}$	-	36	-	mV/°C	I _D =5 mA, referenced to 25 °C
Gate threshold voltage	V _{GS(th)}	2.2	-	3.7	V	V _{DS} =V _{GS} , I _D =250 μA
Zero gate voltage drain current	I DSS	-	-	1 150	μΑ	V _{DS} =40 V, V _{GS} =0 V, T _i =25 °C V _{DS} =40 V, V _{GS} =0 V, T _i =125 °C
Gate-source leakage current	I _{GSS}	-	-	100	nA	V _{GS} =20 V, V _{DS} =0 V
Drain-source on-state resistance	R _{DS(on)}	-	0.5 0.7	0.65	mΩ	V _{GS} =10 V, I _D =100 A V _{GS} =6 V, I _D =50 A
Gate resistance ¹⁾	R _G	-	2.2	-	Ω	-
Transconductance	g_{fs}	_	320	-	s	V _{DS} ≥2 I _D R _{DS(on)max} , I _D =100 A


Праговото напрежение, Ugs(th), се дефинира като минималното напрежение на гейта, необходимо за създаване на инверсна област под гейта и образуване на проводящ канал между дрейна и сорса. Ugs(th) обикновено се измерва при ток на дрейна 250 uA.

Ugs(th) варира в известни граници за отделните транзистори от даден модел.



 $I_D = f(V_{GS}), |V_{DS}| > 2|I_D|R_{DS(on)max}$; parameter: T_j

Температурна зависимост на U_{GS(TH)}




Фактори, които определят температурният коефициент на Id:

- съпротивлението на канала нараства с температурата поради намаляване подвижността на токоносителите
- праговото напрежение намалява с температурата поради повишеното количество на токоносителите в канала.

Точката от графиката, в която двата фактора се компенсират взаимно, се нарича Zero Temperature Coefficient point

Термална нестабилност в MOSFET транзистори




Област на термална нестабилност: Повишаването на температурата на транзистора води до нарастване на Id и респективно на загубите (P=I.U). По-високите загуби предизвикват ново увеличение на температурата и се получава положителна обратна връзка ⊗.

Влияние на термалната нестабилност върху SOA

Теоретичен максимален ток

Редукция заради термална нестабилност



Параметри – Rds(on)

 $R_{DS(on)}$ - (drain-source on-state resistance) – съпротивление между дрейна и сорса, когато транзисторът е "включен".

Table 4 Static characteristics

Demonstra	Oh al		Values	\$	11:4	Nata / Taat Camalitian
Parameter	Symbol	Min.	Тур.	Max.	Unit	Note / Test Condition
Drain-source breakdown voltage	V _{(BR)DSS}	40	-	-	V	V _{GS} =0 V, I _D =250 uA
Breakdown voltage temperature coefficient	$dV_{(BR)DSS}/dT_{j}$	-	36	-	mV/°C	I _D =5 mA, referenced to 25 °C
Gate threshold voltage	V _{GS(th)}	2.2	-	3.7	V	V _{DS} =V _{GS} , I _D =250 μA
Zero gate voltage drain current	/ DSS	-	-	1 150	μА	V _{DS} =40 V, V _{GS} =0 V, T _j =25 °C V _{DS} =40 V, V _{GS} =0 V, T _j =125 °C
Gate-source leakage current	I _{GSS}	-	-	100	nA	V _{GS} =20 V, V _{DS} =0 V
Drain-source on-state resistance	R _{DS(on)}	- -	0.5 0.7	0.65 -	mΩ	V _{GS} =10 V, I _D =100 A V _{GS} =6 V, I _D =50 A
Gate resistance ¹⁾	R _G	-	2.2	-	Ω	-
Transconductance	g_{fs}	-	320	-	s	V _{DS} ≥2 I _D R _{DS(on)max} , I _D =100 A






Figure 8. Origin of Internal Resistance in a Power MOSFET.

$$RDS(on) = Rsource + Rch + RA + RJ + RD + Rsub$$

$$P_D = I_D.R_{DS(on)}$$

Параметри – Rds(on) – Зависимост от Ugs и Id






Болшинството мощни MOSFET имат нужда от Ugs > 10V за да работят добре като ключ.

 $V_{\rm GS(th)}$ 2.2 3.7 $V_{DS} = V_{GS}, I_{D} = 250 \mu A$ Gate threshold voltage

Параметри – Rds(on) – Зависимост от температурата



Rds(on) расте при повишаване на температурата (подвижността на токоносителите намалява), което води до намаляване на ld и на разсейвана мощност $P = Id^2$. Rds(on)

Параметри – Drain-source breakdown voltage V_{(BR)DSS}

Table 4 Static characteristics


Demonstra	Oh al		Values	3	11:4	Nata / Tank Canadition
Parameter	Symbol	Min.	Тур.	Max.	Unit	Note / Test Condition
Drain-source breakdown voltage	V _{(BR)DSS}	40	-	-	V	V _{GS} =0 V, I _D =250 uA
Breakdown voltage temperature coefficient	$dV_{(BR)DSS}/dT_{j}$	-	36	-	mV/°C	I _D =5 mA, referenced to 25 °C
Gate threshold voltage	V _{GS(th)}	2.2	-	3.7	V	V _{DS} =V _{GS} , I _D =250 μA
Zero gate voltage drain current	I _{DSS}	-	-	1 150	μА	V _{DS} =40 V, V _{GS} =0 V, T _j =25 °C V _{DS} =40 V, V _{GS} =0 V, T _j =125 °C
Gate-source leakage current	I _{GSS}	-	-	100	nA	V _{GS} =20 V, V _{DS} =0 V
Drain-source on-state resistance	R _{DS(on)}	-	0.5 0.7	0.65	mΩ	V _{GS} =10 V, I _D =100 A V _{GS} =6 V, I _D =50 A
Gate resistance ¹⁾	R _G	-	2.2	-	Ω	-
Transconductance	g_{fs}	-	320	-	s	V _{DS} ≥2 I _D R _{DS(on)max} , I _D =100 A

Максимално напрежение, което може да се приложи между дрейн и сорс. Над това напрежение, транзисторът се поврежда и провежда ток неконтролируемо.

При висики стойности на UDS, в обеднените области на pn преходите се създават електрически полета с висок интензитет. Това ще доведе до лавинен пробив в обратно свързаните pn преходи, водещ до увеличен ток

Увеличеният обратен ток води до по-голяма разсейвана мощност (P=U.I) и съответно повишаване на температурата и в крайна сметка до разрушаване на транзистора.

Когато MOSFET се използва като ключ, се получават индуктивни пикове на напрежението. За да не настъпи лавинен пробив, трябва да се избере транзистор с $V_{(BR)DSS}$ поне 20-30% по-високо от захранващото напрежение U_{DD} .




Параметри – Drain-source breakdown voltage V_{(BR)DSS}

Table 4 Static characteristics

Danamatan.	Completed		Values		11:4	Note / Took Condition
Parameter	Symbol	Min.	Тур.	Max.	Unit	Note / Test Condition
Drain-source breakdown voltage	V _{(BR)DSS}	40	-	-	V	V _{GS} =0 V, I _D =250 uA
Breakdown voltage temperature coefficient	$dV_{(BR)DSS}/dT_{j}$	-	36	-	mV/°C	I _D =5 mA, referenced to 25 °C
Gate threshold voltage	V _{GS(th)}	2.2	-	3.7	V	V _{DS} =V _{GS} , I _D =250 μA
Zero gate voltage drain current	I _{DSS}	-	-	1 150	μA	V _{DS} =40 V, V _{GS} =0 V, T _j =25 °C V _{DS} =40 V, V _{GS} =0 V, T _j =125 °C
Gate-source leakage current	I _{GSS}	-	-	100	nA	V _{GS} =20 V, V _{DS} =0 V
Drain-source on-state resistance	R _{DS(on)}	-	0.5 0.7	0.65 -	mΩ	V _{GS} =10 V, I _D =100 A V _{GS} =6 V, I _D =50 A
Gate resistance ¹⁾	R _G	-	2.2	-	Ω	-
Transconductance	g_{fs}	-	320	-	s	V _{DS} ≥2 I _D R _{DS(on)max} , I _D =100 A


Както е показано на фигурата, $V_{(BR)DSS}$ има положителен температурен коефициент. MOSFET може да блокира повече напрежение, когато е горещ, отколкото когато е студен.



Параметри – Transconductance / стръмност на предавателната характеристика

Table 4 Static characteristics

Parameter	Cumbal		Values		Unit	Note / Test Condition
rarameter	Symbol	Min.	Тур.	Max.	Onit	Note / Test Condition
Drain-source breakdown voltage	V _{(BR)DSS}	40	-	-	V	V _{GS} =0 V, I _D =250 uA
Breakdown voltage temperature coefficient	$dV_{(BR)DSS}/dT_{j}$	-	36	-	mV/°C	I _D =5 mA, referenced to 25 °C
Gate threshold voltage	V _{GS(th)}	2.2	-	3.7	V	V _{DS} =V _{GS} , I _D =250 μA
Zero gate voltage drain current	I _{DSS}	-	-	1 150	μА	V _{DS} =40 V, V _{GS} =0 V, T _j =25 °C V _{DS} =40 V, V _{GS} =0 V, T _j =125 °C
Gate-source leakage current	I _{GSS}	-	-	100	nΑ	V _{GS} =20 V, V _{DS} =0 V
Drain-source on-state resistance	R _{DS(on)}	-	0.5 0.7	0.65 -	mΩ	V _{GS} =10 V, I _D =100 A V _{GS} =6 V, I _D =50 A
Gate resistance ¹⁾	R _G	-	2.2	-	Ω	-
Transconductance	g_{fs}	-	320	-	s	$ V_{DS} \ge 2 I_D R_{DS(on)max}, I_D = 100 A$




Отразява чувствителността на дрейновият ток към промените на напрежението гейт-сорс.

Параметри – Dynamic characteristics

Когато MOSFET се използва като ключ, основната му функция е да контролира дрейновия ток чрез напрежението на гейта.

На фигурата се показана еквивалентна схема за анализ на превключването на MOSFET.



Параметри – Dynamic characteristics – капацитети


Table 5 Dynamic characteristics

D	0	Values				
Parameter	Symbol	Min. Typ.		Max.	Un	
Input capacitance ¹⁾	Ciss	-	18000	-	pF	
Output capacitance ¹⁾	Coss	-	2900	-	pF	
Reverse transfer capacitance ¹⁾	Crss	-	2000	-	pF	
Turn-on delay time	$t_{ m d(on)}$	-	23	-	ns	
Rise time	tr	-	75	-	ns	
Turn-off delay time	$t_{ m d(off)}$	-	197	-	ns	
Fall time	t _f	-	114	-	ns	



$$C_{rss} = C_{GD}$$

$$C_{oss} = C_{DS} + C_{GD}$$



Note / Test Condition

 V_{GS} =0 V, V_{DS} =20 V, f=1 MHz


 $V_{GS}=0 \text{ V}, V_{DS}=20 \text{ V}, f=1 \text{ MHz}$

Параметри – Dynamic characteristics – капацитети

Table 5 Dynamic characteristics

Davameter	Values			11554	Note / Took Condition		
Parameter	Symbol	Min.	Тур.	Max.	Unit	Note / Test Condition	
Input capacitance ¹⁾	Ciss	-	18000	-	pF	V _{GS} =0 V, V _{DS} =20 V, f=1 MHz	
Output capacitance ¹⁾	Coss	-	2900	-	pF	V _{GS} =0 V, V _{DS} =20 V, f=1 MHz	
Reverse transfer capacitance ¹⁾	Crss	-	2000	-	pF	V _{GS} =0 V, V _{DS} =20 V, f=1 MHz	

Капацитетите зависят от режима на работа на транзистора.



Параметри – Dynamic characteristics – закъснения

Закъснението при включване, td(on), е времето, необходимо за зареждане на входния капацитет на MOSFET, преди да започне протичане на дрейнов ток.

td(off) е времето, необходимо за разреждане на капацитета, преди транзистора започне да се "запушва".





Table 5 Dynamic characteristics

Davamatan	0	Values				Note / Took Condition	
Parameter	Symbol	Min.	Тур.	Max.	Unit	Note / Test Condition	
Input capacitance ¹⁾	Ciss	-	18000	-	pF	V _{GS} =0 V, V _{DS} =20 V, f=1 MHz	
Output capacitance ¹⁾	Coss	-	2900	-	pF	V _{GS} =0 V, V _{DS} =20 V, f=1 MHz	
Reverse transfer capacitance ¹⁾	Crss	-	2000	-	pF	V _{GS} =0 V, V _{DS} =20 V, f=1 MHz	
Turn-on delay time	t _{d(on)}	-	23	-	ns	V_{DD} =20 V, V_{GS} =10 V, I_{D} =30 A, $R_{G,ext}$ =2.7 Ω	
Rise time	t _r	-	75	-	ns	$V_{\rm DD}$ =20 V, $V_{\rm GS}$ =10 V, $I_{\rm D}$ =30 A, $R_{\rm G,ext}$ =2.7 Ω	
Turn-off delay time	$t_{ m d(off)}$	-	197	-	ns	$V_{\rm DD}$ =20 V, $V_{\rm GS}$ =10 V, $I_{\rm D}$ =30 A, $R_{\rm G,ext}$ =2.7 Ω	
Fall time	t _f	-	114	-	ns	$V_{\rm DD}$ =20 V, $V_{\rm GS}$ =10 V, $I_{\rm D}$ =30 A, $R_{\rm G,ext}$ =2.7 Ω	

Параметри – заряди на гейта

Gate charge characteristics¹⁾ Table 6 **Values Parameter** Symbol Unit Min. Тур. Max. 85 Gate to source charge Q_{qs} nC 54 Gate charge at threshold $Q_{g(th)}$ lnC Gate to drain charge²⁾ 121 lnC Q_{gd} Switching charge Q_{sw} 152 lnC Gate charge total2) Q_g 366 458 nC 4.8 Gate plateau voltage V_{plateau} Gate charge total, sync. FET 245 nC Qg(sync) Output charge¹⁾ 101 Qoss nC

Total Gate Charge (Qg) – количеството заряд, което трябва да се инжектира в гейта, за да се включи MOSFET.




Въпреки че стойностите на входния капацитет са полезни, те не дават точни резултати при сравняване на комутационни характеристики на два транзистора от различни производители. Влиянието на геометричните размери и стръмността gfs правят подобни сравнения потрудни. По-полезен параметър от гледна точка на схемното проектиране е зарядът на гейта, а не капацитетът.

Процес на включване на транзистора

- t1: Ugs = Uth започва да тече дрейнов ток.
- t2: Cgs е напълно зареден и токът на дрейна достига стойността Id и остава постоянен, докато напрежението на дрейна започва да намалява.
- t3: Дрейновият ток зарежда капацитета Cgd, който свързва входа и изхода на ключа (т.нар. Милеров капацитет). Ugs не расте докато Cgd не бъде зареден.
- t4: След като и двата капацитета Cgs и Cgd са напълно заредени, напрежението на гейта започва да се увеличава отново, докато достигне желаната стойност Ugs(on).


Зарядът на гейта (Qgs + Qgd), съответстващ на времето t3, е минималният заряд, необходим за включване на транзистора.

За да се минимизира Rds(on) е необходимо да се избере напрежение на гейта, по-високо от минимално необходимото. Затова при изчисленията се използва заряд на гейта Qg.



Приложения на MOS Транзисторите

Ключов Режим и Линеен Режим



[1] R_{DSon} operation ON/OFF trajectory; [2] linear mode operation ON/OFF trajectory


Режими


- **1 Ключов** работната точка се движи между омичната област и отсечка (cut off).
- **2 Линеен** работната точка е в областта на насищане.

Приложения на MOS Транзисторите Ключов режим

MOSFET Ключ – Резистивен Товар

Управление на сетодиоди (резистивен товар)






LED-DRV.asc

https://github.com/vpt-tus/ppe

MOSFET Ключ – Индуктивен Товар

Без D1

Управление на индуктивен товар




Закон на Фарадей: е.д.с е обратно пропорционална на промяната на магнитния поток


PULSE(0.5V 4.5V 10m 0.1m 0.1m 20m)

.tran 50m

FET-switch-ind-2.asc


https://github.com/vpt-tus/ppe






MOSFET Ключ – Загуби

Разсейвана мощност




FET-switch-power.asc

https://github.com/vpt-tus/ppe



Практическа схема на MOSFET ключ




Избор на Ugs

Table 7. Characteristics

Symbol	Parameter	Conditions			Тур	Max	Unit
Static chara	cteristics						
V _{(BR)DSS} drain-source breakdown voltage	$I_D = 250 \mu A; V_{GS} = 0 V; T_j = 25 °C$		80	-	-	V	
	$I_D = 250 \mu A; V_{GS} = 0 V; T_j = -55 °C$	_	72	-	_	V	
V _{GS(th)} gate-source threshold voltage	$I_D = 1 \text{ mA}; V_{DS} = V_{GS}; T_j = 25 \text{ °C}; Fig. 11$		2	3	4	V	
	I _D = 1 mA; V _{DS} =V _{GS} ; T _j = 175 °C		-	1.8	-	V	
		$I_D = 1 \text{ mA}; V_{DS} = V_{GS}; T_j = -55 \text{ °C}$		-	3.4	-	٧

OFF

Ugs трябва да бъде значително по-голямо от Ugs(th) за минимални загуби Id * Uds



Приложения – Ключов режим


Схеми за управление на гейта (gate drivers)

Входният сигнал към схемата за управление на гейта обикновено е под формата на серия от импулси на логическо ниво от 3,3 или 5 V. Тези сигналите могат да произхождат от микроконтролер, FPGA или друга логическа интегрална схема, или компаратор.

Обикновенно тези източници на сигнали не са способни да отдават или приемат достатъчен ток, за да включват и изключват мощен MOSFET за желаното време.

Поради това се добавя схема за управление на гейта, която изпълнява следните задачи:

- 1. Увеличава напрежението до достатъчно високи стойности на Ugs
- 2. Осигурява достатъчно голям ток за зареждане или разреждане на входния капацитет на MOSFET.



Приложения на MOS Транзисторите Цифрови Интегрални Схеми

MOS транзистор като ключ


$$g = 0$$


$$g = 1$$

pMOS

nMOS

CMOS Inverter






Α	Υ
0	1
1	0


g = 1

OFF


ON

CMOS Inverter







CMOS Inverter




CMOS Inverter - First-Order DC Analysis



CMOS Inverter: Transient Response





 V_{DD}

 R_n






Figure 10.9 Definition of delays and transition times.


Инвертор – влияние на W върху бързодействието



CMOS Логически Елементи

NAND (NOT+AND) И-НЕ







Α	В	Pull-Down Network	Pull-Up Network	Υ
0	0	OFF	ON	1
0	1	OFF	ON	1
1	0	OFF	ON	1
1	1	ON	OFF	0

CMOS Логически Елементи

NOR (NOT+OR) ИЛИ-НЕ






$$Y = \overline{A + B}$$

$$Y = !(A + B)$$

Α	В	Y
0	0	1
0	1	0
1	0	0
1	1	0

CMOS Логически Елементи



$$Y = \overline{(A+B+C).D}$$

Приложения на MOS Транзисторите Линеен режим

Приложения – Линеен режим






Fig. 3 Operating region of an LDO's N-channel pass element.

Low dropout regulators (LDOs)



Приложения – Линеен режим

airbag application



MOSFET is working in linear mode in order to control the voltage applied to the airbag squibs.

BUK9Y7R0-60EL

Single N-channel 60 V, 4.5 mOhm logic level MOSFET in LFPAK56 using Enhanced SOA technology 7 April 2022

Product data sheet

1. General description

Single, logic level, N-channel MOSFET in LFPAK56 using Application specific (ASFET) Enhanced SOA technology. This product has been designed and qualified to AEC-Q101 for use in linear mode in airbag applications.

Приложения – Линеен режим – Hot Swap






Figure 1 - Generic Hot Swap Circuit


In essence the Hot Swap circuit, which is between the board input rail and the rest of the board's circuitry, is an inrush current limiter that allows for charging of the bulk capacitance in a controlled manner. Also faults, such as over current and overvoltage are managed by Hot Swap circuits.


Други Приложения – Предпазване от обратно включване на автомобилен акумулатор






Различни значения на "насищане" при биполярните и полевите транзистори





- Транзистора е "наситен" с токоносители
- Работна точка в тази област съответства на напълно затворен ключ



Vbs - Drain Source Voltage (Volts)

- \mathbf{I}_{D} нараства слабо с увеличаване на \mathbf{U}_{DS}
- Каналът е "прищипан" или "наситен" с по отношение на тока, който може да тече през него.
- Тази област се използва за усилване.