	<p align="center">Carátula para entrega de prácticas</p>	
<p align="center">Facultad de Ingeniería</p>	<p align="center">Laboratorios de docencia</p>	

Laboratorio

<i>Profesor:</i>	ING. JULIO CESAR CRUZ ESTRADA
<i>Asignatura:</i>	LABORATORIO DE ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS
<i>Grupo:</i>	07
<i>No de Práctica:</i>	5
<i>Integrante(s):</i>	Jiménez Treviño Emilio Cristóbal Martínez Pérez Brian Erik
<i>No. de Equipo de cómputo empleado:</i>	s/n
<i>Semestre:</i>	2026-1
<i>Fecha de entrega:</i>	17/10/2025
<i>Observaciones:</i>	

CALIFICACIÓN: _____

Práctica 5. Construcción de Máquinas de estados Usando Memorias Direccionamiento Implícito

Objetivo

Familiarizar al alumno en el conocimiento de construcción de máquinas de estados usando direccionamiento de memorias con el método de direccionamiento implícito.

Introducción

En esta práctica, exploramos la construcción de una máquina de estados con direccionamiento Entrada - Estado. A lo largo del documento, se detalla el proceso que inicia con la propuesta de una carta ASM, la cual servirá como base para la elaboración de la tabla de verdad, considerando el direccionamiento implícito. Posteriormente, se abordará la implementación práctica de este sistema mediante el software Quartus, donde se configura el dispositivo MAX 10 y se creará el proyecto. Se describirá la interconexión de bloques lógicos clave, como el contador, la memoria ROM, el registro y la lógica de control, cada uno con funciones específicas para el correcto funcionamiento de la máquina de estados. Finalmente, se presentarán los códigos VHDL utilizados para generar cada bloque, la asignación de pines en la FPGA DE-10 Lite y una serie de simulaciones que muestran el comportamiento de la maquina de estados.

Desarrollo

Para comenzar primero se propuso una carta ASM con 5 estados, 3 entradas y 4 salidas. Las restricciones eran, al menos dos salidas en lógica negada, al menos un estado con salidas condicionales.




Figura 1. Carta ASM propuesta.

Después de obtener la carta ASM, obtenemos la tabla de verdad, donde debemos de tomar en cuenta que utilizamos el método de direccionamiento implícito. Debemos tener en la cabecera el estado presente, prueba, liga, valor falso, salidas falsa y salidas verdaderas.

Est P	Prueba	Ziga	VF	Sal V	Sal F
P ₂ P ₁ P ₀	K ₀ K ₁	V ₂ V ₁ V ₀	VF	S ₁ S ₀ U ₁ U ₀	S ₁ S ₀ U ₁ U ₀
0 0 0	1 0	0 0 0	1	0 0 1 0	1 0 1 0
0 0 1	0 0	0 0 0	1	1 1 1 1	0 1 1 1
0 1 0	0 1	1 0 0	0	1 0 1 1	1 0 1 1
0 1 1	Q _{aux} =1 1	0 0 1	0	0 0 0 1	0 0 0 1
1 0 0	Q _{aux} =1 1	0 0 1	0	0 0 1 0	0 0 1 0

Figura 2. Tabla de verdad, obtenida por el método de direccionamiento implícito.

Cuando ya tenemos la tabla de verdad, podemos implementar el direccionamiento entrada-estado utilizando el software de desarrollo Quartus y escribir el contenido de memoria obtenido.

Lo primero que debemos hacer es crear un proyecto en Quartus, seleccionamos la pestaña FILE -> New Project Wizard. En el asistente de creación de nuevos proyectos, en la Fig. 3 podemos observar seleccionado la familia del dispositivo en nuestro caso la MAX 10 y dentro de esta vendría a hacer la 10M50DAF484C7G dentro de esta familia.

Family: MAX 10 (DA/DD/DF/DC/SA/SC/SL)
Device: MAX 10 DA

Package: Any
Pin count: Any
Core speed grade: Any
Name filter: 10M50DAF484C7G
☒ Show advanced devices

Target device

☐ Auto device selected by the Fitter
☒ Specific device selected in 'Available devices' list
☐ Other: n/a

Available devices:

Name	Core Voltage	LEs	Total I/Os	GPIOs	Memory Bits	Embedded multiplier 9-bit element
10M50DAF484C7G	1.2V	49760	360	360	1677312	288

Figura 3. Device

Una vez creado nuestro proyecto, creamos un archivo de tipo .bdf dando click en la opción de Block Diagram/Schematic File como se muestra en la Fig. 4.




Figura 4. New File

Para implementar el circuito de direccionamiento implícito, debemos tener en cuenta que tenemos un bloque llamado “contador”, el cual tiene como entradas el estado siguiente, incrementa, carga, el reloj y reset. El bloque de memoria almacena, prueba, valor falso, liga, salidas verdaderas y salidas falsas. Saliendo de la memoria está la prueba y valor falso, los cuales entran en el bloque “lógica”, el cual recibe ambos, además de las entradas. El bloque genera carga e incrementa, ambos datos se dirigen al bloque de contador. Por último se tiene el bloque de “registro” el cual determina la salida que se mostrará en el estado presente.




Figura 5. Diagrama circuito direccionamiento implícito.

El primer código generado fue “registró”, su función es almacenar el código del estado actual (edop, 3 bits) a partir del estado siguiente (edos). Es un circuito secuencial que se actualiza en el flanco de subida del reloj y puede ser reiniciado asíncronamente.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity registro is
7  Port ( reloj : in std_logic;
8        reset : in std_logic;
9        edos : in std_logic_vector (2 downto 0);
10       edop : out std_logic_vector (2 downto 0)
11     );
12  end registro;
13
14
15  architecture Behavioral of registro is
16
17  signal internal_value: std_logic_vector (2 downto 0) := B"000";
18  begin
19      process(reloj, reset, edos)
20      begin
21
22          if reset = '0' then
23              internal_value <= B"000";
24          elsif rising_edge(reloj) then
25              internal_value <= edos;
26          end if;
27      end process;
28
29      process(internal_value)
30      begin
31          edop <= internal_value;
32      end process;
33
34  end Behavioral;
35

```

Figura 6. Código VHDL, para generar el bloque “registro”.




Figura 7. Bloque “registro”.

El segundo código generado fue “mux_control”, su función es seleccionar la entrada al Registro de Estado (edos), eligiendo entre la dirección incrementada (edouno) o una dirección de salto cargada (edok), determinado por la señal de control carga..

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity mux_control is
7  Port ( carga: in std_logic;
8        edouno : in std_logic_vector (2 downto 0);
9        edok : in std_logic_vector (2 downto 0);
10       edos : out std_logic_vector (2 downto 0)
11      );
12  end mux_control;
13
14  architecture Behavioral of mux_control is
15  begin
16
17     process(carga, edouno, edok)
18     begin
19
20         if carga = '0' then
21             edos <= edouno;
22         elsif carga = '1' then
23             edos <= edok;
24         end if;
25
26     end process;
27
28  end Behavioral;

```

Figura 8. Código VHDL, para generar el bloque “mux_control”.




Figura 9. Bloque “mux_control”.

El tercer código generado fue “incrementador”, su función es generar el estado siguiente, calculando la dirección actual (edop) más 1 (edouno). Esta es la dirección predeterminada para el paso continuo de la microprogramación.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity incrementador is
7  Port ( edop: in std_logic_vector (2 downto 0);
8        edouno : out std_logic_vector (2 downto 0)
9  );
10 end incrementador;
11
12 architecture Behavioral of incrementador is
13 begin
14
15     process(edop)
16     begin
17
18         edouno <= edop + 1;
19
20     end process;
21
22 end Behavioral;

```

Figura 10. Código VHDL, para generar el bloque “incrementador”.




Figura 11. Bloque “incrementador”.

Para esta práctica se utilizaron 2 archivos esquemáticos, en esta primera parte vamos a conectar los bloques generados “registro”, “mux_control” y “incrementador”. El diagrama de conexiones se muestra en la imagen 12. Este diagrama esquemático se convertirá en otro bloque llamado “contador”, el cual será el que tendrá el control de los estados de nuestra carta ASM.




Figura 12. Diagrama de conexiones para el bloque “contador”

El cuarto código generado fue “rom”, su función es almacenar las microinstrucciones (palabras de control de 14 bits) en 8 direcciones. La dirección actual (dirección), produce un conjunto de señales de control (data) que definen el comportamiento de la carta ASM para el ciclo actual.

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity rom is
7  Port ( direccion : in std_logic_vector (2 downto 0);
8        data : out std_logic_vector (13 downto 0)
9  );
10 end rom;
11
12 architecture Behavioral of rom is
13
14     type mem is array (0 to 7) of std_logic_vector (13 downto 0);
15     signal internal_mem: mem;
16
17     begin
18
19         -- prueba & VF & liga & SF & SV
20
21         internal_mem(0) <= "10" & "1" & "000" & "1010" & "0010";
22         internal_mem(1) <= "00" & "1" & "000" & "0111" & "1111";
23         internal_mem(2) <= "01" & "0" & "100" & "1011" & "1011";
24         internal_mem(3) <= "11" & "0" & "001" & "0001" & "0001";
25         internal_mem(4) <= "11" & "0" & "001" & "0010" & "0010";
26         internal_mem(5) <= "11" & "0" & "001" & "0011" & "0011";
27         internal_mem(6) <= "11" & "0" & "001" & "0011" & "0011";
28         internal_mem(7) <= "11" & "0" & "001" & "0011" & "0011";
29
30         process(direccion)
31         begin
32             data <= internal_mem(conv_integer(unsigned(direccion)));
33         end process;
34
35     end Behavioral;
```

Figura 13. Código VHDL, para generar el bloque “rom”.




Figura 14. Bloque “rom”.

El quinto código generado fue “div_datos”, su función es dividir la palabra de control de 14 bits leída de la ROM (data) en sus campos específicos: el código de prueba (prueba), los campos para la dirección de salto (liga, VF), y los campos de salida (SF, SV).

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity div_datos is
7  Port ( data : in std_logic_vector (13 downto 0);
8
9          prueba : out std_logic_vector (1 downto 0);
10         VF: out std_logic;
11         liga: out std_logic_vector (2 downto 0);
12         SF : out std_logic_vector (3 downto 0);
13         SV : out std_logic_vector (3 downto 0)
14     );
15 end div_datos;
16
17
18 architecture Behavioral of div_datos is
19 begin
20
21     process(data)
22     begin
23
24         prueba <= data(13 downto 12);
25         VF <= data(11);
26         liga <= data(10 downto 8);
27         SF <= data(7 downto 4);
28         SV <= data(3 downto 0);
29
30     end process;
31
32 end Behavioral;

```

Figura 15. Código VHDL, para generar el bloque “div_datos”.




Figura 16. Bloque “div_datos”.

El sexto código generado fue “mux_prueba”, su función es.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity mux_prueba is
7  Port ( prueba : in std_logic_vector (1 downto 0);
8        x: in std_logic;
9        y: in std_logic;
10       z: in std_logic;
11       qaux: in std_logic;
12       qsel: out std_logic
13  );
14  end mux_prueba;
15
16  architecture Behavioral of mux_prueba is
17  begin
18
19     process(prueba, x, y, z, qaux)
20     begin
21
22         if prueba = "00" then
23             qsel <= x;
24         elsif prueba = "01" then
25             qsel <= y;
26         elsif prueba = "10" then
27             qsel <= z;
28         elsif prueba = "11" then
29             qsel <= qaux;
30         end if;
31
32     end process;
33
34  end Behavioral;

```

Figura 17. Código VHDL, para generar el bloque “mux_prueba”.




Figura 18. Bloque “mux_prueba”.

El séptimo código generado fue “mux_salida”, su función es controlar las salidas efectivas del sistema (salida, 4 bits). Selecciona entre un conjunto de salidas falsas (SF) o un conjunto de salidas verdaderas (SV) en función de la señal de prueba (qsel).

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity mux_salida is
7  Port ( SF : in std_logic_vector (3 downto 0);
8        SV : in std_logic_vector (3 downto 0);
9        qsel: in std_logic;
10       salida : out std_logic_vector (3 downto 0)
11     );
12 end mux_salida;
13
14 architecture Behavioral of mux_salida is
15 begin
16
17     process(qsel, SF, SV)
18     begin
19
20         if qsel = '0' then
21             salida <= SF;
22         elsif qsel = '1' then
23             salida <= SV;
24         end if;
25
26     end process;
27
28 end Behavioral;

```

Figura 19. Código VHDL, para generar el bloque “mux_salida”.




Figura 20. Bloque “mux_salida”.

El último código generado fue “div_frec”, su función es generar una señal de reloj de baja frecuencia (div_clk) a partir de un reloj de entrada más rápido (reloj), utilizando un contador interno, división de 25 millones de pulsos para nuestro caso. Este divisor de frecuencia nos ayuda a ver cómo cambia los estados a través de los leds.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity div_frec is
7      Port ( reloj : in std_logic;
8            div_clk : out std_logic);
9  end div_frec;
10
11 architecture Behavioral of div_frec is
12 begin
13     process (reloj)
14         variable cuenta: std_logic_vector (27 downto 0):=x"0000000";
15     begin
16
17         if rising_edge (reloj) then
18             if cuenta = x"2FAF080" then --25M pulsos
19                 cuenta:= x"0000000";
20             else
21                 cuenta:= cuenta+1;
22             end if;
23         end if;
24         div_clk <= cuenta(25);
25     end process;
26 end Behavioral;

```

Figura 21. Código VHDL, para generar el bloque “div_frec”.




Figura 22. Bloque “div_frec”.

En el segundo archivo esquemático, tenemos todos los bloques generados a partir del código vhd1 y del primer archivo esquemático, en este tenemos 5 entradas, “Reset”, “Z”, “X”, “Z” y “CLK”. Además tenemos 7 salidas que serán asignadas a los leds de la tarjeta. “salida[0]”, “salida[1]”, “salida[2]”, “salida[3]”, “edop[0]”, “edop[1]”, “edop[2]”.






Figura 23. Diagrama de conexiones

Procedemos con nuestra asignación de pines, para esto ocuparemos nuestro data sheet de nuestra FPGA DE-10 Lite, para hacer esto daremos click al icono que dice pin planner o presionando "ctrl+shift+n" los pines se colocan en el apartado de Location en la Fig. 24

podremos ver cuales se asignaron para este caso, recordemos que deben asignarse desde el más significativo al menos, para una correcta secuencia.














Node Name	Direction	Location
 Z	Input	PIN_C10
 Y	Input	PIN_C11
 X	Input	PIN_D12
 reset	Input	PIN_A7
 clk	Input	PIN_P11
 salida[0]	Output	PIN_A8
 salida[1]	Output	PIN_A9
 salida[2]	Output	PIN_A10
 salida[3]	Output	PIN_B10
 edop[0]	Output	PIN_D14
 edop[1]	Output	PIN_A11
 edop[2]	Output	PIN_B11

Figura 24. Asignación de pines


Simulación

Secuencia con X=1, Z=0, estado 1 y estado 0.




Ext P	Prueba	Ziga	VF	Sal V	Sal F
P ₂ P ₁ P ₀	K ₀ K ₁	V ₂ V ₁ V ₀	VF	S ₁ S ₀ U ₁ U ₀	S ₁ S ₀ U ₁ U ₀
0 0 0	1 0	0 0 0	1	0 0 1 0	1 0 1 0
0 0 1	0 0	0 0 0	1	1 1 1 1	0 1 1 1

Secuencia con X=1, Z=1, estado 1 y estado 0.




Est P	Prueba	Ziga	VF	Sol V	Sol F
P ₂ P ₁ P ₀	K ₀ K ₁	V ₂ V ₁ V ₀	VF	S ₁ S ₀ U ₁ U ₀	S ₁ S ₀ U ₁ U ₀
0 0 0	1 0	0 0 0	1	0 0 1 0	1 0 1 0
0 0 1	0 0	0 0 0	1	1 1 1 1	0 1 1 1

Secuencia con X=0, Y=0, estado 1, estado 2 y estado 4.



Est P	Prueba	Ziga	VF	Sol V	Sol F
P ₂ P ₁ P ₀	K ₀ K ₁	V ₂ V ₁ V ₀	VF	S ₁ S ₀ U ₁ U ₀	S ₁ S ₀ U ₁ U ₀
0 0 1	0 0	0 0 0	1	1 1 1 1	0 1 1 1
0 1 0	0 1	1 0 0	0	1 0 1 1	1 0 1 1
1 0 0	Q _{aux} =1 1	0 0 1	0	0 0 1 0	0 0 1 0

Secuencia con X=0, Y=1, estado 1, estado 2 y estado 3.



Est P	Prueba	Ziga	VF	Sol V	Sol F
P ₂ P ₁ P ₀	K ₀ K ₁	V ₂ V ₁ V ₀	VF	S ₁ S ₀ $\bar{U}_1\bar{U}_0$	S ₁ S ₀ $\bar{U}_1\bar{U}_0$
001	00	000	1	1111	0111
010	01	100	0	1011	1011
011	Quasi 11	001	0	0001	0001

Conclusiones

Jiménez Treviño Emilio Cristóbal

En esta práctica se implementó la construcción de Máquinas de estados Usando Memorias Direccionamiento Entrada - Estado en este método de direccionamiento pudimos observar el como maneja la memoria ROM logrando tener mayor eficiencia, en esta práctica tuvimos problemas al interpretar y lograr implementar este método, pudimos resolverlo investigando y visualizando que resultados tenemos para corregirlo, creo que ahora que ya tenemos un mayor conocimiento acerca del comportamiento resultante y del cómo se comporta esta máquina de estados.

Martinez Perez Brian Erik

La implementación de la Máquina de Estados Finitos mediante el método de direccionamiento implícito fue el tema central de esta práctica, demostrando ser una técnica esencial en la arquitectura de computadoras. La eficiencia de este método se valida al usar la Memoria ROM como elemento principal de control, donde se almacena el comportamiento completo de la máquina. La lógica de transición de estados se controla con la señal de "Incrementa" y la señal de "Carga", simplificando el hardware del contador. Los módulos VHDL, desde el `div_datos.vhd` que segmenta la microinstrucción hasta el `mux_prueba.vhd` que selecciona la condición de salto, permitieron construir un sistema de direccionamiento de memoria.

Bibliografía

Laboratorio de Organización y Arquitectura de Computadoras. (2020, octubre 26). *Práctica No. 5 Construcción de Máquinas de estados Usando Memorias Direccionamiento Implícito.*