	<p align="center">Carátula para entrega de prácticas</p>	
<p align="center">Facultad de Ingeniería</p>	<p align="center">Laboratorios de docencia</p>	

Laboratorio

<i>Profesor:</i>	ING. JULIO CESAR CRUZ ESTRADA
<i>Asignatura:</i>	LABORATORIO DE ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS
<i>Grupo:</i>	07
<i>No de Práctica:</i>	4
<i>Integrante(s):</i>	Jiménez Treviño Emilio Cristóbal Martinez Perez Brian Erik Robles Jiménez Marco Antonio
<i>No. de Equipo de cómputo empleado:</i>	s/n
<i>Semestre:</i>	2026-1
<i>Fecha de entrega:</i>	26/09/2025
<i>Observaciones:</i>	

CALIFICACIÓN: _____

Práctica 4. Construcción de Máquinas de estados Usando Memorias Direccionamiento Entrada - Estado

Objetivo

Familiarizar al alumno en el conocimiento de construcción de máquinas de estados usando direccionamiento de memorias con el método de direccionamiento entrada-estado.

Introducción

En esta práctica se abordará la construcción de máquinas de estados usando memorias Direccionamiento Entrada - Estado. Este enfoque permite organizar el diseño en etapas bien definidas: la elaboración de la carta ASM, la obtención de la tabla de verdad y la codificación de los distintos bloques en VHDL, como el registro, concatenador, memoria ROM, divisor de datos y divisor de frecuencia. Se detallarán los pasos para la creación de un proyecto en Quartus y la asignación de pines para su posterior simulación y carga en un dispositivo FPGA que en nuestro caso fue la DE10-LITE debido a su capacidad y accesibilidad.

Desarrollo

Para comenzar primero se propuso una carta ASM con 5 estados, 3 entradas y 4 salidas. Las restricciones eran, al menos dos salidas en lógica negada, al menos un estado con salidas condicionales.




Figura 1. Carta ASM propuesta.

Después de obtener la carta ASM, obtenemos la tabla de verdad, donde debemos de tomar en cuenta que utilizamos el método de direccionamiento entrada-estado. Debemos tener en la cabecera el estado presente, prueba, liga falsa, liga verdadera, salida falsa y salida verdadera.

Est P	Prueba F	Ziga F	Ziga V	Sal F	Sal V
P ₂ P ₁ P ₀	K ₀ K ₁	F ₂ F ₁ F ₀	V ₂ V ₁ V ₀	S ₁ S ₀ U ₁ U ₀	S ₁ S ₀ U ₁ U ₀
0 0 0	0 0	0 1 0	0 0 1	0 1 1 1	1 1 1 1
0 0 1	1 0	0 0 0	0 0 1	1 0 1 0	0 0 1 0
0 1 0	0 1	1 0 0	0 1 1	1 0 1 1	1 0 1 1
0 1 1	* *	0 0 0	0 0 0	0 0 0 1	0 0 0 1
1 0 0	* *	0 0 0	0 0 0	0 0 1 0	0 0 1 0

Figura 2. Tabla de verdad, obtenida por el método de direccionamiento entrada-estado.

Cuando ya tenemos la tabla de verdad, podemos implementar el direccionamiento entrada-estado utilizando el software de desarrollo Quartus y escribir el contenido de memoria obtenido.

Lo primero que debemos hacer es crear un proyecto en Quartus, seleccionamos la pestaña FILE -> New Project Wizard. En el asistente de creación de nuevos proyectos, en la Fig. 3 podemos observar seleccionado la familia del dispositivo en nuestro caso la MAX 10 y dentro de esta vendría a hacer la 10M50DAF484C7G dentro de esta familia.

The screenshot shows the 'New Project Wizard' in Quartus. The 'Family' is set to 'MAX 10 (DA/DD/DF/DC/SA/SC/SL)' and the 'Device' is 'MAX 10 DA'. Under 'Target device', the option 'Specific device selected in 'Available devices' list' is selected. The 'Name filter' is set to '10M50DAF484C7G'. The 'Show advanced devices' checkbox is checked. Below this, a table of 'Available devices' is shown.

Name	Core Voltage	LEs	Total I/Os	GPIOs	Memory Bits	Embedded multiplier 9-bit element
10M50DAF484C7G	1.2V	49760	360	360	1677312	288

Figura 3. Device

Una vez creado nuestro proyecto, creamos un archivo de tipo .bdf dando click en la opción de Block Diagram/Schematic File como se muestra en la Fig. 4.




Figura 4. New File

Para implementar el circuito de direccionamiento entrada-estado, debemos tener en cuenta que tenemos un bloque llamado “registro”, el cual tiene como entradas el estado siguiente, el reloj y reset. El bloque de memoria almacena, la prueba, liga verdadera, liga falsa, salidas verdaderas y salidas falsas. Por último tenemos 3 multiplexores el primero el cual recibe a prueba obtiene a la salida “Qsel”. El segundo multiplexor el cual determina el estado siguiente dependiendo de la entrada de Qsel. El último multiplexor debe determinar cuál salida mostrar dependiendo la “Qsel” que tenga en la entrada.




Figura 5. Diagrama circuito direccionamiento entrada-estado.

El primer código generado fue “registró”, su función es almacenar un valor de 3 bits (edos) en cada flanco de subida del reloj, a menos que se active una señal de reinicio, que lo inicializa a "000".

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity registro is
7  Port ( reloj : in std_logic;
8        reset : in std_logic;
9        edos : in std_logic_vector (2 downto 0);
10       edop : out std_logic_vector (2 downto 0)
11  );
12  end registro;
13
14  architecture Behavioral of registro is
15  signal internal_value: std_logic_vector (2 downto 0) := B"000";
16  begin
17  process(reloj, reset, edos)
18  begin
19      if reset = '0' then
20          internal_value <= B"000";
21      elsif rising_edge(reloj) then
22          internal_value <= edos;
23      end if;
24  end process;
25
26  process(internal_value)
27  begin
28      edop <= internal_value;
29  end process;
30
31  end Behavioral;
32
33
34
35
36

```

Figura 6. Código VHDL, para generar el bloque “registro”.




Figura 7. Bloque “registro”.

El segundo código fue “rom”, Almacena un conjunto de valores predefinidos. Cuando se le da una dirección de 3 bits que representa los estados de la carta ASM, devuelve el valor de 16 bits almacenado en esa posición de memoria, donde se encuentra la prueba, la liga verdadera, liga falsa, salidas verdaderas y salidas falsas.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity rom is
7  Port ( direccion : in std_logic_vector (2 downto 0);
8        data : out std_logic_vector (15 downto 0)
9        );
10 end rom;
11
12 architecture Behavioral of rom is
13
14     type mem is array (0 to 7) of std_logic_vector (15 downto 0);
15     signal internal_mem: mem;
16
17     begin
18         -- prueba & LF & LV & SF & SV          s1s0u1u0
19         internal_mem(0) <= "00"&"010" & "001" & "0111" & "1111";
20         internal_mem(1) <= "10"&"000" & "001" & "1010" & "0010";
21         internal_mem(2) <= "01"&"100" & "011" & "1011" & "1011";
22         internal_mem(3) <= "--"&"000" & "000" & "0001" & "0001";
23         internal_mem(4) <= "--"&"000" & "000" & "0010" & "0010";
24         internal_mem(5) <= "--"&"000" & "000" & "0011" & "0011";
25         internal_mem(6) <= "--"&"000" & "000" & "0011" & "0011";
26         internal_mem(7) <= "--"&"000" & "000" & "0011" & "0011";
27
28         process(direccion)
29         begin
30             data <= internal_mem(conv_integer(unsigned(direccion)));
31         end process;
32     end Behavioral;
33

```

Figura 8. Código VHDL, para generar el bloque “rom”.




Figura 9. Bloque “rom”.

El tercer código fue “div_datos”, es un divisor de bits que toma un vector de 16 bits (data) y lo divide en cinco vectores de salida más pequeños: prueba (2 bits), LF (3 bits), LV (3 bits), SF (4 bits) y SV (4 bits).

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity div_datos is
7  Port ( data : in std_logic_vector (15 downto 0);
8        prueba : out std_logic_vector (1 downto 0);
9        LF : out std_logic_vector (2 downto 0);
10       LV : out std_logic_vector (2 downto 0);
11       SF : out std_logic_vector (3 downto 0);
12       SV : out std_logic_vector (3 downto 0)
13     );
14 end div_datos;
15
16
17 architecture Behavioral of div_datos is
18 begin
19
20     process(data)
21     begin
22
23         prueba <= data(15 downto 14);
24         LF <= data(13 downto 11);
25         LV <= data(10 downto 8);
26         SF <= data(7 downto 4);
27         SV <= data(3 downto 0);
28
29     end process;
30
31 end Behavioral;

```

Figura 10. Código VHDL, para generar el bloque “div_datos”.




Figura 11. Bloque “div_datos”.

El cuarto código fue “mux_prueba”, es un multiplexor (MUX) que toma un vector de entrada de 2 bits (prueba) para seleccionar entre tres señales de entrada (x, y, z) y asigna la señal seleccionada a la salida qsel.


```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity mux_prueba is
7  Port ( prueba : in std_logic_vector (1 downto 0);
8        x: in std_logic;
9        y: in std_logic;
10       z: in std_logic;
11       qsel: out std_logic
12  );
13  end mux_prueba;
14
15  architecture Behavioral of mux_prueba is
16  begin
17
18     process(prueba, x, y, z)
19     begin
20
21         if prueba = "00" then
22             qsel <= x;
23         elsif prueba = "01" then
24             qsel <= y;
25         elsif prueba = "10" then
26             qsel <= z;
27         end if;
28
29     end process;
30
31 end Behavioral;

```

Figura 12. Código VHDL, para generar el bloque “mux_prueba”.




Figura 13. Bloque “mux_prueba”.

El quinto código fue “mux_liga”, es un multiplexor (MUX) de 2 a 1 para vectores de 3 bits. La señal de control qsel determina si la salida (edos) será el vector LF (si qsel es '1') o el vector LV (si qsel es '0').

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity mux_liga is
7  Port (
8      LF : in std_logic_vector (2 downto 0);
9      LV : in std_logic_vector (2 downto 0);
10     qsel: in std_logic;
11     edos : out std_logic_vector (2 downto 0)
12 );
13 end mux_liga;
14
15 architecture Behavioral of mux_liga is
16 begin
17     process(qsel, LF, LV)
18     begin
19
20         if qsel = '1' then
21             edos <= LF;
22         else
23             edos <= LV;
24         end if;
25
26     end process;
27
28 end Behavioral;

```

Figura 14. Código VHDL, para generar el bloque “mux_liga”.




Figura 15. Bloque “mux_liga”.

El sexto código fue “mux_salida”, es un multiplexor (MUX) de 2 a 1, pero para vectores de 4 bits. La señal de control qsel selecciona si la salida (salida) será el vector SF o SV.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity mux_salida is
7  Port (   SF : in std_logic_vector (3 downto 0);
8          SV : in std_logic_vector (3 downto 0);
9          qsel: in std_logic;
10         salida : out std_logic_vector (3 downto 0)
11 );
12 end mux_salida;
13
14 architecture Behavioral of mux_salida is
15 begin
16
17     process(qsel, SF, SV)
18     begin
19
20         if qsel = '1' then
21             salida <= SF;
22         else
23             salida <= SV;
24         end if;
25
26     end process;
27
28 end Behavioral;

```

Figura 16. Código VHDL, para generar el bloque “mux_salida”.




Figura 17. Bloque “mux_salida”.

Por último creamos el código de “div_frec”, toma una señal de reloj de entrada (reloj) y genera una señal de salida (div_clk) con una frecuencia mucho menor. Esto nos ayuda a observar los efectos de los leds en la salida.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity div_frec is
7  port ( reloj : in std_logic;
8        div_clk : out std_logic);
9  end div_frec;
10
11 architecture Behavioral of div_frec is
12 begin
13     process (reloj)
14     variable cuenta: std_logic_vector (27 downto 0):=x"0000000";
15     begin
16
17         if rising_edge (reloj) then
18             if cuenta = x"2FAF080" then --25M pulsos
19                 cuenta:= x"0000000";
20             else
21                 cuenta:= cuenta+1;
22             end if;
23         end if;
24         div_clk <= cuenta(25);
25     end process;
26 end Behavioral;

```

Figura 18. Código VHDL, para generar el bloque “div_frec”.




Figura 19. Bloque “div_frec”.

En el archivo esquemático, tenemos todos los bloques generados a partir del código vhdI, en este tenemos 5 entradas, “Reset”, “entrada[0]”, “entrada[1]”, “entrada[2]” y “CLK”. Además tenemos 6 salidas que serán asignadas a los leds de la tarjeta. “salida[0]”, “salida[1]”, “salida[2]”, “salida[3]”, “edop[0]”, “edop[1]”, “edop[2]”.






Figura 20. Diagrama de conexiones

Procedemos con nuestra asignación de pines, para esto ocuparemos nuestro data sheet de nuestra FPGA DE-10 Lite, para hacer esto daremos click al icono que dice pin planner o presionando "ctrl+shift+n" los pines se colocan en el apartado de Location en la Fig. 21 podremos ver cuales se asignaron para este caso, recordemos que deben asignarse desde el más significativo al menos, para una correcta secuencia.














Node Name	Direction	Location ▲
 RESET	Input	PIN_A7
 salida[0]	Output	PIN_A8
 salida[1]	Output	PIN_A9
 salida[2]	Output	PIN_A10
 edop[1]	Output	PIN_A11
 salida[3]	Output	PIN_B10
 edop[2]	Output	PIN_B11
 Z	Input	PIN_C10
 Y	Input	PIN_C11
 X	Input	PIN_D12
 edop[0]	Output	PIN_D14
 CLK	Input	PIN_P11

Figura 21. Asignación de pines


Simulación


Secuencia con X=1, Z=0, estado 0 y estado 1.



Est P	Prueba	Z ₀ F	Z ₁ V	Sal F	Sal V
P ₂ P ₁ P ₀	K ₀ K ₁	F ₂ F ₁ F ₀	V ₂ V ₁ V ₀	S ₁ S ₀ U ₁ U ₀	S ₁ S ₀ U ₁ U ₀
0 0 0	0 0	0 1 0	0 0 1	0 1 1 1	1 1 1 1
0 0 1	1 0	0 0 0	0 0 1	1 0 1 0	0 0 1 0


Secuencia con X=1, Z=1, estado 0 y estado 1.






Est P	Prueba	Ziga F	Ziga V	Sal F	Sal V
P ₂ P ₁ P ₀	k ₀ k ₁	F ₂ F ₁ F ₀	V ₂ V ₁ V ₀	S ₁ S ₀ U ₁ U ₀	S ₁ S ₀ U ₁ U ₀
0 0 0	0 0	0 1 0	0 0 1	0 1 1 1	1 1 1 1
0 0 1	1 0	0 0 0	0 0 1	1 0 1 0	0 0 1 0

Secuencia con X=0, Y=0, estado 0, estado 2 y estado 4.



Est P	Prueba	Ziga F	Ziga V	Sal F	Sal V
P ₂ P ₁ P ₀	k ₀ k ₁	F ₂ F ₁ F ₀	V ₂ V ₁ V ₀	S ₁ S ₀ U ₁ U ₀	S ₁ S ₀ U ₁ U ₀
0 0 0	0 0	0 1 0	0 0 1	0 1 1 1	1 1 1 1
0 1 0	0 1	1 0 0	0 1 1	1 0 1 1	1 0 1 1
1 0 0	**	0 0 0	0 0 0	0 0 1 0	0 0 1 0

Secuencia con X=0, Y=1, estado 0, estado 2 y estado 3.



Est P	Prueba	Zig F	Zig V	Sal F	Sal V
P ₂ P ₁ P ₀	K ₀ K ₁	F ₂ F ₁ F ₀	V ₂ V ₁ V ₀	S ₁ S ₀ U ₁ U ₀	S ₁ S ₀ U ₁ U ₀
0 0 0	0 0	0 1 0	0 0 1	0 1 1 1	1 1 1 1
0 1 0	0 1	1 0 0	0 1 1	1 0 1 1	1 0 1 1
0 1 1	**	0 0 0	0 0 0	0 0 0 1	0 0 0 1

Conclusiones

Jiménez Treviño Emilio Cristóbal

En esta práctica se logró implementar el direccionamiento entrada-estado con el cual en nuestra FPGA se pudo observar cómo es que dependiendo de nuestras entradas en XYZ recorría cierto camino o otro, con esta práctica por fin pude afianzar mis conocimientos de llenado de la memoria ROM que siempre me costó mucho trabajo debido a que tuvimos muchos problemas con eso en esta práctica ya que no entendíamos ni que observar ni si estaba bien o mal al final se solucionó con ayuda de un ayudante de profesor que va conmigo en servicio que me explico, también reduje un poco el reloj para mejorarlo y verlo más fácil porque iba muy rápido.

Martínez Pérez Brian Erik

Logramos cumplir con el propósito de implementar el direccionamiento entrada-estado. Los módulos VHDL permitieron construir una máquina de estados microprogramada. La ROM almacenaba las instrucciones con campos de prueba, liga y salida. Los multiplexores seleccionaron el próximo estado según condiciones externas. El registro almacenó y actualizó el estado presente. La simulación verificó transiciones y salidas correctamente. Además se notó el cambio en el tamaño de la memoria ROM ya que ahora pasamos a tener solo 8 registros respecto al método anterior de trayectoria, en el cual teníamos 64 registros.

Robles Jimenez Marco Antonio

Esta práctica me permitió entender con claridad el enfoque entrada-estado: trasladar la complejidad de la lógica a una ROM que, a partir del par (*estado presente, entradas*), devuelve los campos de prueba, ligas y salidas, mientras que el registro conserva el estado y los multiplexores coordinan la transición y la activación de salidas en función de *qsel*. Al recorrer el flujo ASM → tabla → VHDL (registro, ROM, div_datos, mux_prueba, mux_liga, mux_salida, div_frec) → integración en Quartus → asignación de pines → simulación/DE10-LITE, confirmé la trazabilidad entre la carta ASM y cada palabra de la ROM es lo que garantiza que las transiciones observadas en hardware coinciden con el diseño, y la codificación compacta de estados hace que, para este caso, el mapa en memoria sea mucho más pequeño que con el direccionamiento por trayectoria.

Bibliografía

Laboratorio de Organización y Arquitectura de Computadoras. (2020, octubre 11). *Práctica No. 4 Construcción de Máquinas de estados Usando Memorias Direccionamiento Entrada - Estado*.