Electrónica Digital I

Brahiam Campino
Luisa Gallo

Sistema digital de monitoreo y control de nivel de un tanque mediante FPGA

Primera entrega — Lógica combinacional

El objetivo de esta primera entrega es diseñar e implementar, sobre FPGA, la parte combinacional del sistema de monitoreo de nivel del tanque, y la activación de la motobomba que permite mantenerlo en un nivel de llenado adecuado, a partir de la lectura de 5 sensores de nivel, el sistema debe determinar el porcentaje de llenado del tanque, y mostrar el nivel en el que está según los sensores y detectar lecturas físicamente inconsistentes y decidir si activa o no la motobomba en dependencia de la lectura de los mismos.

1. Descripción general

Hay 2 tanques uno donde se toma el agua **(Tanque principal)** y otro donde se deposita el agua **(Tanque de trabajo)**, cada tanque cuenta con sensores ubicados en diferentes puntos, estos tienen que entregar un valor digital de 0 a 1 donde indique el nivel del líquido en los tanques.

Sensor	Altura en el tanque	Nivel que indica (Displays) o leds
S1	Baja	25 %
S2	Media-baja	50 %
S3	Media-alta	75 %
S4	Alta (tope)	100 %
S5	Hay o no hay agua	1 o 0

2. Entradas y salidas del sistema

El sistema tiene en total 5 sensores, con dos propósitos distintos:

S1, S2, S3, S4: ubicados en el tanque de trabajo, indican el porcentaje de llenado (ya descritos en la sección 1).

S5: ubicado en el tanque principal, es la fuente desde donde se toma agua para llenar el tanque de trabajo. Indica si hay o no agua disponible en esa fuente.

Salidas asociadas a S1–S4: indicación (En led y visual por medio de displays) del nivel del tanque de trabajo en los siguientes estados:

- 0 %
- 25 %
- 50 %
- 75 %
- 100 %
- Error de sensores (combinación físicamente inconsistente). Indicador de error en la combinación de activación de los sensores.

Salida asociada a S5: un LED ROJO que indica si hay o no agua disponible en el tanque principal. Este LED es independiente del resto del sistema.

Activación de la motobomba (on-off):

Brahiam Campino
Luisa Gallo

se activa si hay agua en el tanque principal (Es decir si el S5=1); apenas el tanque de trabajo supere el 75% la motobomba se tiene que apagar automáticamente.

Si no hay agua en el tanque principal, la motobomba se tiene que apagar.

3. Tabla de verdad

La combinación de sensores activos debe ser físicamente coherente (a medida que sube el nivel, se activan los sensores de abajo hacia arriba). Cualquier otra combinación debe reportarse como error.

S4	S3	S2	S1	Nivel
0	0	0	0	0 %
0	0	0	1	25 %
0	0	1	1	50 %
0	1	1	1	75 %
1	1	1	1	100 %
Cualquier combinación físicamente inconsistente (no monótona)				ERROR DE SENSOR

4. Protección de entradas y salidas de la FPGA

Este es un requisito formal del proyecto: ningún sensor o actuador puede conectarse directamente a un pin de la FPGA sin una etapa de protección o adaptación de niveles.

Entradas (sensor → FPGA): según el tipo de sensor, considerar resistencias limitadoras, resistencias de pull-up/pull-down, diodos de protección/TVS o una etapa de buffer/comparador, de acuerdo con los niveles eléctricos reales del sensor.

Salidas (FPGA → indicador): los pines de la FPGA solo deben manejar cargas pequeñas (LEDs con su resistencia limitadora, display de 7 segmentos). La FPGA genera señales de control; no debe alimentar directamente cargas de potencia.

5. Arquitectura interna del sistema (dentro de la FPGA)

Una vez que la señal de cada sensor fue caracterizada físicamente, protegida (sección 4) y entra a la FPGA, todo lo que sigue hasta llegar a las salidas (LED y displays) se resuelve completamente por programación. No hay más componentes físicos externos de por medio, salvó la protección de salida ya vista.

Esta sección describe qué debe hacer cada etapa, no qué componente usar. Es su trabajo, a partir de la función y las restricciones descritas, decidir con qué bloque de los vistos en clase la resuelven — y en algunos casos, decidir si de verdad necesitan esa etapa por separado.

5.1 Camino del sensor S0 (tanque principal)

Este camino es el más simple de todo el sistema: la señal de S0, una vez caracterizada y protegida, solo necesita encender o apagar un LED según haya o no agua en el tanque principal. No requiere ninguna etapa intermedia de procesamiento.

Punto a resolver: definan si la lógica del LED debe ser directa o invertida, según el tipo de sensor que elijan y la polaridad de la señal ya condicionada.

Electrónica Digital I


Brahiam Campino
Luisa Gallo

6.2 Camino de los sensores de nivel (S1–S4)

Este camino sí requiere procesamiento interno, organizado en tres etapas antes de llegar a los displays:

Etapa	Entrada	Salida	Función que debe cumplir	Pista / restricción de diseño
Etapa A	4 bits crudos (S1–S4)	Señales de control (una activa a la vez, según el nivel; o una señal de lectura inválida)	Leer los 4 bits crudos y determinar sin ambigüedad cuál de los 5 niveles está activo, detectando además si la combinación no es físicamente posible.	*¿Qué bloque combinacional permite comparar patrones de bits entre sí para tomar esta decisión?*
Etapa B	Señales de control de la Etapa A + un valor constante por cada nivel posible	Un único valor multibit correspondiente al nivel actualmente activo	Dejar pasar únicamente el valor asociado al nivel activo, bloqueando (o llevando a cero) el resto.	*Debe resolverse SIN estructura comportamental (nada de process/case): solo con ecuaciones concurrentes. Revisen si en verdad necesitan la Etapa A por separado, o si aquí mismo pueden cargar la máscara de selección.*
Etapa C	Valor multibit seleccionado en la Etapa B	3 conjuntos de señales, uno por cada display de 7 segmentos	Repartir/organizar ese valor entre los 3 displays (centenas, decenas, unidades), entregando a cada uno el dígito que le corresponde.	*Analicen si conviene resolverla con o sin estructura comportamental, y justifiquen en el informe la decisión que tomen.*


7. Imagen del diseño físico



Electrónica Digital I


Brahiam Campino
Luisa Gallo


8 Diagrama de bloques del sistema



Electrónica Digital I

Brahiam Campino
Luisa Gallo





9. Entregables

- Código fuente (VHDL o esquemático) de la lógica combinacional.

Electrónica Digital I

Brahiam Campino
Luisa Gallo

- Simulación en Quartus, con todos los vectores que simulen las condiciones del sistema, incluyendo las condiciones de don´t care.
- Tabla de verdad completa, incluyendo el manejo de combinaciones inválidas.
- Diagrama de bloques del sistema, incluyendo el camino de S0 y las etapas A, B y C de S1–S4.
- Informe breve justificando: la protección de entradas/salidas seleccionada, qué bloque usaron en cada etapa (A, B y C) y por qué, y si decidieron omitir alguna etapa Y LA SIMULACION ANALIZADA.

PUEDEN FORMAR GRUPOS DE 3 PERSONAS.

FECHA MAXIMA DE ENTREGA, 13 OCTUBRE DURANTE EL TA