
ELECTRÓNICA DIGITAL I · SEGUNDA ENTREGA · CLASE 3 DE 5

Teclado matricial

Ocho cables, dieciséis teclas: barrido, antirrebote y un pulso limpio por cada tecla.

CÓMO ESTÁ CONSTRUIDO

Cada tecla une una fila con una columna



16 teclas con solo 8 pines: 4 filas (salidas de la FPGA) y 4 columnas (entradas).

Presionar el **5** conecta eléctricamente fila1 con col1. Nada más.

Para saber cuál tecla es, hay que preguntar fila por fila: eso es el **barrido**.

EL BARRIDO · EJEMPLO: ALGUIEN PRESIONA EL 5

Una fila en 0 a la vez; la columna que cae delata la tecla

tick	filas (salida)	columnas (entrada)	Decisión
1	1110	1111	nadie en fila0 → avanzar
2	1101	**1101**	**una sola columna en 0 → tecla 5, congelar fila**
3	1101	1101	sigue presionada → fila congelada
4	1101	1111	la soltaron → avanzar a fila2
—	—	1001	dos columnas en 0 → lectura descartada

Las columnas tienen pull-up: en reposo leen 1. Un tick cada 1 ms recorre las 4 filas en 4 ms.

PROTECCIÓN · SECCIÓN 8.1 DE LA GUÍA

Dos teclas en la misma columna pueden hacer un corto

El problema

Si se presionan 1 y 4 a la vez, fila0 (en 0) queda unida a fila1 (en 1) a través de col0. Dos salidas de la FPGA en corto.

La solución

330 Ω en serie con cada fila. Peor caso: 3,3 V / 660 Ω ≈ 5 mA. Pull-up de 10 kΩ en cada columna.

Para el informe

Comparen esa corriente con la máxima por pin de la hoja de datos del Cyclone IV. Teclado siempre a 3,3 V, nunca a 5 V.

TECLADO_4X4.VHD · BLOQUE ESTRUCTURAL

Cuatro bloques que ya conocen, en cadena



El truco de los 5 bits

El antirrebote recibe hay_tecla & código juntos. Así la tecla y su código se estabilizan en el mismo ciclo y nunca se desalinean.

Lo que sale

tecla_valida dura un solo ciclo por pulsación. tecla_cod se queda estable para que la FSM lo lea en ese ciclo.

BARRIDO_TECLADO.VHD · TODO 4

Tres casos en el process del barrido

```
if rising_edge(clk) then
  if rst = '1' then
    -- fila, hay_r y cod_r a cero
  elsif tick = '1' then
    if columnas = "1111" then
      -- caso 1: ¿?
    elsif una_col = '1' then
      -- caso 2: ¿?
    else
      -- caso 3: ¿?
    end if;
  end if;
end if;
```

Completen cada caso con la tabla de la diapositiva 3.

Pregunta: ¿en cuál de los tres casos **no** se asigna cod_r? ¿Es un latch? ¿Por qué no?

fila es unsigned de 2 bits: fila + 1 pasa de 3 a 0 solo.

TABLA DE CÓDIGOS · TODO 1 Y 2

Fila y columna forman una dirección

```
fila_col <= std_logic_vector(fila)
          & col_idx;


with fila_col select
  cod_tabla <=
    "0001" when "0000", -- 1
    "0010" when "0001", -- 2
    "0011" when "0010", -- 3
    "1010" when "0011", -- A
    -- filas 1, 2 y 3: ustedes
```

Tecla	Código
0 a 9	su valor
A · B · C · D	1010 a 1101
*	1110
#	1111

una_col vale 1 solo para 1110, 1101, 1011 o 0111: un with select con esas cuatro opciones.

DIAGRAMA DE TIEMPOS · ILUSTRATIVO CON N = 4

Del rebote al pulso limpio



hay_raw copia el rebote en cada tick. estable solo sube tras N ticks iguales (en el proyecto N = 20, es decir 20 ms). La línea punteada marca la tecla aceptada.

TB_TECLADO.VHD

El testbench imita los contactos, no el código

```
-- la columna cae si su tecla está presionada
-- Y la FPGA puso su fila en 0
gen_col : for c in 0 to 3 generate
  columnas(c) <= '0' when k_on
    and k_col = c
    and filas(k_fila) = '0'
    else '1';
end generate;

presionar(1, 1, 60 ms); -- tecla 5
```

presionar hace 3 rebotes al bajar, mantiene, y 2 rebotes al soltar.

Si el barrido está mal, el testbench lo nota, igual que el teclado real.

Prueba: las 16 teclas, una tecla mantenida 2 s, un toque de 10 ms y dos teclas a la vez.

TALLER EN CLASE

Primero el testbench, después la tarjeta

1 · Simulación

Completen barrido_teclado y teclado_4x4. Meta: tb_teclado con 19 OK.

2 · Montaje

Teclado a 3,3 V, 330 Ω en cada fila, pines de demo_teclado.qsf.

3 · Demo

LED[3:0] = última tecla. LED[7:4] = cuántas se aceptaron.

4 · Experimento

N_REBOTE = 1 y presionen una tecla. ¿Cuánto sube el contador?