
ELECTRÓNICA DIGITAL I · SEGUNDA ENTREGA · CLASE 2 DE 5

Teclado matricial

Ocho cables, dieciséis teclas: identificar sus pines, conectarlo a la tarjeta y leerlo con un pulso limpio por tecla.

CÓMO ESTÁ CONSTRUIDO

Cada tecla une una fila con una columna



16 teclas con solo 8 pines: 4 filas (salidas de la FPGA) y 4 columnas (entradas).

Presionar el **5** conecta eléctricamente fila1 con col1. Nada más.

Para saber cuál tecla es, hay que preguntar fila por fila: eso es el **barrido**.

LABORATORIO · PASO 1

Cuál pin es cuál: se mide, no se adivina

1 · Un par por tecla

Multímetro en continuidad. Presionen **1**: suena un solo par de pines, la fila 0 y la columna 0.

2 · La diagonal

Repitan con **5**, **9** y **D**. Cada tecla da un par nuevo: los 8 pines quedan emparejados.

3 · ¿Cuál es la fila?

Presionen **2**. El pin que comparte con la tecla 1 es la **fila 0**; el que comparte con la 5 es la **columna 1**.

Lo típico: pines 1 a 4 = filas, 5 a 8 = columnas, viendo el teclado de frente. Hay teclados distintos: siempre se verifica, con el teclado desconectado.

EL BARRIDO · EJEMPLO: ALGUIEN PRESIONA EL 5

Una fila en 0 a la vez; la columna que cae delata la tecla

tick	filas (salida)	columnas (entrada)	Decisión
1	1110	1111	nadie en fila0 → avanzar
2	1101	**1101**	**una sola columna en 0 → tecla 5, congelar fila**
3	1101	1101	sigue presionada → fila congelada
4	1101	1111	la soltaron → avanzar a fila2
—	—	1001	dos columnas en 0 → lectura descartada

Las columnas tienen pull-up: en reposo leen 1. Un tick cada 1 ms recorre las 4 filas en 4 ms.

PROTECCIÓN · SECCIÓN 8.1 DE LA GUÍA

Dos teclas en la misma columna pueden hacer un corto

El problema

Si se presionan 1 y 4 a la vez, fila0 (en 0) queda unida a fila1 (en 1) a través de col0. Dos salidas de la FPGA en corto.

La solución

330 Ω en serie con cada fila. Peor caso: 3,3 V / 660 Ω ≈ 5 mA. Pull-up de 10 kΩ en cada columna.

Para el informe

Comparen esa corriente con la máxima por pin de la hoja de datos del Cyclone IV. Teclado siempre a 3,3 V, nunca a 5 V.

Filas a JP2-4…7, columnas a JP2-8, 9, 10 y 13


Señal	FPGA	JP2	Vía
`filas(0..3)`	`T15 T14 T13 R13`	4 5 6 7	330 Ω en serie
`columnas(0..2)`	`T12 R12 T11`	8 9 10	directo · pull-up
`columnas(3)`	`T10`	13	directo · pull-up
no usar		11 · 12	5 V · GND

Sin USB mientras se cablea. Revisa el compañero, luego se energiza.

Pull-up interno activado en el .qsf, o 10 kΩ a JP2-29 (3,3 V).

Nunca 5 V. El teclado no necesita alimentación ni GND.

Un valor se acepta solo si se queda quieto



Cada cambio de la entrada reinicia la cuenta. La salida copia la entrada cuando la cuenta llega a N (línea punteada).


Teclado: N = 20 ticks de 1 ms

Sensores S1–S4: N = 200 ticks de 1 ms

La misma entidad, otro generic. No se escribe dos veces.

TECLADO_4X4.VHD · BLOQUE ESTRUCTURAL

Cuatro bloques que ya conocen, en cadena



El truco de los 5 bits

El antirrebote recibe hay_tecla & código juntos. Así la tecla y su código se estabilizan en el mismo ciclo y nunca se desalinean.

Lo que sale

tecla_valida dura un solo ciclo por pulsación. tecla_cod se queda estable para que la FSM lo lea en ese ciclo.

BARRIDO_TECLADO.VHD · TODO 4

Tres casos en el process del barrido

```
if rising_edge(clk) then
  if rst = '1' then
    -- fila, hay_r y cod_r a cero
  elsif tick = '1' then
    if columnas = "1111" then
      -- caso 1: ¿?
    elsif una_col = '1' then
      -- caso 2: ¿?
    else
      -- caso 3: ¿?
    end if;
  end if;
end if;
```

Completen cada caso con la tabla de la diapositiva 4.

Pregunta: ¿en cuál de los tres casos **no** se asigna cod_r? ¿Es un latch? ¿Por qué no?

fila es unsigned de 2 bits: fila + 1 pasa de 3 a 0 solo.

TABLA DE CÓDIGOS · TODO 1 Y 2

Fila y columna forman una dirección

```
fila_col <= std_logic_vector(fila)
          & col_idx;


with fila_col select
  cod_tabla <=
    "0001" when "0000", -- 1
    "0010" when "0001", -- 2
    "0011" when "0010", -- 3
    "1010" when "0011", -- A
    -- filas 1, 2 y 3: ustedes
```

Tecla	Código
0 a 9	su valor
A · B · C · D	1010 a 1101
*	1110
#	1111

una_col vale 1 solo para 1110, 1101, 1011 o 0111: un with select con esas cuatro opciones.

DIAGRAMA DE TIEMPOS · ILUSTRATIVO CON N = 4

Del rebote al pulso limpio



hay_raw copia el rebote en cada tick. estable solo sube tras N ticks iguales (en el proyecto N = 20, es decir 20 ms). La línea punteada marca la tecla aceptada.

TB_TECLADO.VHD

El testbench imita los contactos, no el código

```
-- la columna cae si su tecla está presionada
-- Y la FPGA puso su fila en 0
gen_col : for c in 0 to 3 generate
  columnas(c) <= '0' when k_on
    and k_col = c
    and filas(k_fila) = '0'
    else '1';
end generate;

presionar(1, 1, 60 ms); -- tecla 5
```

presionar hace 3 rebotes al bajar, mantiene, y 2 rebotes al soltar.

Si el barrido está mal, el testbench lo nota, igual que el teclado real.

Prueba: el antirrebote solo, las 16 teclas, una tecla mantenida 2 s, un toque de 10 ms y dos teclas a la vez.

LABORATORIO · PASO 3 · DEMO_TECLADO

Cada tecla, su código y un solo conteo

1. File › Open Project › analizar/demo_teclado.qpf

2. Ctrl+L y revisar: 0 latches

3. Programmer › demo_teclado.sof › Start

4. KEY0 = reset. Prueben las 16 teclas

LED[3:0] = código de la última tecla.
LED[7:4] = teclas aceptadas: sube **exactamente 1** por pulsación.

Tecla	LED3…LED0
1	0001
5	0101
A	1010
0	0000
*	1110
#	1111

TALLER EN CLASE

Primero el testbench, después la tarjeta

1 · Simulación

Completen antirrebote, barrido_teclado y teclado_4x4. Meta: tb_teclado con 22 OK.

2 · Montaje

Pines identificados, 330 Ω en cada fila, filas a JP2-4…7 y columnas a JP2-8, 9, 10 y 13.

3 · Demo

LED[3:0] = última tecla. LED[7:4] = cuántas se aceptaron.

4 · Experimento

N_REBOTE = 1 y presionen una tecla. ¿Cuánto sube el contador?