Diseño e Implementación de un Amplificador de Potencia Multietapa Clase AB

Felipe Aviles Castro, Brahiam Alberto Campiño Romero
Universidad de Ibagué
brahiam.campino@estudiantesunibague.edu.co

***Resumen*—En el presente trabajo se desarrolló el diseño e implementación de un amplificador de potencia multietapa orientado a amplificar la señal de audio de un teléfono celular hasta niveles de potencia adecuados para un parlante de $8\,\Omega$. El sistema está compuesto por cuatro etapas: una etapa JFET en autopolarización, una etapa en emisor común (EC), una etapa colector común (CC) en configuración Darlington y una etapa de potencia push-pull clase AB. El diseño requirió múltiples iteraciones de cálculo y ajuste debido a problemas de adaptación de impedancias, estabilidad térmica y limitaciones prácticas de montaje. El amplificador fue diseñado para una entrada de 200 mVp y una salida de aproximadamente 10 Vp y 1.25 Ap sobre la carga, lo que corresponde a una potencia promedio de diseño de ≈ 6.25 W para señal senoidal. En las pruebas experimentales se observaron picos de salida de hasta 11.1 V, equivalentes a una potencia instantánea pico de ≈ 15 W y a una potencia promedio estimada entre 5 y 8 W. Las observaciones prácticas fueron coherentes con los cálculos teóricos.**

***Palabras clave*—Amplificador clase AB, JFET, Darlington, colector común, emisor común, adaptación de impedancias.**

I. Introducción

Los amplificadores de potencia son dispositivos fundamentales en sistemas electrónicos debido a su capacidad de entregar energía suficiente a cargas de baja impedancia manteniendo la integridad de la señal. Sin embargo, su diseño implica desafíos relacionados con la estabilidad térmica, la transferencia de potencia y la adaptación de impedancias entre etapas.

En este proyecto se desarrolló un amplificador de potencia multietapa compuesto por un JFET, una etapa en emisor común, una etapa buffer en colector común Darlington y una etapa de salida clase AB, con el propósito de amplificar la señal de audio de un celular hacia un parlante buscando la mayor potencia posible. El objetivo principal fue obtener una ganancia total de voltaje aproximada de

$$A_v = 50 \tag{1}$$

a partir de una señal de entrada de

$$V_{in} = 200\ \text{mVp} \tag{2}$$

garantizando además una adecuada entrega de corriente hacia la carga.

II. Especificaciones del diseño

Los parámetros iniciales del diseño se resumen en la Tabla I. La potencia en la carga se expresa en vatios (W), ya que la carga es resistiva; para una señal senoidal de amplitud V_p sobre una carga R_L:

$$P_{pico} = \frac{V_p^2}{R_L}, \qquad P_{prom} = \frac{V_p^2}{2R_L} = \frac{V_p I_p}{2}. \tag{3}$$

TABLA I: Parámetros iniciales

Parámetro	Valor
Voltaje de entrada	200 mVp
Voltaje de salida requerido	10 Vp
Carga	$8\,\Omega$
Corriente pico requerida	1.25 Ap
Potencia pico instantánea	12.5 W
Potencia promedio (senoidal)	6.25 W
Alimentación	25 V
Ganancia total de voltaje	$A_v = 50$
Ganancia total de corriente*	$A_i = 6.25 \times 10^6$

*Calculada como $I_{p,carga}/I_{p,in}$ con $I_{p,in} = 200\ \text{mV}/1\ \text{M}\Omega = 200\ \text{nA}$, es decir, suponiendo una resistencia de entrada de 1 MΩ en la etapa JFET.

TABLA II: Dispositivos utilizados

Etapa	Dispositivo
JFET autopolarizado	2SK30 (canal N)
Emisor común	2N3904
Colector común Darlington	2 transistores TIP†
Amplificador clase AB	TIP31C y TIP32C

†Ver la Sección VIII, punto 2.

III. Desarrollo del diseño

A. Etapa de potencia clase AB

El diseño inició a partir de la etapa de potencia clase AB debido a que esta determina las condiciones de carga necesarias para las etapas anteriores. Inicialmente se realizaron modificaciones al circuito visto en laboratorio, agregando resistencias de potencia en la salida con el fin de reducir la distorsión y mejorar la estabilidad frente a variaciones de señal.

Posteriormente se observó que la resistencia de entrada calculada era demasiado baja, afectando negativamente la

adaptación de impedancias. Debido a esto se aumentó el voltaje de polarización y se modificó el valor de la resistencia R_2, permitiendo incrementar la resistencia de entrada de la etapa.

La etapa clase AB se implementó con un par complementario TIP31C (NPN, $\beta \approx 140$) y TIP32C (PNP, $\beta \approx 154$), con un beta promedio de

$$\beta \approx 147 \tag{4}$$

y una alimentación de $V_{CC} = 25$ V, que cumple el criterio $V_{CC} > 2V_L$. Además, a la salida del Darlington se añadió una resistencia de potencia debido a la elevada corriente que circula en esta región del circuito. Los cálculos se muestran en las Figs. 1 y 2.




Fig. 1: Cálculos de la etapa clase AB: corriente de carga, criterio de alimentación y análisis DC.

B. Etapa JFET en autopolarización

La primera etapa de amplificación fue implementada mediante un transistor JFET 2SK30 de canal N en configuración de autopolarización. Esta etapa fue seleccionada debido a su alta impedancia de entrada y su capacidad para amplificar señales pequeñas sin cargar significativamente la fuente. A partir de los parámetros medidos del dispositivo ($V_P \approx -2.44$ V, $I_{DSS} \approx 2.3$ mA) y de la ecuación de Shockley se obtuvo el punto de operación $V_{GS} \approx -0.93$ V, $I_D \approx 1.06$ mA, con una transconductancia $g_m \approx 1.42$ mS (Fig. 3).

La etapa fue diseñada para proporcionar una ganancia aproximada de

$$A_{v(JFET)} \approx 5 \tag{5}$$

cargada con la resistencia de entrada de la etapa EC (≈ 16 kΩ), lo que llevó a una resistencia de drenador de $R_D \approx 15.9$ kΩ (Fig. 4). Durante el diseño se encontró que la resistencia de carga debía mantenerse relativamente baja para evitar un aumento excesivo de la resistencia reflejada hacia las etapas siguientes.




Fig. 2: Cálculos de la etapa clase AB: modelo AC y dimensionamiento de R_2.




Fig. 3: Cálculos de polarización y transconductancia de la etapa JFET.




Fig. 4: Cálculos de ganancia de la etapa JFET y ganancias globales del sistema.

C. Etapa emisor común

La segunda etapa consistió en un transistor 2N3904 en configuración emisor común, diseñada para proporcionar una ganancia aproximada de

$$A_{v(EC)} \approx 10 \tag{6}$$

con un beta aproximado de

$$\beta = 300. \tag{7}$$

La resistencia de emisor se obtuvo a partir de la ganancia requerida y de la resistencia de carga equivalente, que corresponde a la resistencia de entrada de la etapa Darlington (≈ 12 kΩ):

$$R_E = 600\ \Omega \tag{8}$$

y posteriormente la resistencia reflejada

$$R_{ref} = \beta R_E \approx 180\ \text{k}\Omega. \tag{9}$$

Con este valor se calcularon la resistencia de base R_B y las resistencias del divisor de tensión mediante análisis de mallas y polarización DC. Para garantizar estabilidad térmica se utilizó el criterio

$$R_B = 0.1\,\beta R_E = 18\ \text{k}\Omega \tag{10}$$

que aproxima el punto de operación a una condición térmicamente estable. La resistencia de entrada resultante de la etapa fue $R_{in(EC)} \approx 16.4$ kΩ, que es la carga vista por la etapa JFET (Figs. 5 y 6).

D. Etapa colector común Darlington

La etapa colector común se implementó con dos transistores en configuración Darlington. La ganancia de corriente del




Fig. 5: Primera iteración de cálculo de la etapa emisor común (con $V_{CC} = 30$ V, descartada).




Fig. 6: Cálculo final de la etapa emisor común con $V_{CC} = 25$ V.

par es aproximadamente el producto de las ganancias individuales, $\beta_D \approx \beta_1 \beta_2$; el valor usado en los cálculos fue

$$\beta_D \approx 18\,000. \tag{11}$$

Esta etapa se empleó como buffer de impedancia, debido a que un solo transistor en colector común no proporcionaba suficiente ganancia de corriente ni estabilidad práctica.

Su objetivo es elevar la baja resistencia de entrada de la etapa clase AB hasta un valor que la etapa EC pueda manejar. Como se resume a continuación, en la cadena cada etapa carga a la anterior:

- La etapa JFET ve como carga $R_{in(EC)} \approx 16$ kΩ.
- La etapa EC ve como carga $R_{in(D)} \approx 12$ kΩ, la resistencia de entrada del Darlington.
- El Darlington ve como carga la entrada de la etapa clase AB.

La resistencia de base del Darlington fue calculada a partir de la ecuación de resistencia de entrada $R_{in} = R_B \parallel h_{fe}(R_E \parallel R_L)$, considerando

$$R_L = R_{in(AB)}. \tag{12}$$

En la iteración final (Fig. 8) se obtuvo $R_B \approx 12.2$ kΩ, con valores comerciales $R_1 = 43$ kΩ y $R_2 = 15$–18 kΩ, y una ganancia de corriente de la etapa

$$A_i = \frac{R_{in}}{R_L} \approx 120. \tag{13}$$

Posteriormente se verificó que no existieran inconsistencias en las ecuaciones de polarización.




Fig. 7: Primera iteración de cálculo de la etapa colector común Darlington ($A_i \approx 57$).

E. Diseño general en Proteus

El diseño completo implementado en Proteus se muestra en la Fig. 9. Esta simulación permitió verificar el comportamiento general del sistema antes del montaje físico.




Fig. 8: Iteración final de la etapa colector común Darlington ($A_i \approx 120$).

IV. Resultados experimentales

Las pruebas experimentales se realizaron inicialmente por etapas para verificar la coherencia entre los cálculos teóricos y las mediciones prácticas.

La Fig. 10 muestra la señal de audio del celular usada como entrada. Su valor RMS medido fue de 139.7 mV, con picos entre -297 mV y $+248$ mV, consistentes con la entrada de diseño de 200 mVp.

Durante el montaje se presentaron problemas asociados a falsos contactos y daños en algunos pines de la protoboard, lo cual afectó inicialmente la transmisión de la señal (Figs. 11 y 12). A pesar de estas dificultades, las pruebas individuales mostraron una correlación adecuada entre teoría y práctica. Posteriormente se integró el sistema completo, obteniendo funcionamiento correcto tanto en baja como en media potencia.

En las pruebas de baja potencia el sistema funcionó correctamente desde el primer intento. En media potencia fue necesario modificar algunas resistencias y reemplazar la protoboard debido a problemas técnicos del montaje.

La Fig. 13 muestra una prueba con señal senoidal de 5 kHz: para una entrada de 101.1 mVpp se midió una salida de 3.03 Vpp, es decir, $A_v \approx 30$ en el punto medido, sin distorsión visible.

La Fig. 14 muestra la salida final con señal de audio. El canal 1 registró 18.0 Vpp con un máximo de 11.1 V. Con estos valores, la potencia instantánea pico sobre la carga fue

$$P_{pico} = \frac{(11.1\ \text{V})^2}{8\ \Omega} \approx 15.4\ \text{W}, \tag{14}$$

y la potencia promedio, estimada como la de una senoidal de igual amplitud, se encuentra entre

$$\frac{(9\ \text{V})^2}{2 \cdot 8\ \Omega} \approx 5\ \text{W} \quad \text{y} \quad \frac{(11.1\ \text{V})^2}{2 \cdot 8\ \Omega} \approx 7.7\ \text{W}. \tag{15}$$




Fig. 9: Diseño completo del amplificador multietapa en Proteus.



Fig. 10: Señal de audio de entrada (celular): 139.7 mV RMS.




Fig. 12: Montaje experimental del amplificador multietapa en protoboard.




Fig. 11: Banco de pruebas: fuentes, generador y osciloscopio.



Fig. 13: Prueba con senoidal de 5 kHz: entrada 101.1 mVpp (C1, amarillo) y salida 3.03 Vpp (C2, azul).

El sistema operó sin recalentamiento significativo en este rango, lo que indica que la etapa de potencia y la adaptación entre etapas fueron adecuadamente seleccionadas.




Fig. 14: Salida final con señal de audio: 18.0 Vpp, $V_{max} = 11.1$ V.

A. *Diseño PCB*

También se realizó el diseño PCB del sistema, mostrado en la Fig. 15; por limitaciones de tiempo no fue posible fabricar la baquela.




Fig. 15: Diseño PCB realizado en Proteus.

V. Discusión

El diseño evidenció la importancia de la adaptación de impedancias en sistemas multietapa. Se observó que pequeñas variaciones en la resistencia de entrada de una etapa modificaban considerablemente las condiciones de polarización de la anterior y la estabilidad global del circuito.

La utilización del Darlington permitió solucionar los problemas de baja ganancia de corriente y adaptación de impedancias, que no pudieron resolverse con una sola etapa CC.

Asimismo, se comprobó experimentalmente que la resistencia de carga de la etapa EC ($\approx 12\,\text{k}\Omega$) debía mantenerse menor que la de la etapa JFET ($\approx 16\,\text{k}\Omega$) para evitar valores excesivos de resistencia reflejada que afectaran el cálculo de R_B.

Las pruebas prácticas también permitieron identificar limitaciones del uso de protoboard en sistemas de media potencia, especialmente falsos contactos y calentamiento localizado.

VI. Conclusiones

Se diseñó e implementó un amplificador de potencia multietapa compuesto por una etapa JFET, una etapa emisor común, una etapa colector común Darlington y una etapa clase AB, capaz de amplificar la señal de audio de un celular hacia un parlante de $8\,\Omega$.

El diseño teórico apunta a una ganancia total de voltaje de

$$A_v = A_{v(JFET)} \cdot A_{v(EC)} \approx 5 \cdot 10 = 50, \tag{16}$$

ya que las etapas Darlington y clase AB tienen ganancia de voltaje cercana a la unidad y aportan principalmente ganancia de corriente.

Experimentalmente se alcanzaron picos de 11.1 V sobre la carga ($\approx$ 15 W instantáneos pico, entre 5 y 8 W promedio estimados), manteniendo estabilidad térmica.

La etapa JFET proporcionó alta impedancia de entrada, la etapa EC aportó la mayor parte de la ganancia de voltaje y la etapa Darlington resolvió la adaptación de impedancias hacia la etapa clase AB. Las observaciones experimentales fueron coherentes con los cálculos teóricos; sin embargo, la validación cuantitativa etapa por etapa no puede presentarse debido a la pérdida de los datos (Sección VIII).

VII. Video de funcionamiento

El funcionamiento completo del amplificador puede observarse en: `https://www.youtube.com/watch?v=2Uj_PoNgtI4`

VIII. Fe de erratas y nota sobre los datos

Este documento es una versión corregida del informe entregado en el semestre 2026-1. Las mediciones originales tomadas durante las pruebas (puntos de operación DC y ganancias medidas por etapa) se perdieron después de la entrega. Por esta razón no se incluye una tabla comparativa entre valores teóricos y medidos, y los únicos datos cuantitativos experimentales son los que se pueden leer directamente en las capturas del osciloscopio (Figs. 10, 13 y 14).

Respecto a la versión original se corrigieron los siguientes errores:

1. **Potencia y unidades.** La versión original reportaba una potencia de 12 VA en el diseño y de 14 a 16 VA en las pruebas. El valor de diseño correspondía al producto $V_p I_p = 10\,\text{V} \times 1.25\,\text{A}$, que es la potencia instantánea pico, no la potencia promedio; para una senoidal, la potencia promedio es la mitad (≈ 6.25 W). El rango de 14–16 es consistente con la potencia instantánea pico para picos de 10.6–11.3 V, coherente con el máximo de 11.1 V medido en la Fig. 14. Además, sobre una carga resistiva la unidad correcta es el vatio (W), no el voltamperio (VA).
2. **Transistores y beta del Darlington.** El texto original indicaba $\beta \approx 1800$, mientras que las hojas de cálculo (Figs. 7 y 8) usan $h_{fe} = 18\,000$; este último es el valor correcto y es consistente con $\beta_D \approx \beta^2$ para transistores de $\beta \approx 134$. Además, la tabla de dispositivos indicaba dos

TIP32C, pero la hoja de cálculo final está anotada como "TIP 132". Como los datos del montaje se perdieron, no es posible confirmar cuál de los dos dispositivos se usó finalmente.

3. **Tensión de alimentación.** Las Figs. 5 y 7 usan $V_{CC} = 30$ V, mientras que las Figs. 1, 6 y 8 usan 25 V. Las hojas de 30 V corresponden a una iteración preliminar; el diseño final opera con 25 V.
4. **Adaptación de impedancias.** El texto original afirmaba que el Darlington debía adaptarse a la etapa JFET y presentaba la diferencia entre 16 kΩ y 12 kΩ como un requisito no alcanzado. En realidad, 16 kΩ es la resistencia de entrada de la etapa EC (carga del JFET) y 12 kΩ es la resistencia de entrada del Darlington (carga de la etapa EC); ambos valores son consistentes con el diseño.
5. **Ganancia de corriente del Darlington.** El texto original reportaba $A_i \approx 60$, valor de la primera iteración (Fig. 7, $A_i \approx 57$). La iteración final (Fig. 8) da $A_i \approx 120$.
6. **Ganancia total de corriente.** Se aclaró que $A_i = 6.25 \times 10^6$ supone una resistencia de entrada de 1 MΩ en la etapa JFET.
7. **Signo de V_P.** Para el JFET de canal N 2SK30, la tensión de estrangulamiento es negativa ($V_P \approx -2.44$ V).
8. **Conclusiones.** Se reemplazó la afirmación de que el sistema alcanzó $A_v \approx 50$ por la ganancia de diseño, ya que no se conserva una medición de la ganancia total. La única medición de ganancia disponible (Fig. 13) da $A_v \approx 30$, pero no se registró en qué punto del circuito se tomó.
9. **Forma.** Se corrigió "Universidad de ibagué" y se ajustaron los títulos de las figuras para identificar la iteración de cálculo y la prueba que muestra cada una.

REFERENCIAS

[1] A. Sedra y K. Smith, *Microelectronic Circuits*, 7th ed. Oxford University Press, 2015.

[2] R. Boylestad y L. Nashelsky, *Electronic Devices and Circuit Theory*, 11th ed. Pearson, 2013.

[3] P. Horowitz y W. Hill, *The Art of Electronics*, 3rd ed. Cambridge University Press, 2015.

[4] Datasheet TIP31C/TIP32C, STMicroelectronics.

[5] Datasheet 2N3904, ON Semiconductor.

[6] Datasheet 2SK30 JFET.