Diseño e Implementación de un Controlador PID Analógico con Amplificadores Operacionales para un Sistema de Levitación Electromagnética

Brahiam Alberto Campiño Romero
Programa de Ingeniería Electrónica
Universidad de Ibagué
Ibagué-Tolima, Colombia
brahiam.campino@estudiantesunibague.edu.co

***Abstract*—Se presenta el diseño, el cálculo teórico y la implementación de un controlador Proporcional-Integral-Derivativo (PID) completamente analógico, construido con amplificadores operacionales, destinado a estabilizar la posición de un objeto en levitación mediante fuerza electromagnética de atracción. El controlador entrega una señal de salida que varía entre 1 V y 3 V, proporcional al estado de corrección requerido por el sistema. Se justifica la elección del PID frente a alternativas de control más simples, se derivan las ecuaciones de diseño de cada etapa (diferenciador de error, proporcional, integral con anti-windup, derivativo y sumador), y se documentan las correcciones realizadas durante la etapa experimental, entre ellas la saturación del integrador y del sumador, y el efecto de carga observado en los divisores resistivos utilizados para generar los voltajes de referencia y de offset. Los resultados teóricos se contrastan con las mediciones obtenidas sobre el circuito implementado.**

***Index Terms*—control PID analógico, amplificador operacional, levitación magnética, anti-windup, control de posición, LM741**

I. Introducción y Justificación del Controlador

Un sistema de levitación electromagnética por atracción es, por naturaleza, un sistema inestable en lazo abierto: la fuerza de atracción entre el electroimán y el objeto aumenta al disminuir la distancia entre ambos, de modo que cualquier desviación respecto al punto de equilibrio tiende a crecer en lugar de corregirse por sí sola. Este comportamiento está respaldado por el teorema de Earnshaw [1], que demuestra que ninguna configuración estática de imanes puede sostener un cuerpo en equilibrio estable sin control activo.

Antes de seleccionar la estrategia de control se evaluaron las siguientes alternativas:

- **Control todo-o-nada:** produce una fuerza discontinua, generando oscilaciones bruscas incompatibles con un posicionamiento fino y continuo.
- **Proporcional (P) puro:** reacciona de forma instantánea al error, pero al no tener memoria del pasado, su salida es nula en el punto de equilibrio exacto (error nulo), dejando un error de estado estable permanente.
- **Proporcional-Derivativo (PD):** añade amortiguamiento y mejora la estabilidad dinámica, pero conserva el error de estado estable al carecer de acción integral.
- **Proporcional-Integral-Derivativo (PID):** combina los tres efectos de forma paralela. El término proporcional corrige el error instantáneo, el integral elimina el error de estado estable acumulando el historial reciente del error, y el derivativo introduce el amortiguamiento que el sistema no posee de forma natural, al no existir fricción mecánica real en un sistema sin contacto.

Matemáticamente, el controlador PID se expresa como la suma de tres términos independientes:

$$u(t) = K_p\, e(t) + K_i \int_0^t e(\tau)\, d\tau + K_d\, \frac{de(t)}{dt} \tag{1}$$

Es fundamental resaltar que los tres términos se implementan en configuración *paralela* y no en cascada: la definición matemática del PID es una suma, y una conexión en serie alteraría la función de transferencia resultante, acoplando las ganancias K_p, K_i y K_d entre sí e impidiendo su ajuste independiente.

II. Marco Teórico de Cada Etapa

La nomenclatura de referencia utilizada en esta sección corresponde a la Tabla II.

A. Amplificador diferenciador de error

Compara el voltaje del sensor de posición (V_{sensor}) contra el voltaje de referencia (V_{ref}). Con $R_1 = R_3$ y $R_2 = R_4$:

$$V_e = \frac{R_2}{R_1}\,(V_{ref} - V_{sensor}) \tag{2}$$

V_e alimenta en paralelo a las ramas P, I y D.

B. Etapa Proporcional (P)

Amplificador inversor simple, sin memoria:

$$V_P(t) = -K_p\, V_e(t) = -\frac{Pot_1}{R_5}\, V_e(t) \tag{3}$$

Por sí sola deja un error de estado estable, pues su salida es nula cuando el error es nulo.

C. Etapa Integral (I)

Acumula el historial del error, eliminando el error de estado estable que deja P:

$$V_I(t) = -\frac{1}{R_i C_i} \int V_e(t)\, dt \tag{4}$$

Un integrador ideal posee memoria infinita, lo que provoca saturación (*windup*) ante cualquier offset residual del amplificador operacional. Se incorpora una resistencia de fuga R_6 en paralelo con C_i, acotando la ganancia en continua a un valor finito y dotando al integrador de una memoria efectiva finita $\tau = R_6 C_i$:

$$G_{DC,max} = \frac{R_{11}}{Pot_2}, \qquad f_{aw} = \frac{1}{2\pi R_{11} C_i} \tag{5}$$

D. Etapa Derivativa (D)

Responde a la velocidad de cambio del error, aportando el amortiguamiento que el sistema no posee de forma natural:

$$V_D(t) = -Pot_3\, C_2\, \frac{dV_e(t)}{dt} \tag{6}$$

Se agrega una resistencia R_7 en serie con C_2 para limitar la ganancia a alta frecuencia y no amplificar ruido:

$$G_{max} = \frac{Pot_3}{R_6}, \qquad f_c = \frac{1}{2\pi R_6 C_2} \tag{7}$$

Esta etapa opera normalmente en el rango de milivoltios y no de voltios, ya que su salida depende de qué tan rápido cambia el error (de/dt) y no de su magnitud. Dado que la posición del objeto varía de forma mecánica —relativamente lenta frente a la respuesta eléctrica del circuito— de/dt es pequeña la mayor parte del tiempo, y V_D solo alcanza el rango de voltios durante una perturbación brusca. El voltaje residual de pocos milivoltios observado en reposo corresponde principalmente al offset de entrada propio del amplificador operacional (1 a 6 mV típico en el LM741), no a una derivada real distinta de cero.

E. Etapa Sumadora

Combina V_P, V_I, V_D y el offset V_{off}:

$$V_{PID} = -\left(\frac{R_{10}}{R_7} V_P + \frac{R_{10}}{R_8} V_I + \frac{R_{10}}{R_9} V_D + \frac{R_{10}}{R_{offset}} V_{off}\right) \tag{8}$$

Es la salida final del controlador, con rango de operación objetivo entre 1 V y 3 V.

F. Generación de V_{ref} y V_{off}

Para evitar fuentes adicionales, V_{ref} y V_{off} se generan desde una única fuente mediante divisores resistivos. Un divisor cargado por la etapa siguiente entrega un voltaje distinto al calculado (efecto de carga); por ello cada divisor se desacopla con un amplificador operacional en configuración de seguidor de voltaje (buffer no inversor, ganancia unitaria), de alta impedancia de entrada y baja impedancia de salida, que preserva el voltaje calculado sin alterarlo.

III. Cálculos de Diseño

Esta sección presenta la derivación completa de cada etapa a partir del análisis nodal del amplificador operacional (corriente de entrada nula, corto virtual entre sus terminales).

A. Diferenciador de error

Con $R_1 = R_3$, $R_2 = R_4$, corto virtual ($V^- = V^+$) y $I_1 = I_2$:

$$I_1 = \frac{V_1 - V^+}{R_1} = I_2 = \frac{V^+ - V_{out}}{R_2} \tag{9}$$

$$-\frac{V_{out}}{R_2} = \frac{V_1}{R_1} - V^+ \left(\frac{1}{R_1} + \frac{1}{R_2}\right) \tag{10}$$

$$V_{out} = \left(1 + \frac{R_2}{R_1}\right) V^+ - V_1 \frac{R_2}{R_1} \tag{11}$$

Sustituyendo el divisor de la rama no inversora, $V^+ = V_2 \dfrac{R_2}{R_1 + R_2}$, y simplificando:

$$\boxed{V_{out} = \frac{R_2}{R_1}(V_1 - V_2) = \frac{R_2}{R_1} V_s}, \qquad A_v = \frac{R_2}{R_1} \tag{12}$$

Diseño: se propone una ganancia unitaria para obtener la diferencia sin alterar las magnitudes de entrada:

$$A_v = 1, \qquad R_1 = 10\,\text{k}\Omega, \qquad V_{CC} > V_{out}, \qquad V_{ref} = 2\,\text{V} \tag{13}$$

Condiciones de voltajes máximos, medios y mínimos:

$$V_{out,max} = (5\text{V} - 2\text{V}) = \boxed{3\,\text{V}} \tag{14}$$

$$V_{out,min} = (0\text{V} - 2\text{V}) = \boxed{-2\,\text{V}} \tag{15}$$

$$V_{out,mid} = (2\text{V} - 2\text{V}) = \boxed{0\,\text{V}} \tag{16}$$

Despeje de R_2:

$$R_2 = A_v \cdot R_1 \tag{17}$$

Con $V_{CC,general} = 16\,\text{V}$, los valores finales de diseño son:

$$A_v = 1, \quad R_1 = 10\,\text{k}\Omega, \quad R_2 = 10\,\text{k}\Omega, \quad V_{CC} = \pm 16\,\text{V} \tag{18}$$

Ecuación final:

$$V_{out} = (V_{sensor} - V_{ref}) \tag{19}$$

B. Etapa Proporcional (P)

Con $V^- = 0$ (entrada no inversora a tierra) e $I_1 = I_2$:

$$\frac{V_{out1}}{R_5} = -\frac{V_{out2}}{Pot_1} \;\Rightarrow\; \boxed{A_v = \frac{Pot_1}{R_5}} \tag{20}$$

Diseño: con $R_5 = 10\,\text{k}\Omega$ y $V_{out,max} = 3\,\text{V}$ como referencia de prueba:

$$Pot_1 = K_p \cdot R_5 \tag{21}$$

Valores evaluados: $K_p = 1 \Rightarrow Pot_1 = 10\,\text{k}\Omega$; $K_p = 2 \Rightarrow Pot_1 = 20\,\text{k}\Omega$. El potenciómetro se dispuso para variar de $10\,\text{k}\Omega$ a $20\,\text{k}\Omega$ según el punto de ajuste deseado.

C. Etapa Integral (I)

Elección de f_{aw}: se parte de la dinámica reportada en la literatura de referencia (oscilaciones entre 2 y 5 Hz [2]), ubicando f_{aw} con margen amplio por debajo de dicho rango:

$$f_{aw} = 0.2\,\text{Hz}, \qquad C_i = 1\,\mu\text{F} \tag{22}$$

$$R_{11} = \frac{1}{2\pi\,(0.2)(1\mu F)} \approx 800\,\text{k}\Omega \tag{23}$$

Constante de integración:

$$K_i = \frac{1}{R_i C_i} = 10\,\text{s}^{-1} \;\Rightarrow\; Pot_2 = \frac{1}{(1\mu F)(10)} = 10\,\text{k}\Omega \tag{24}$$

Derivación por Laplace (integrador ideal), condiciones iniciales nulas:

$$V_{out}(s) = -\frac{1}{Pot_2\,C_i}\cdot\frac{V_e(s)}{s}, \qquad H(s) = -\frac{1}{Pot_2\,C_i\,s} \tag{25}$$

Sustituyendo $s = j2\pi f$ y tomando magnitud:

$$\boxed{|H(j\omega)| = \frac{1}{2\pi\,Pot_2\,f\,C_i}} \tag{26}$$

Integrador con fuga ($R_6 \parallel C_i$, topología correcta tras la corrección descrita en la Sección IV):

$$Z_f(s) = R_{11} \parallel \frac{1}{sC_i} = \frac{R_{11}}{1 + sR_{11}C_i} \tag{27}$$

$$|H(j\omega)| = \frac{R_{11}/Pot_2}{\sqrt{1 + (f/f_{aw})^2}} \tag{28}$$

Evaluando en $f = 0$ se obtiene la ganancia máxima en continua:

$$K_{i,max} = \frac{R_{11}/Pot_2}{\sqrt{1+0}} = \frac{R_{11}}{Pot_2} = \frac{1\text{M}}{12.5\text{k}} = \boxed{80} \tag{29}$$

D. Etapa Derivativa (D)

Limitación de ganancia en alta frecuencia: dado que $Z_C = 1/(2\pi fC) \to 0$ a alta frecuencia, un diferenciador puro amplificaría el ruido sin límite. R_7 fija un piso mínimo de impedancia:

$$R_7 \le \frac{1}{2\pi f_c C_2} \tag{30}$$

Elección de f_d (frecuencia de corte, término medio entre la dinámica del sistema y el ruido de alta frecuencia, valor de prueba):

$$f_d = 150\,\text{Hz}, \qquad C_2 = 1\,\mu\text{F} \tag{31}$$

$$R_7 = \frac{1}{2\pi(150)(1\mu F)} = 1.06\,\text{k}\Omega \approx \boxed{1\,\text{k}\Omega} \tag{32}$$

Ganancia:

$$K_d = \frac{Pot_3}{R_6} \tag{33}$$

Con $K_d = 21$ como punto de diseño:

$$Pot_3 = K_d \cdot R_6 = 21 \times 1\text{k} = 21\,\text{k}\Omega \approx \boxed{22\,\text{k}\Omega}\;(K_{d,max} = 22) \tag{34}$$

E. Etapa Sumadora

Condiciones de partida (op-amp ideal): $I_{in} = 0$, corto virtual entre terminales. Criterio de diseño: se busca ganancia unitaria por rama para no alterar los valores de K_p, K_i y K_d ya calculados; las resistencias no deben ser demasiado altas (acoplan ruido) ni demasiado bajas (cargan la salida del operacional anterior).

Con $R_8 = R_9 = R_{10} = R_7\,\text{k}\Omega$ (entradas y realimentación iguales, $A_{vs} = 1$), el análisis nodal en el nodo inversor (V^-, corto virtual con $V^+ = 0$), incluyendo la rama de offset, da:

$$\frac{V^- - 0}{R_{eq}} = \frac{0 - V_{out}}{R_{10}} \tag{35}$$

$$-\frac{V_P}{R_7} - \frac{V_I}{R_8} - \frac{V_D}{R_9} = -\frac{V_{out}}{R_{10}} \tag{36}$$

Con ganancia unitaria por rama ($R_{10} = R_8 = R_9 = R_7 = R_{offset}$):

$$V_{out} = R_{10}\left(\frac{V_P}{R_{10}} + \frac{V_I}{R_{10}} + \frac{V_D}{R_{10}}\right) \tag{37}$$

$$\boxed{V_{out} = V_P + V_I + V_D} \tag{38}$$

Resistencia de compensación de bias en la entrada no inversora:

$$R_{bias} = R_8 \parallel R_9 \parallel R_7 = 10\text{k} \parallel 10\text{k} \parallel 10\text{k} = \boxed{3.3\,\text{k}\Omega} \tag{39}$$

F. Divisores de V_{off} y V_{ref}

Divisor de V_{off} ($V_{CC} = 16\,\text{V}$, $R_{15} = 160\,\text{k}\Omega$ fijo, objetivo $V_{out} = 10\,\text{V}$ antes del buffer):

$$V_{out} = V_{CC}\cdot\frac{R_{15}}{R_{15} + R_{14}} \;\Rightarrow\; R_{14} = \frac{V_{CC}\,R_{15}}{V_{out}} - R_{15} \tag{40}$$

$$R_{14} = \frac{(16)(160\text{k})}{10} - 160\text{k} = \boxed{96\,\text{k}\Omega} \tag{41}$$

Divisor de V_{ref} ($R_{13} = 160\,\text{k}\Omega$ fijo, objetivo $V_{out} = 2\,\text{V}$):

$$R_{12} = \frac{V_{CC}\,R_{13}}{V_{out}} - R_{13} \tag{42}$$

$$R_{12} = \frac{(16)(160\text{k})}{2} - 160\text{k} = \boxed{1.12\,\text{M}\Omega} \tag{43}$$

Nota de verificación: en el desarrollo a mano de esta etapa se registró $V_{CC} = 5\,V$ para el divisor de V_{ref}, lo que da $R_{12} = \frac{(5)(160k)}{2} - 160k = 240\,k\Omega$. Confirmar con el montaje físico cuál de las dos fuentes (5 V dedicada o 16 V compartida) alimenta realmente esta rama antes de fijar el valor definitivo de R_{12}.

IV. Ajustes Realizados Durante las Pruebas

A. Saturación de la etapa sumadora

Al evaluar la salida del controlador con un error cercano al máximo esperado, se observó que la salida del sumador tendía a saturarse contra los rieles de alimentación por su alta ganancia (la cual era de 23.24v) cuando su alimentación max es de 18v. Para solucionarlo se bajo la ganancia unitaria del sumador por una de 0.1 veces en todas las ramas para no afectar a los datos de control, además se bajo la ganancia

propuesta anteriormente de P para acercarse mas a los valores requeridos.

Ajuste del rango de salida (1 V a 3 V): con las ganancias iniciales de diseño, se evalúa el error mínimo y máximo del sistema:

$$V_{error,min} = 0 + 0 + 0 \approx 0\,\text{V} \tag{44}$$

$$V_{error,max} = 9.90{+}13.5{+}3.24{\times}10^{-3} = 23.24\,\text{V} \quad \text{(excesivo)} \tag{45}$$

Se corrige bajando la ganancia del sumador de 1 a 0.1 (resistencia de realimentación R_{12} de $10\,\text{k}\Omega$ a $1\,\text{k}\Omega$):

$$\begin{aligned} V_{out,max} &= \tfrac{1\text{k}}{10\text{k}}(9.9) + \tfrac{1\text{k}}{10\text{k}}(13.3) \\ &\quad + \tfrac{1\text{k}}{10\text{k}}(3\times10^{-3}) + \tfrac{1}{10\text{k}}(10) = 3.34\,\text{V} \end{aligned} \tag{46}$$

Se agrega el voltaje de offset para fijar el piso en 1 V:

$$\begin{aligned} V_{out,min} &= \tfrac{1\text{k}}{10\text{k}}(0) + \tfrac{1\text{k}}{10\text{k}}(0) \\ &\quad + \tfrac{1\text{k}}{10\text{k}}(0) + \tfrac{1}{10\text{k}}(10) = \boxed{1\,\text{V}} \end{aligned} \tag{47}$$

Finalmente se reduce K_p de 3 a $K_p = 2.2$ ($Pot_1 = 22\,\text{k}\Omega$) para que el valor máximo converja exactamente a 3 V:

$$\begin{aligned} V_{out,max} &= \tfrac{1\text{k}}{10\text{k}}(6.6) + \tfrac{1\text{k}}{10\text{k}}(13.3) \\ &\quad + \tfrac{1\text{k}}{10\text{k}}(3\times10^{-3}) + \tfrac{1}{10\text{k}}(10) = \boxed{3.02\,\text{V}} \end{aligned} \tag{48}$$

Ecuacion del sumador modificada.

$$-\frac{V_P}{R_7} - \frac{V_I}{R_8} - \frac{V_D}{R_9} - \frac{V_{off}}{R_{offset}} = -\frac{V_{out}}{R_{10}} \tag{49}$$

Con ganancia unitaria por rama ($R_{10} = R_8 = R_9 = R_7 = R_{offset}$):

$$V_{out} = R_{10}\left(\frac{V_P}{R_{10}} + \frac{V_I}{R_{10}} + \frac{V_D}{R_{10}} + \frac{V_{off}}{R_{10}}\right) \tag{50}$$

Nueva Rbias.

$$R_{bias} = R_8 \parallel R_9 \parallel R_7 \parallel R_{offset} = 10\text{k} \parallel 10\text{k} \parallel 10\text{k} \parallel 10\text{k} = \boxed{4.4\,\text{k}\Omega} \tag{51}$$

B. Saturación y corrección de topología de la etapa integral

En una primera implementación, la resistencia de anti-windup se conectó *en serie* con el capacitor de integración, en lugar de en paralelo. Esta configuración deja la rama de realimentación en circuito abierto en corriente continua (el capacitor en serie bloquea el paso de DC), dejando al amplificador operacional sin una realimentación negativa bien definida en ese régimen y produciendo un comportamiento dominado por el desbalance interno del propio amplificador, en lugar de la función de integración esperada. Al corregir la conexión a su posición correcta ($R_{11} \parallel C_i$), el circuito recuperó el comportamiento esperado: salida nula para error nulo y respuesta en rampa ante un escalón de error sostenido.

Adicionalmente, se verificó que una ganancia en continua desproporcionadamente alta respecto a K_p saturaba la etapa integral ante errores muy por debajo del rango real de operación, lo que llevó a reconsiderar el valor teórico de diseño ($R_{11} = 1\,\text{M}\Omega$, ganancia DC de 80) y a recalcular con un punto de operación distinto, obtenido durante las pruebas:

$$K_i = 4.5, \qquad C_i = 1\,\mu\text{F}, \qquad f_{aw} = 0.2\,\text{Hz} \tag{52}$$

$$K_i = \frac{1}{R_i \cdot C_i} \qquad K_{i,max} = \frac{R_{11}}{Pot_2} \tag{53}$$

$$4.5 = \frac{1}{(1\,\mu\text{F}) \cdot Pot_2} \;\Rightarrow\; Pot_2 = \frac{1}{(1\,\mu\text{F})(4.5)} = \boxed{220\,\text{k}\Omega} \tag{54}$$

Con $R_{11} = 1\,\text{M}\Omega$, se verifica la ganancia máxima resultante:

$$K_{max} = \frac{1\text{M}}{220\text{k}} \;\Rightarrow\; \boxed{K_{max} = 4.5} \tag{55}$$

C. Efecto de carga en los divisores resistivos

Se verificó experimentalmente que los divisores resistivos diseñados para V_{ref} y V_{off} no entregaban el voltaje teórico calculado al conectarse a la etapa siguiente: el voltaje medido variaba y disminuía bajo carga. Este comportamiento corresponde al efecto de carga de un divisor resistivo, que solo entrega el voltaje calculado con precisión cuando la resistencia de la etapa siguiente es considerablemente mayor que las resistencias del propio divisor. La solución aplicada fue intercalar un amplificador operacional en configuración de seguidor de voltaje (buffer no inversor, ganancia unitaria) entre cada divisor y la etapa que utiliza esa referencia, aprovechando la alta impedancia de entrada del operacional para no cargar el divisor.

V. Resultados Experimentales

A. Montaje y pruebas




Fig. 1: Esquemático a mano del controlador PID completo(puede verlo mas grande en los anexos).




Fig. 2: Esquemático en Proteus inversor.




Fig. 3: Esquemático en Proteus integrador.




Fig. 4: Esquemático en Proteus derivador.




Fig. 5: Esquemático en Proteus diferenciador.




Fig. 6: Esquemático en Proteus sumador.




Fig. 7: Esquemático en Proteus del controlador PID completo.




Fig. 8: Esquemático en Proteus del controlador PID completo.




Fig. 9: Esquemático diagrama de bloques.

B. Comparación de voltajes teóricos y prácticos

La Tabla I resume, para cada etapa, el voltaje de entrada y de salida medido experimentalmente frente al valor teórico calculado, evaluado para error mínimo, medio y máximo.

TABLE I: Comparación de voltajes teóricos y prácticos por etapa

Etapa	**Teórico (V)**			**Práctico (V)**		
	mín.	medio	máx.	mín.	medio	máx.
Diferenciador	-2	0	3	1	1	1
Proporcional (P)	4.38	-0.01	-6.6	1	1	1
Integral (I)	9.14	0.07	-13.5	1	1	1
Derivativo (D)	$-3.24\,\text{mV}$	$-3.24\,\text{mV}$	$-3.3\,\text{mV}$	1	1	1
Sumador	-0.35	1	3.01	1	1	1
Divisor V_{ref}	2	2	2	1	1	1
Divisor V_{off}	-10.1	-10.1	-10.1	1	1	1

VI. Lista de Componentes

TABLE II: Nomenclatura general del circuito

Ref.	**Descripción**
Diferenciador de error	
R_1	Entrada V_{sensor} (rama inversora)
R_{f1}	Realimentación del diferenciador
R_3	Entrada V_{ref} (rama no inversora)
R_4	A GND (rama no inversora)
U_1	LM741 — Diferenciador de error
Proporcional (P)	
R_5	Entrada fija ($10\,\text{k}\Omega$)
Pot_1	Potenciómetro de realimentación, ajusta K_p
U_2	LM741 — Etapa Proporcional
Integral (I)	
Pot_2	Potenciómetro de entrada, ajusta K_i (R_i)
C_i	Capacitor de integración ($1\,\mu$F)
R_6	Resistencia de fuga (anti-windup), en paralelo con C_i
U_3	LM741 — Etapa Integral
Derivativa (D)	
C_2	Capacitor de entrada ($1\,\mu$F)
R_7	En serie con C_2, limita ganancia en alta frecuencia
Pot_3	Potenciómetro de realimentación, ajusta K_d
U_4	LM741 — Etapa Derivativa
Sumador	
R_8	Entrada desde V_P
R_9	Entrada desde V_I
R_{10}	Entrada desde V_D
R_{11}	Entrada desde V_{off}
R_{12}	Realimentación del sumador
U_5	LM741 — Sumador
Divisor + buffer de V_{ref}	
R_{13}	Divisor — resistencia superior
R_{14}	Divisor — resistencia inferior
U_6	LM741 — Buffer no inversor
Divisor + buffer de V_{off}	
R_{15}	Divisor — resistencia superior
R_{16}	Divisor — resistencia inferior
Pot_4	Ajuste fino del offset
U_7	LM741 — Buffer no inversor

TABLE III: Valores teóricos y finales ajustados

Ref.	**Teórico**	**Final (ajustado)**	**Obs.**
R_1	10 kΩ	10 kΩ	
R_2	10 kΩ	10 kΩ	
R_3	10 kΩ	10 kΩ	
R_4	10 kΩ	10 kΩ	
R_5	10 kΩ	10 kΩ	
Pot_1	33 kΩ	22 kΩ	$K_p = 2.2$
Pot_2	12.5 kΩ	220 kΩ	K_i (ajustado)
C_i (C_1)	1 μF	1 μF	
R_6	1 kΩ	1 kΩ	
C_2	1 μF	1 μF	
R_7	10 kΩ	10 kΩ	
Pot_3	22 kΩ	22 kΩ	$K_d = 22$
R_8	10 kΩ	10 kΩ	Entrada V_P (sumador)
R_9	10 kΩ	10 kΩ	Entrada V_I (sumador)
R_{10}	10 kΩ	1 kΩ	Entrada V_D (sumador)
R_{11}	1 MΩ	1 MΩ	$K_{i,max} = 4.5$ (fuga/anti-windup)
R_{12}	160 kΩ	160 kΩ	Divisor V_{ref} (fija)
R_{13}	240 kΩ	240 kΩ	Divisor V_{ref} ($V_{CC} = 5$ V)
R_{14}	96 kΩ	*falta medir*	Divisor V_{off} (calculada)
R_{15}	160 kΩ	160 kΩ	Divisor V_{off} (fija)
R_{offset}	10 kΩ	10 kΩ	Entrada V_{off} (sumador)

VII. Conclusiones

A. Sobre la arquitectura de control

El controlador PID en configuración paralela permitió cubrir, con un solo circuito, las tres necesidades dinámicas del sistema: corrección proporcional al error instantáneo (P), eliminación del error de estado estable mediante acumulación del historial reciente de error (I), y amortiguamiento ante transitorios rápidos (D). La conexión en paralelo, y no en cascada, fue indispensable para ajustar K_p, K_i y K_d de forma independiente.

B. Sobre las correcciones de diseño

La resistencia de anti-windup del integrador debe conectarse en paralelo con el capacitor de integración, nunca en serie: una conexión en serie deja la rama de realimentación en circuito abierto en continua y el amplificador opera prácticamente en lazo abierto. La ganancia en continua del integrador debe guardar una proporción razonable frente a K_p, ya que una ganancia DC excesiva provoca saturación ante errores muy por debajo del rango real de operación. Un divisor de voltaje resistivo solo entrega el voltaje calculado cuando la etapa que lo carga presenta una impedancia de entrada considerablemente mayor que las resistencias del propio divisor; este efecto de carga se resolvió con un buffer no inversor en cada divisor. El rango de salida (1 V a 3 V) se logró mediante dos ajustes independientes y secuenciales: la ganancia del sumador, que define el ancho del rango, y el offset, que define su punto de partida.

C. Sobre el comportamiento observado

La etapa derivativa opera en el rango de milivoltios la mayor parte del tiempo, alcanzando el rango de voltios solo durante transitorios rápidos del error, dado que la dinámica mecánica del sistema es comparativamente lenta frente a la respuesta eléctrica del circuito. El offset de entrada de los amplificadores LM741 (1 a 6 mV típico) resulta despreciable frente a las señales de voltios manejadas por P y el sumador, pero se vuelve relevante al amplificarse por la ganancia en continua del integrador.

D. Efecto de carga en los divisores resistivos

Se verificó experimentalmente que los divisores resistivos diseñados para V_{ref} y V_{off} no entregaban el voltaje teórico calculado al conectarse a la etapa siguiente: el voltaje medido variaba y disminuía bajo carga. Este comportamiento corresponde al efecto de carga de un divisor resistivo, que solo entrega el voltaje calculado con precisión cuando la resistencia de la etapa siguiente es considerablemente mayor que las resistencias del propio divisor. La solución aplicada fue intercalar un amplificador operacional en configuración de seguidor de voltaje (buffer no inversor, ganancia unitaria) entre cada divisor y la etapa que utiliza esa referencia, aprovechando la alta impedancia de entrada del operacional para no cargar el divisor.

Nota (Algunos cambios practicos e explicaciones mas profundas se encuetran en el apartado IV)

References

[1] S. Earnshaw, "On the nature of the molecular forces which regulate the constitution of the luminiferous ether," *Transactions of the Cambridge Philosophical Society*, vol. 7, pp. 97–112, 1842.

[2] P. Berkelman and S. Kang, "Optimization of the Four Coil Configuration for Single Magnet Levitation from Below," University of Hawaii at Mānoa, Honolulu, HI, USA.

[3] Texas Instruments, "LM741 Operational Amplifier," datasheet.

[4] Honeywell, "SS490 Series / SS495A Linear Hall-Effect Sensor," datasheet.

[5] STMicroelectronics, "TIP122 — NPN Darlington Power Transistor," datasheet.

[6] K. Ogata, *Modern Control Engineering*, 5th ed. Upper Saddle River, NJ, USA: Prentice Hall, 2010.

APPENDIX
ÍNDICE DE CÁLCULOS A MANO

La Tabla IV indexa las imágenes de los cálculos realizados a mano durante el desarrollo del proyecto, referenciando la etapa a la que corresponde cada una.

TABLE IV: Índice de anexos de imágenes

N.°	**Descripción**	**Etapa**
1	Circuito completo simulado en Proteus	Montaje
2	Circuito armado físicamente (fotografía)	Montaje
3–4	Derivación del diferenciador (amplificador diferencial)	Diferenciador
5–6	Derivación de la etapa inversora / Proporcional	P
7–8	Derivación del integrador, Laplace y anti-windup	I
9–10	Derivación del derivador y filtro en alta frecuencia	D
11	Derivación del sumador y R_{bias}	Sumador
12	Cálculos de los divisores de V_{ref} y V_{off}	Offset/Ref.
13	Ajuste de ganancias del sumador por saturación y offset	Sumador
14–19	Tomas de voltajes prácticos por etapa (6 imágenes)	Resultados




Fig. 10: Esquematico de proteous.




Fig. 11: Esquematico hecho a mano.




Fig. 12: Cálculos diferenciador (1).




Fig. 13: Cálculos diferenciador (2).




Fig. 14: Cálculos inversor (1).




Fig. 15: Cálculos inversor (2).




Fig. 16: Cálculos integrador (1).




Fig. 17: Cálculos integrador (2).




Fig. 18: Cálculos Derivador (1).




Fig. 19: Cálculos Derivador (2).




Fig. 20: Cálculos Sumador.




Fig. 21: Cálculos divisor Voffset y Vref.




Fig. 22: Cambios finales al sumador.