




Jan Genoe

jan.genoe@kuleuven.be

# IC fabricage technologie



Single Crystal Silicon Ingot



1

In dit deel bespreken we de verschillende technologische stappen die nodig zijn om een PN junctiediode te realiseren.

Het proces, dat we hier beschrijven voor een individuele diode is, zoals we later zullen zien, gemakkelijk uitbreidbaar voor bipolaire transistors, MOS transistors, weerstanden en condensatoren ...

Bovendien, en hierin schuilt ook de grote kracht van de hedendaagse elektronica, gebeuren deze verschillende stappen niet voor één enkele diode individueel maar voor een paar miljoen diodes en andere componenten die naast elkaar op dezelfde wafer liggen gelijktijdig.



# Van zand naar silicium



Jan Genoe: IC fabricatie proces

universiteit  
hasselt

KU LEUVEN

2







## Fabricage van mono-kristallijne silicium wafers









Single Crystal Silicon Ingot



- Mono-kristallijne ingot getrokken uit vloeibaar silicium
  - 30 cm doormeter
- Verschillende verdere zuiverings-stappen van de ingot
- Zagen van de ingot in wafers (0.3 tot 0.5 mm dik)

Jan Genoe: IC fabricatie proces
universiteit hasselt
KU LEUVEN
5


Het initiele materiaal is zand ( $\text{SiO}_2$ ), het maakt 27.7% uit van de aardkorst, maar het wordt daarin steeds gevonden in combinatie met zuurstof. bij een temperatuur van  $1900^\circ\text{C}$  kan het omgevormd worden naar Si aan de hand van de volgende reactie:



Er zijn ook andere technieken (o.a. elektrolyse) die meer  $\text{CO}_2$  neutraal zijn [DOI:10.1149/1.2130041] .



## Silicium substraat (n-gedopeerd)




We vertrekken van een Si wafer. Dit is een dun schijfje (tussen de 0.25 en 1 mm dik, typisch ongeveer 0.35 mm dik) dat met een diamantzaag uit een cilinder gezaagd is. Deze wafer bestaat is monokristallijn, dit wil zeggen dat er geen enkele korrelgrens in aanwezig is. Het is ook belangrijk dat er zo goed als geen onzuiverheden in aanwezig zijn.

In de handel zijn zowel n-gedopeerde als p-gedopeerde en niet gedopeerde wafers verkrijgbaar. De wafers zijn steeds cirkelvormig met een diameter van 2 inch, 3 inch, 5 inch, 8 inch enz ... Er bestaat een tendens in de elektronica om de grootte van de wafers steeds te laten toenemen.

Wanneer we een diode willen maken kunnen we vertrekken van een n gedopeerd substraat. Indien het substraat ongedopeerd is kunnen we het substraat door een implantatie doperen.



## Oxideer de wafer



Oxidation Furnace  
(Silicon Valley Group - Thermco Systems)

Jan Genoe: IC fabricatie proces

universiteit  
hasselt

KU LEUVEN



7

Als eerste stap leggen we een oxide. Dit kan door een nat oxidatie proces of een droog oxidatie proces. Voor een nat oxidatie proces brengen we de wafer in een stoom (= water damp op 900°C) omgeving. Voor een droge oxidatie brengen we de wafer in een zuiver zuurstof omgeving op 1200°C. De natte oxidatie gaat veel sneller dan de droge oxidatie en beide processen verbruiken een hoeveelheid van het Si.

Voor deze stap hebben we een dik oxide nodig (ongeveer 1 micron) en zullen we bij voorkeur gebruik maken van het natte proces.



## Leg photoresist neer



Photoresist Application  
(Ontrak)

Jan Genoe: IC fabricatie process

universiteit  
hasselt

KU LEUVEN

8

Vervolgens leggen we een photoresist neer op het oxide. Een photoresist is een licht gevoelig polymeer. Er bestaan 2 types photoresist:


- Positieve photoresist: de belichte delen worden achteraf verwijderd. Het UV licht zal verbindingen verbreken van het polymeer.
- Negatieve photoresist: de niet belichte delen worden achteraf verwijderd. Het UV licht zal verbindingen doen ontstaan.

De photoresist wordt gedruppeld op de wafer. Om dan een uniforme laag photoresist te bekomen wordt de wafer op een draaitafel gelegd. Deze draaitafel draait typisch met een snelheid van 4500 toeren per minuut. De dikte van deze laag wordt bepaald door het evenwicht tussen de adhesie, de viscositeit en het naar buiten geslingerd worden door het ronddraaien. Typisch krijgt men een photoresist dikte van ongeveer 1 micron.





## Maskerplaat



Jan Genoe: IC fabricatie proces

universiteit  
hasselt


KU LEUVEN

9

In een volgende stap zullen we een masker aanbrengen boven de wafer. Hiervoor gebruiken we een glasplaat die doorzichtig is het UV licht. Bijvoorbeeld kwartsglas is doorzichtig voor UV licht. Op dit masker zijn de delen die we niet doorzichtig willen hebben afgedekt met een metaal, bijvoorbeeld koper.




## Aligneer het masker



Hier wordt het masker aangebracht boven de wafer. Momenteel staan er nog geen andere structuren op het masker dus is een juiste alignatie nog niet nodig. Indien er wel reeds andere structuren op zouden aanwezig zijn is het belangrijk het masker zeer precies te aligneren.



## Belicht het masker met UV licht



Jan Genoe: IC fabricatie proces

universiteit  
hasselt


KU LEUVEN

11

Vervolgens wordt de UV lichtbron aangezet en wordt de photoresist belicht waar het masker open is.



## Neem het masker weg




Het masker wordt terug verwijderd. Er ligt nog steeds een uniforme laag photoresist over de wafer, doch op een aantal plaatsen is deze gepolymeriseerd en op andere plaatsen niet



## Ontwikkel de photoresist


Het niet-belichte deel van de photoresist verdwijnt



Vervolgens wordt de photoresist in een ontwikkelaar gestoken. Deze ontwikkelaar verwijdert de monomeren en laat de gepolymeriseerde delen liggen. Het patroon op de wafer is herkenbaar.



## Ets het oxide met HF



Jan Genoe: IC fabricatie proces

universiteit  
hasselt


KU LEUVEN

14

Dit patroon wordt vervolgens gebruikt om het onderliggen oxide weg te etsen. Dit gebeurt met waterstoffluoride. Dit etsmengel etst het oxide omnidirectioneel maar laat het Si ongemoeid. Het etst ook wel een beetje onder het masker in als het er de tijd voor krijgt. Dus komt het erop aan de wafer voldoende lang in het etsmengel te houden om door het 1 micron dikke oxide te geraken, en ook niet te lang om te voorkomen dat het etsmengel te veel zijwaarts onder de photoresist zou etsen.




## Verwijder de photoresist



Vervolgens nemen we de photoresist weg. Dit kan in een oplosmiddel voor organische materialen zoals bijvoorbeeld aceton. We bekommen het patroon dat eerst aanwezig was in de photoresist nu in het oxide.



## Implanteer doperingsatomen (p-type)



Doperingsatomen  
blijven steken in het  
oxide



Ion Implanter  
(Varian Associates)

universiteit  
hasselt

KU LEUVEN

16


Jan Genoe: IC fabricatie proces

De wafer wordt vervolgens in een implantatietoestel gestoken waar de ionen van de p-type doperingsatomen met een grote snelheid op de wafer worden gebombardeerd. Het elektrisch veld bepaalt hoe diep de ionen in de halfgeleider terechtkomen. Waar er een oxide aanwezig is blijven de doperingsatomen in het oxide steken.





## Een PN junctie is gevormd



Jan Genoe: IC fabricatie proces

universiteit  
hasselt

KU LEUVEN


17

We hebben nu een p gedopeerd materiaal bekomen boven een n gedopeerd materiaal, dus een pn junctie. Maar de p doperings-atomen bevinden zich nog niet op de roosterposities waar ze zich zouden moeten bevinden. Hiervoor moeten we de wafer opwarmen. Maar indien we dit doen kunnen er ook doperingsatomen uit het "vuile" oxide tot in de halfgeleider diffunderen. We zullen dus eerst het oxide moeten verwijderen.

P.S. Het masker dat we voor deze stap hebben gebruikt bepaalt dus de plaats waar de PN juncties zullen komen en noemen we dus het actief masker



## Verwijder het oxide



Jan Genoe: IC fabricatie proces

universiteit  
hasselt

KU LEUVEN


18

We verwijderen het oxide in HF, op dezelfde manier als we het gat in het oxide gemaakt hebben met HF. Het enige verschil is dat er nu geen masker aanwezig is.

Vervolgens wordt de wafer opgewarmd om de doperingsatomen toe te laten een roosterpositie in te nemen. We hebben nu een goede PN junctie diode, maar we kunnen deze nog altijd niet gebruiken omdat we er geen metalen contacten op hebben. Dit zullen we in de volgende stappen realiseren op een ongeveer gelijkaardige wijze.




## Heroxideer de wafer



De gehele wafer wordt terug opnieuw geoxideerd. Dit oxide gaat nu niet dienen als stoplaag voor de bombardering met donor-ionen maar wel als isolatie en beschermlaag. We zullen dit oxide slechts gedeeltelijk wegnemen, in dit op de plaatsen waar we een contact willen bekomen.




## Open een venster voor het contact



Aan de hand van het contact masker etsen we, gebruik makende van gelijkaardige stappen als hiervoor beschreven, contact gaten in het isolatie oxide. Op deze plaatsen gaan we de diode dus kunnen contacteren. Het is belangrijk dat dit contact masker kleinere openingen maakt dan de actieve gebieden, omdat anders een kleine mis-alignatie een kortsluiting veroorzaakt over de PN-junctie.




## Deponeer het contact metaal



Vervolgens wordt er een dun metaallaagje opgedampt op de wafer. Op de plaatsen waar er een contactgat is in het isolatie-oxide maakt dit metaal een contact met het actief gebied.



## Ets het ongewenste metaal weg





We wensen ook in het metaal een patroon te bekomen, om een verbinding te maken tussen de verschillende componenten op de wafer of met de externe contacten. Hiervoor gebruiken we een derde masker, het metaalmasker. Alle verschillende stappen (deponeren van de photoresist, belichten met een masker, ontwikkelen, ...) worden opnieuw doorlopen.

Het is belangrijk op te merken dat het metaalmasker steeds groter moet zijn dan het contact masker, want als er hier een mis-alignatie zou optreden, zou een deel van het contact vrij zijn.



.... En vele gelijkaardige stappen verder:  
afgewerkte wafer



64-Bit RISC  
Microprocessor Die  
(Motorola)




Die Lead Frame Attachment  
(Ablestik)




## Afbonden van de wafer



Wire Bonding  
(Kaijo Corporation)



Quad Package Device  
(Siemens AmG)



Wire Bonding  
(Kulicke & Soffa Industries, Inc.)



DIP (Dual Inline Package) Device  
(AMD Corporation)

Jan Genoe: IC fabricatie proces

universiteit  
hasselt

KU LEUVEN

24





## afbonden van de wafer: ball bonding



Jan Genoe: IC fabricatie proces


universiteit  
hasselt

KU LEUVEN

25



## afbonden van de wafer: wedge bonding



Jan Genoe: IC fabricatie proces

universiteit  
hasselt


KU LEUVEN

26




## Meest recente generatie: FINFET

- In een klassieke transistor ligt de gate bovenop het Silicium. Het verticaal veld controleert de stroom
- In een finFET transistor ligt de gate rond het kanaal: Hierdoor is een veel betere controle van de stroom mogelijk en daardoor wordt een hogere performantie bekomen.





FinFET fabricatie



FinFET 3D View  
Shift the view to show the fin structure

Jan Genoe: IC fabricatie proces



28