2021.12.07 数字逻辑复习 made with ** by **

1.给定一组余3码为10010101,将其转换到标准格雷码是()1000001

R=→
$$|00| \rightarrow 9^{-3} = b$$
 2 $|62|$ ↑ $|11| |110|$ $|010| \rightarrow 5-3 = 2$ 2 $|5|$ $|000| \rightarrow |11|$ $|100|$ $|62| \rightarrow = |14|$ $|100|$

 $\begin{array}{lll}
2.F = (\bar{B} + D)(\bar{B} + D + A + G)(C + E)(\bar{C} + G)(A + E + G) & 3.ab'c + abc + abc + abc \\
F = (F^{D})(\bar{B} + D)(\bar{B} + D + A + G)(C + E)(\bar{C} + G)(A + E + G) & 3.ab'c + abc + abc + abc \\
&= ab'c + abc + abc + abc \\
&= ab'c + abc + abc + abc \\
&= ab'c + abc + abc + abc \\
&= ac + bc
\end{array}$

譬如: 某逻辑函数 F 的反函数为 A+C+B+CD+AC,求出原函数 F 的对偶函数的最简

与或式(即积之和)【糅合怪】___

3. 逻辑函数 F=B'(D)-ABD;+A'BD 在输入变量特定取值为()时会产生险象。ACD=011

4.某逻辑函数 F 的卡诺图如下, 化简结果正确的是()


					1				
AB. CD.	00	01	11	10₽	B. CD.	00	01	11	10⊷
00-	1.0	X .	1 0	0.0	00€	1.0	X.	1.	0.0
01₽	0.	1 .	1.0	0.₽	01.	Q	1.	1	0.0 €
11.	1 0	1.	0.₀	X &	11₽	1.	1.	0.0	X
10₽	1.	1 0	X ₽	1.º	J 10 _e	1/	1	(X)	1 _e
									-

($AB_{e'}CD_{e'}$	00	01	11	10₀	AB. CD.	00	01	11	10.
\	00⊬	1.	X .	1.	0.	900€	1 0	X ₽	1.	0∻
,	01.	0.	1₀	1.₀	0.	€ 01.	0.	1.	1.₀	0.0
	11.	1 0	1.	0.0	X 42	11 ₽	1 0	1 .	0.0	X &
	10.	1 0	1.	X .	1.	. 10€	1 0	10	X .	1 0

X0 0X

 $A \not F \neq \overline{B.C} + A \overline{C} + A \overline{D} + \overline{A} D \qquad B.F \neq \overline{B.C} + \overline{C}D + A \overline{D} + \overline{A}D$


$$\underline{C} = \overline{B}.\overline{C} + A\overline{C} + A\overline{B} + \overline{A}D \qquad \underline{B} = \overline{B}.\overline{C} + \overline{C}D + A\overline{D} + A\overline{B}$$




E: 以上都不对


- 5. 下列几种说法中正确的是(
- A: 逻辑函数的卡诺图是唯一的。
- B: 逻辑函数的最简或与式(和之积)不一定是唯一的。
- C: 逻辑函数的标准与或式是唯一的。D: 任何逻辑函数都可以用最小项之积表示。
- E: 任何逻辑函数都可以用最大项之和表示。F: 以上都不对


标机



6.下列电路中能实现 2 选 1 数据选择器功能的有









E: Y = (D + E' + S')[(D + E' + S')BC + (D + E' + S')'A]

8.TTL 三态与非门(彩色部分)构成的电路如下图所示,在给定输入取值分别为 ABC 100 ABC=111 的情况下,输出端 F 的值分别为()。




A: 1,0 B: 0,0C: 0,1D: 1,1

- 9、分析并计算指定的地址译码范围
- (1) 整个电路的全地址译码范围 440H-47FH
- (2) 设备 1 的地址译码范围 478H-47FH



10.由一个与门、一个或门和一个反相器构成的锁存器如下图所示,下面给出的关于该锁存器的分析错误的是()。



R	Н	Q	Q ⁺
0	0	0	0
0	0	1	0
0	1	0	X
0	1	1	X
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1 【错的!!】

11.某边沿触发方式的JK触发器的状态方程为 $Q^{n+1} = AB \cdot \overline{Q}^n + \overline{A} \cdot \overline{C}$,则J=(),K=()。 Q + AC(Q + AC) — ABQ + AC(Q + AC) — AB+AC)Q + ACQ

12.某触发器(下降沿工作)功能如下表所示,该触发器有两个输入端 L 和 M。在 CP 时钟脉冲作用下,要使触发器从 0 态转变为 1 态,则输入信号可以是()。


触发器功能表

时钟	L	M	Q _{n+1}	功能说明
1	0	0	$\overline{Q_n}$	翻转
1	0	1	1	1
↓	1	0	0	置 0
Į.	1	1	Q_n	保持


A: L=0, M=0 B: L=0, M=1 C: L=1, M=0 D: L=1, M=1

E: 只要 L=1 即可 F: 只要 M=1 即可


13.某时序电路如下图, A和B为时钟端, C为异步清零端。根据给定的输入波形, 画出输出端 Q1和Q2的波形。所有触发器均为边沿触发,并设所有触发器的初始状态为 0。



14.某同步时序电路的状态图如下图所示,要求使用 (触发器设计实现,假设电路的初始状态为 Q₂Q₂=100。(注: 写清楚设计过程) 不用画出逻辑图)




15. 对于 PLA, PAL, PROM 这三种可编程逻辑器件而言,下图所示的阵列最有可能是以上三者中的(), 该阵列的输出 F 的表达式为 ()。 PLA, BC+AC




16.从下面给定的逻辑部件中选取你需要的器件(不一定都需要),将一片容量为 16×4 位的 PROM,扩展为 32×2 位的 PROM(已知 PROM 芯片固定使用地址线的低 4 位 $A0 \sim A3$)。

给定的逻辑部件包括:




(2) 选择需要的器件加在下面,并完成扩展连线。




五、分析并计算指定的地址译码范围

- (1) 整个电路的全地址译码范围
- (2) 设备1的地址译码范围




六、某医院有三个手术间 $A \times B \times C$ 和两台发动机 M 和 N。如果一个手术间开工,启动 M 就 可满足要求;如果两个手术间开工,启动 N 就可满足要求;如果三个手术间同时开工,则 M 和 N 都应启动才能满足要求。请设计符合上述要求的逻辑电路,控制 M 和 N 的启动。

(1) 用与非门实现(注: 不用画出逻辑图, 但要画出真值表)



(2) 用双四进一74153 及合适的逻辑门设计实现(如下图, EN1, EN2 为使能端, A₁A₀ 是 选择控制端, f₁和 f₀是输出端)




七、设计一个能驱动七段数码管的显示译码器,该译码器电路共有 A、B、C、D 四个输入端,任何时刻只允许一个输入端为高电平 1。当 A、B、C、D 四个输入端依次输入高电平 "1",数码管上分别显示对应的字符 A(大写)、b(小写)、C(大写)、d(小写),初始状态没有输入时,数码管显示数字 0。数码管为共阴极连接(即对应字段送高电平点亮)。

(1)请设计译码器短路,写出最简与或式(注:不用画出逻辑图,但要画出真值表,并写清楚卡诺图化简等设计过程)

B: 真值表:

C:

A	В	C	D	a	b	c	d	e	f	g	备注
0	0	0.	0	1	1	1	1	1	1	0	显示 0
1	0	0	0	1	1	1	0	1	1	1	显示A
0	1	0	0	0.	0	1	1	1	1	1	显示 b
0	0	1	0	1	0	0	1	1	1	0.	显示 C
0	0	0	1	0	1	1	1	1	0	1	显示 d



 $a = \overline{B} \cdot \overline{D}$,

$$b = \overline{B} \cdot \overline{C}$$
,

$$c = \overline{C}$$

$$d=\overline{A}$$
,

$$e=1$$
,

$$f = \overline{D}$$



g = A + B + D

(2)为了使数码管能循环显示英文字母 A (大写)、b (小写)、C (大写、d (小写),现将步骤 1 中设计的译码电路的前端添加一片寄存器,假设寄存器的初始状态为 $Q_0Q_1Q_2Q_3=1000$,如下图所示,请补充寄存器的设计,使寄存器的输出工作在右移方式下的环形计数器的状态。

(注:功能表中 Q_A->Q₀, Q_B->Q₁, Q_C->Q₂, Q_D->Q₃,)

移位寄存器功能表

P						of .
M	N	Q_A^+	Q_B^+	Qc ⁺	Q_{D}^{+}	功能说明
0	0	Q_A	Q _B	Qc	Q_{D}	保持
1	1	D_A	D_{B}	D_{C}	D_D	并入
1	0	$Q_{\rm B}$	Qc	Q_{D}	SI	左移
0	1	SI	Q _A	$Q_{\rm B}$	Qc	在移)
	0 1 1	0 0 1 1 1 0	M N Q _A ⁺ 0 0 Q _A 1 1 D _A 1 0 Q _B	M N Q _A ⁺ Q _B ⁺ 0 0 Q _A Q _B 1 1 D _A D _B 1 0 Q _B Q _C	0 0 Q _A Q _B Q _C 1 1 D _A D _B D _C 1 0 Q _B Q _C Q _D	M N Q _A ⁺ Q _B ⁺ Q _C ⁺ Q _D ⁺ 0 0 Q _A Q _B Q _C Q _D 1 1 D _A D _B D _C D _D 1 0 Q _B Q _C Q _D SI

