

# 2021.12.07 数字逻辑复习 made with ♥ by 某

1. 给定一组余3码为 10010101，将其转换到标准格雷码是 ( ) 1000001

余三 →  $1001 \rightarrow 9-3=6$      $0101 \rightarrow 5-3=2$      $62 \rightarrow$  二进制

$2 \overline{) 62}$      $2 \overline{) 31}$      $2 \overline{) 15}$      $2 \overline{) 7}$      $2 \overline{) 3}$      $2 \overline{) 1}$      $2 \overline{) 0}$

$111110$   
 $100001$

2.  $F = (\bar{B} + D)(\bar{B} + D + A + G)(C + E)(\bar{C} + G)(A + E + G)$     3.  $ab'c + abc + a'bc + abc + abc$

$F = (F')^D \Rightarrow \bar{B}D + \bar{B}A\bar{G} + CE + \bar{C}\bar{G} + AEG$      $= ab'c + abc + abc + a'bc$

$= \bar{B}D + (E + \bar{C}\bar{G}) \Rightarrow (\bar{B} + D)(C + E)(\bar{C} + G)$      $= ac + bc$

譬如：某逻辑函数 F 的反函数为  $A + \bar{C} + \bar{B} + \bar{C}D + AC$ ，求出原函数 F 的对偶函数的最简与或式（即积之和）【糅合怪】

3. 逻辑函数  $F = B'CD + ABD' + A'BD$  在输入变量特定取值为 ( ) 时会产生险象。ACD=011

谁有潜能?  $B? \quad D?$   
想让 A 出险象  $B\bar{D}=1 \quad B\bar{D}=D$   
 $B \quad CD=1 \quad C=1, D=1 \quad A'B \quad A=0 \Rightarrow$

4. 某逻辑函数 F 的卡诺图如下，化简结果正确的是 ( )。

AB \ CD	00	01	11	10
00	1	X	1	0
01	0	1	1	0
11	1	1	0	X
10	1	1	X	1

AB \ CD	00	01	11	10
00	1	X	1	0
01	0	1	1	0
11	1	1	0	X
10	1	1	X	1

AB \ CD	00	01	11	10
00	1	X	1	0
01	0	1	1	0
11	1	1	0	X
10	1	1	X	1


  

AB \ CD	00	01	11	10
00	1	X	1	0
01	0	1	1	0
11	1	1	0	X
10	1	1	X	1

X 0 0 X

A:  $F = \bar{B}\bar{C} + A\bar{C} + A\bar{D} + \bar{A}D$     B:  $F = \bar{B}\bar{C} + \bar{C}D + A\bar{D} + \bar{A}D$

C:  $F = \bar{B}\bar{C} + A\bar{C} + A\bar{B} + \bar{A}D$     D:  $F = \bar{B}\bar{C} + \bar{C}D + A\bar{D} + A\bar{B}$



E: 以上都不对

5. 下列几种说法中正确的是 ( )。

A: 逻辑函数的卡诺图是唯一的。


B: 逻辑函数的最简或与式(和之积)不一定是唯一的。

C: 逻辑函数的标准与或式是唯一的。 D: 任何逻辑函数都可以用最小项之积表示。

E: 任何逻辑函数都可以用最大项之和表示。 F: 以上都不对

标准 { 最小项之和  
最大项之积


6. 下列电路中能实现 2 选 1 数据选择器功能的有



7.图示电路的逻辑表达式为 ( )。

10. 由一个与门、一个或门和一个反相器构成的锁存器如下图所示，下面给出的关于该锁存器的分析错误的是（ ）。

封锁



R	H	Q	Q <sup>+</sup>
0	0	0	0
0	0	1	0
0	1	0	X
0	1	1	X
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

【错的!!】

11. 某边沿触发方式的JK触发器的状态方程为  $Q^{n+1} = AB \cdot \overline{Q^n} + \overline{A} \cdot \overline{C}$ ，则 J=( )，

K= ( )。

$$\begin{aligned}
 Q^{n+1} &= AB \overline{Q^n} + \overline{A} \cdot \overline{C} \\
 &= (AB + \overline{A} \cdot \overline{C}) \overline{Q^n} + \overline{A} \cdot \overline{C} Q^n
 \end{aligned}$$

12. 某触发器(下降沿工作) 功能如下表所示， 该触发器有两个输入端 L 和 M。在 CP 时钟脉冲作用下， 要使触发器从 0 态转变为 1 态，则输入信号可以是（ ）。



触发器功能表

时钟	L	M	Q <sub>n+1</sub>	功能说明
↓	0	0	$\overline{Q_n}$	翻转
↓	0	1	1	置 1
↓	1	0	0	置 0
↓	1	1	Q <sub>n</sub>	保持


A: L=0, M=0    B: L=0, M=1    C: L=1, M=0    D: L=1, M=1

E: 只要 L=1 即可    F: 只要 M=1 即可


13. 某时序电路如下图，A 和 B 为时钟端，C 为异步清零端。根据给定的输入波形，画出输出端 Q1 和 Q2 的波形。所有触发器均为边沿触发，并设所有触发器的初始状态为 0。



14. 某同步时序电路的状态图如下图所示，要求使用 T 触发器设计实现，假设电路的初始状态为  $Q_3Q_2Q_1=100$ 。（注：写清楚设计过程，不用画出逻辑图）




15. 对于 PLA, PAL, PROM 这三种可编程逻辑器件而言，下图所示的阵列最有可能是以上三者中的（**PLA**），该阵列的输出 F 的表达式为（ **$\bar{A}\bar{B} + AC + BC$** ）。



16.从下面给定的逻辑部件中选取你需要的器件（不一定都需要），将一片容量为  $16 \times 4$  位的 PROM，扩展为  $32 \times 2$  位的 PROM（已知 PROM 芯片固定使用地址线的低 4 位  $A_0 \sim A_3$ ）。

给定的逻辑部件包括：




Re-draw By JLH

(1) 完成题中指定的扩展，需要几片 PROM?

$$\frac{16 \times 4}{32 \times 2} = 1$$

(2) 选择需要的器件加在下面，并完成扩展连线。





## 五、分析并计算指定的地址译码范围

(1) 整个电路的全地址译码范围

(2) 设备 1 的地址译码范围

6, 必为 1,  $A_9 A_7$  必为 0, 同理  $A_8=0, A_6 A_{10}=1$

$A_{10}$	$A_9$	$A_8$	$A_7$	$A_6$	$A_5$	$A_4$	$A_3$	$A_2$	$A_1$	$A_0$
1	0	0	0	1	0	0	0	0	0	0

4 4 0  
4 7 F

要搞设备 1, 须搞  $A_3 A_2 A_1$  为 111

11 440H ~ 47FH  
(2) 478H ~ 47FH (H 进制无其它含义)

六、某医院有三个手术间 A、B、C 和两台发动机 M 和 N。如果一个手术间开工，启动 M 就可满足要求；如果两个手术间开工，启动 N 就可满足要求；如果三个手术间同时开工，则 M 和 N 都应启动才能满足要求。请设计符合上述要求的逻辑电路，控制 M 和 N 的启动。

(1) 用与非门实现 (注：不用画出逻辑图，但要画出真值表)

① → 手术间开工

A	B	C	M	N
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


$M=?$   $N=?$

A \ BC	00	01	11	10
0	0	1	0	1
1	1	0	1	0

$$M = A\bar{B}\bar{C} + \bar{A}B\bar{C} + ABC + A\bar{B}C$$

$$N = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}C + ABC$$

(2) 用双四选一74153及合适的逻辑门设计实现（如下图，EN1，EN2 为使能端，A<sub>1</sub>A<sub>0</sub> 是选择控制端，f<sub>1</sub> 和 f<sub>0</sub> 是输出端）



七、设计一个能驱动七段数码管的显示译码器，该译码器电路共有 A、B、C、D 四个输入端，任何时刻只允许一个输入端为高电平 1。当 A、B、C、D 四个输入端依次输入高电平“1”，数码管上分别显示对应的字符 A(大写)、b(小写)、C(大写)、d(小写)，初始状态没有输入时，数码管显示数字 0。数码管为共阴极连接（即对应字段送高电平点亮）。

(1) 请设计译码器短路，写出最简与或式（注：不用画出逻辑图，但要画出真值表，并写清楚卡诺图化简等设计过程）

B: 真值表:



A	B	C	D	a	b	c	d	e	f	g	备注
0	0	0	0	1	1	1	1	1	1	0	显示 0
1	0	0	0	1	1	1	0	1	1	1	显示 A
0	1	0	0	0	0	1	1	1	1	1	显示 b
0	0	1	0	1	0	0	1	1	1	0	显示 C
0	0	0	1	0	1	1	1	1	0	1	显示 d

C:

$$a = \overline{B} \cdot \overline{D}, \quad b = \overline{B} \cdot \overline{C}, \quad c = \overline{C}$$

$$d = \overline{A}, \quad e = 1, \quad f = \overline{D}$$

$$g = A + B + D$$



共阴极7段数码管

(2) 为了使数码管能循环显示英文字母 A (大写)、b (小写)、C (大写、d (小写)，现将步骤 1 中设计的译码电路的前端添加一片寄存器，假设寄存器的初始状态为  $Q_0Q_1Q_2Q_3=1000$ ，如下图所示，请补充寄存器的设计，使寄存器的输出工作在右移方式下的环形计数器的状态。

(注：功能表中  $Q_A \rightarrow Q_0$ ， $Q_B \rightarrow Q_1$ ， $Q_C \rightarrow Q_2$ ， $Q_D \rightarrow Q_3$ ，)

移位寄存器功能表

Clock	M	N	$Q_A^+$	$Q_B^+$	$Q_C^+$	$Q_D^+$	功能说明
↓	0	0	$Q_A$	$Q_B$	$Q_C$	$Q_D$	保持
↓	1	1	$D_A$	$D_B$	$D_C$	$D_D$	并入
↓	1	0	$Q_B$	$Q_C$	$Q_D$	SI	左移
↓	0	1	SI	$Q_A$	$Q_B$	$Q_C$	右移

