HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG KHOA KỸ THUẬT ĐIỆN TỬ 1



BÁO CÁO BÀI TẬP LỚN ĐIỆN TỬ SỐ NHÓM 01

Giảng viên: Vũ Anh Đào

Nhóm báo cáo: 18

Sinh viên thực hiện:

Vi Minh Hiếu : B22DCVT197 Ngô Trí Hoàng : B22DCVT207 Nông Đình Khôi : B22DCVT295 Nguyễn Ngọc Khang : B22DCVT290 Hoàng Trung Anh : B22DCVT017

Đánh giá thành viên:

| Họ và tên | Công việc | Mức độ đóng góp | Chấm điểm |
|-------------------|---|---|-----------|
| Vi Minh Hiếu | Phân tích đề tài, thiết kế mạch, giải thích nguyên lý hoạt động, đóng góp và kiểm duyệt báo cáo (Câu 1&2) | tích cực hỗ trợ các | 10 |
| Ngô Trí Hoàng | Phân tích đề tài, thiết kế mạch, nghiệm thu kết quả, làm báo cáo (Câu 1) | | 9 |
| Hoàng Trung Anh | Xây dựng báo cáo, nghiệm thu kết quả, làm báo cáo (Câu 1) | Tích cực tham gia vào việc kiểm tra kết quả mô phỏng và thiết kế tốt file báo cáo | 9 |
| Nông Đình Khôi | Phân tích đề tài, thiết kế mạch, nghiệm thu kết quả, làm báo cáo (Câu 2) | Tích cực tìm ra lỗi sai trong quá trình thiết kế mạch, nhiệt tình, hỗ trợ các thành viên trong nhóm | 9 |
| Nguyễn Ngọc Khang | Xây dựng báo cáo, phân tích đề tài, nghiệm thu kết quả, làm báo cáo (Câu 2) | Tích cực tìm ra lỗi sai trong quá trình tính toán các số liệu, nhiệt tình, hỗ trợ các thành viên trong nhóm | 9 |

Mục Lục

| Bài tập 1: Thiết kế mạch sử dụng IC 7493 để hạ xuống 10Hz | |
|---|---|
| 1. Giới thiệu linh kiện | |
| 1.1 IC NE555 | |
| 1.2 IC 74LS93 | |
| 1.3 Cổng AND | 6 |
| 2. Nguyên lí hoạt động | 6 |
| 2.1 Sơ đồ khối | |
| 2.2. Chức năng của từng khối | 7 |
| 3. Đánh giá | 8 |
| Bài tập 2: Thiết kế mạch tuần tự (theo phương p thái) dùng trigơ JK để kiểm tra dãy tín hiệu vào. được đưa liên tiếp đến đầu vào nhờ xung clock.] | Tín hiệu nhị phân Lối ra Z=1 nếu tín |
| thái) dùng trigơ JK để kiểm tra dãy tín hiệu vào. được đưa liên tiếp đến đầu vào nhờ xung clock. I hiệu vào có ít nhất bốn bịt liên tiếp bằng 1; có ba | Tín hiệu nhị phân Lối ra Z=1 nếu tín hoặc nhiều hơn 3 |
| thái) dùng trigơ JK để kiểm tra dãy tín hiệu vào. | Tín hiệu nhị phân Lối ra Z=1 nếu tín hoặc nhiều hơn 3 9 |
| thái) dùng trigơ JK để kiểm tra dãy tín hiệu vào. được đưa liên tiếp đến đầu vào nhờ xung clock. I hiệu vào có ít nhất bốn bit liên tiếp bằng 1; có ba bit 0 hoặc có 4 bit liên tiếp có dạng 1110 | Tín hiệu nhị phân Lối ra Z=1 nếu tín hoặc nhiều hơn 3 9 |
| thái) dùng trigơ JK để kiểm tra dãy tín hiệu vào. được đưa liên tiếp đến đầu vào nhờ xung clock. I hiệu vào có ít nhất bốn bit liên tiếp bằng 1; có ba bit 0 hoặc có 4 bit liên tiếp có dạng 1110 1. Giới thiệu linh kiện: | Tín hiệu nhị phân Lối ra Z=1 nếu tín hoặc nhiều hơn 3 9 |
| thái) dùng trigơ JK để kiểm tra dãy tín hiệu vào. được đưa liên tiếp đến đầu vào nhờ xung clock. I hiệu vào có ít nhất bốn bit liên tiếp bằng 1; có ba bit 0 hoặc có 4 bit liên tiếp có dạng 1110 1. Giới thiệu linh kiện: | Tín hiệu nhị phân Lối ra Z=1 nếu tín hoặc nhiều hơn 3 9 |
| thái) dùng trigơ JK để kiểm tra dãy tín hiệu vào. được đưa liên tiếp đến đầu vào nhờ xung clock. I hiệu vào có ít nhất bốn bit liên tiếp bằng 1; có ba bit 0 hoặc có 4 bit liên tiếp có dạng 1110 1. Giới thiệu linh kiện: | Tín hiệu nhị phân Lối ra Z=1 nếu tín hoặc nhiều hơn 3 9 |
| thái) dùng trigơ JK để kiểm tra dãy tín hiệu vào. được đưa liên tiếp đến đầu vào nhờ xung clock. I hiệu vào có ít nhất bốn bit liên tiếp bằng 1; có ba bit 0 hoặc có 4 bit liên tiếp có dạng 1110 1. Giới thiệu linh kiện: 1.1. IC NE555 1.2 IC 74HC164 | Tín hiệu nhị phân Lối ra Z=1 nếu tín hoặc nhiều hơn 3999 |
| thái) dùng trigơ JK để kiểm tra dãy tín hiệu vào. được đưa liên tiếp đến đầu vào nhờ xung clock. I hiệu vào có ít nhất bốn bit liên tiếp bằng 1; có ba bit 0 hoặc có 4 bit liên tiếp có dạng 1110 | Tín hiệu nhị phân Lối ra Z=1 nếu tín hoặc nhiều hơn 3 |
| thái) dùng trigơ JK để kiểm tra dãy tín hiệu vào. được đưa liên tiếp đến đầu vào nhờ xung clock. I hiệu vào có ít nhất bốn bit liên tiếp bằng 1; có ba bit 0 hoặc có 4 bit liên tiếp có dạng 1110 | Tín hiệu nhị phân Lối ra Z=1 nếu tín hoặc nhiều hơn 3 |
| thái) dùng trigơ JK để kiểm tra dãy tín hiệu vào. được đưa liên tiếp đến đầu vào nhờ xung clock. I hiệu vào có ít nhất bốn bit liên tiếp bằng 1; có ba bit 0 hoặc có 4 bit liên tiếp có dạng 1110 | Tín hiệu nhị phân Lối ra Z=1 nếu tín hoặc nhiều hơn 3999101111 |
| thái) dùng trigơ JK để kiểm tra dãy tín hiệu vào. được đưa liên tiếp đến đầu vào nhờ xung clock. I hiệu vào có ít nhất bốn bit liên tiếp bằng 1; có ba bit 0 hoặc có 4 bit liên tiếp có dạng 1110 | Tín hiệu nhị phân Lối ra Z=1 nếu tín hoặc nhiều hơn 3 |
| thái) dùng trigơ JK để kiểm tra dãy tín hiệu vào. được đưa liên tiếp đến đầu vào nhờ xung clock. I hiệu vào có ít nhất bốn bit liên tiếp bằng 1; có ba bit 0 hoặc có 4 bit liên tiếp có dạng 1110 | Tín hiệu nhị phân Lối ra Z=1 nếu tín hoặc nhiều hơn 3 |

Bài tập 1: Thiết kế mạch sử dụng IC 7493 để hạ tần số từ 1900Hz xuống 10Hz

Phân tích đề bài: Sử dụng IC 7493 để thực hiện hạ tần số 1900Hz xuống 10Hz.

- Tần số đầu vào là: f = 1900Hz.
- Tần số đầu ra mong muốn là: $f_d = 10Hz$.
- IC 7493: Được sử dụng để chia tần số từ 1900Hz xuống 10Hz.
- Số lượng bộ đếm cần sử dụng: Ta cần tính toán số lượng bộ đếm cần sử dụng để đạt được tần số đầu ra mong muốn.
- Mô phỏng bằng phần mềm Proteus: Cần tạo một mạch mô phỏng sử dụng IC 7493 để chia tần số như yêu cầu của đề bài.

1. Giới thiệu linh kiện

1.1 IC NE555

- Được dùng để tạo xung Clock với tần số 1Hz để cấp cho khối đếm thực hiện đếm với chu kì 1s.



(Hình 1.1.1 IC NE555.)

-Sơ đồ:

| | | ω | | U1 |
|---|----|-----|---------|-------|
| | R | VCC | Q DC | 7 |
| 5 | CV | | 20 | |
| 2 | TR | GND | TH | 6 |
| | | - | | NE555 |
| | | | | |

| 1 | Ground |
|---|-----------------|
| 2 | Trigger |
| 3 | Out |
| 4 | Reset |
| 5 | Control Voltage |
| 6 | Threshold |
| 7 | Discharge |
| 8 | VCC |

Chân 1 (GND): Chân cho nối masse để lấy dòng.

Chân 2 (Trigger): Chân so áp với mức áp chuẩn là 1/3 mức nguồn nuôi.

Chân 3 (Output): Chân ngả ra, tín hiệu trên chân 3 c1 dạng xung, không ở mức áp thấp thì nó ở mức áp cao.

Chân 4 (Reset): Chân xác lập trạng thái nghĩ với mức áp trên chân 3 ở mức thấp, hay hoạt động.


Chân 5 (Control Voltage): Chân làm thay đổi mức áp chuẩn trong IC NE555.

Chân 6 (Threshold): Chân so áp với mức chuẩn là 2/3 mức nguồi nuôi.

Chân 7 (Discharge): Chân có khóa điện đóng masse, thường cho tụ xả điện.

Chân 8 (VCC): Chân nối vào đường nguồn V+. ICC làm việc với mức nguồn từ 2V đến 18V.


1.2 IC 74LS93



(Hình 1.2.1 IC 74LS93)

(Hình 1.2.2 Sơ đồ mạch bên trong)


- 74LS93 hoặc SN74LS93 là bộ đếm nhị phân 4 bit. IC 74LS93 có hai chân reset, hai chân Clock và bốn chân đầu ra. IC được tạo thành từ hai bộ đếm, một là bộ đếm mod 2, một bộ đếm khác là bộ đếm mod 8 và mod đếm tối đa là 16.
- Mỗi JK chỉ đưa ra 1 và 0 trạng thái. Mọi JK Flip flop thay đổi trạng thái của nó bất cứ khi nào đầu ra Flip Flop trước đó thay đổi từ mức CAO đến thấp, nhưng flip flop đầu tiên không kết nối với flipflop thứ hai, đó là lý do tại sao chúng tôi kết nối chân clock đầu tiên (CP1) với đầu ra của flip flop đầu tiên của bộ đếm MOD8.
- Bốn mạch flip flop này mắc nối tiếp trong khi nhận xung clock từ đầu ra trước đó làm cho đầu ra bắt đầu từ 0000 đến 1111 và sau đó quay trở lại 0000 sau khi đạt đến 1111 lần đầu.



(Hình 1.2.3. Biểu đồ thời gian của tất cả các tín hiệu đầu ra từ Q0 - Q3)

1.3 Cổng AND

- Cổng AND dùng để thực hiện phép nhân logic




2. Nguyên lí hoạt động

2.1 Sơ đồ khối

Mạch chia tần bao gồm 3 khối:

- Khối tạo xung tần
- Khối chia tần
- Khối hiển thị



2.2. Chức năng của từng khối

a. Khối tạo xung tần

Tạo ra xung với tần số 1900Hz.

b. Khối chia tần

- Khối chia tần có nhiệm vụ giảm tần số đầu vào từ 1900Hz xuống 10Hz.
- Khối bao gồm 2 IC7493 mắc nối tiếp với nhau.
 - + IC thứ nhất có vai trò là 1 bộ đếm Mod 16: tần số đầu vào giảm đi 16 lần khi đếm đến trạng thái thứ 16 (1111).
 - + IC thứ hai có vai trò là 1 bộ đếm Mod 12: tần số đầu vào giảm đi 12 lần khi đếm đến trạng thái thứ 12 (1100).
- Cụ thể là sau khi đi qua IC7493 đầu tiên tần số giảm xuống khoảng 118.75 Hz.
 Sau khi đi qua IC7493 thứ hai và qua cổng logic AND thì tần số giảm xuống 9.9Hz gần 10Hz.


c. Khối hiển thị

- Quan sát tín hiệu trên Oscilloscope để kiểm tra tần số đầu ra.
- Quan sát bộ đếm thời gian chế độ hiển thị tần số.

d. Nguyên lí hoạt động

- Khối tạo xung sẽ thực hiện nhiệm vụ tạo ra xung clock để đưa vào khối chia tần ở chân 14 của IC7493 đầu tiên. IC7493 đầu tiên nhận tín hiệu đầu vào 1900Hz, chia tần số đầu vào cho 16 tạo ra tần số đầu ra khoảng 118.75 ở ngõ ra QD của IC7493 thứ nhất. IC7493 thứ 2 nhận tần số 118.75 Hz và nối ngõ ra QC và QD làm ngõ vào của cổng logic AND và ngõ ra của cổng AND nối với 2 chân R0(1) và R0(2). Khi mà ngõ ra của cổng AND đạt mức cao sẽ kích hoạt reset lại IC7493 thứ 2 (tức là khi bộ đếm đạt giá trị 12) thì ta đo được tần số ở ngõ ra là 10Hz thông qua Oscillopcope và bộ hiển thị tần số.


e. Mạch mô phỏng




(Hình 2.2.1 Sơ đồ mạch mô phỏng)

f. Kết quả

Kết quả mô phỏng ta thấy chu kì đầu ra đo được là $T_d=101.5~(ms)$ và chu kì 1 xung clock là T=530~(us). Ta có thể thấy $Td/_T=191.5~\approx190~lần$. Kết quả gần đúng so với yêu cầu.



(Hình 2.2.2 Chu kì của ngõ ra cuối cùng đo bằng Oscillopcope)



(Hình 2.2.3 So sánh kết quả tần số đầu vào và tần số đầu ra)

3. Đánh giá

3.1. Ưu điểm

- Mạch đơn giản dễ giản dễ hiểu, tốn ít chi phí.

3.2. Nhược điểm

- Mạch đang thực hiện ở trường hợp lí tưởng nên chưa sát với thực tế.

Bài tập 2: Thiết kế mạch tuần tự (theo phương pháp đồ hình trạng thái) dùng trigo JK để kiểm tra dãy tín hiệu vào. Tín hiệu nhị phân được đưa liên tiếp đến đầu vào nhờ xung clock. Lối ra Z=1 nếu tín hiệu vào có ít nhất bốn bit liên tiếp bằng 1; có ba hoặc nhiều hơn 3 bit 0 hoặc có 4 bit liên tiếp có dạng 1110.

1. Giới thiệu linh kiện:

1.1. IC NE555

 Được dùng để tạo xung Clock với tần số 1Hz để cấp cho khối đếm thực hiện đếm với chu kì 1giây.



(Hình 1.1.1 IC NE555).

- Sơ đồ:

| | | ω | | U1 |
|-----|----|-----|---------|-------|
| 4 C | R | VCC | Q DC | 7 |
| 5 | CV | | | |
| 2 | TR | GND | TH | 6 |
| | | ~ | | NE555 |
| | | | | |

| 1 | Ground |
|---|-----------------|
| 2 | Trigger |
| 3 | Out |
| 4 | Reset |
| 5 | Control Voltage |
| 6 | Threshold |
| 7 | Discharge |
| 8 | VCC |

Chân 1 (GND): Chân cho nối masse để lấy dòng.

Chân 2 (Trigger): Chân so áp với mức áp chuẩn là 1/3 mức nguồn nuôi.

Chân 3 (Output): Chân ngả ra, tín hiệu trên chân 3 c1 dạng xung, không ở mức áp thấp thì nó ở mức áp cao.

Chân 4 (Reset): Chân xác lập trạng thái nghĩ với mức áp trên chân 3 ở mức thấp, hay hoạt động.

Chân 5 (Control Voltage): Chân làm thay đổi mức áp chuẩn trong IC NE555.

Chân 6 (Threshold): Chân so áp với mức chuẩn là 2/3 mức nguồi nuôi.

Chân 7 (Discharge): Chân có khóa điện đóng masse, thường cho tụ xả điện.

Chân 8 (VCC): Chân nối vào đường nguồn V+. ICC làm việc với mức nguồn từ 2V đến 18V.


1.2 IC 74HC164

74HC164 là thiết bị Si-gate CMOS tốc độ cao và có chân tương thích với Schottky TTL công suất thấp (LSTTL).

IC 74HC164 là các thanh ghi dịch chuyển kích hoạt cạnh 8 bit với mục nhập dữ liệu nối tiếp và đầu ra từ mỗi giai đoạn trong số tám giai đoạn. Dữ liệu được nhập tuần tự thông qua một trong hai đầu vào (DSA hoặc DSB); một trong hai đầu vào có thể được sử dụng làm mức kích hoạt CAO đang hoạt động để nhập dữ liệu thông qua đầu vào kia. Cả hai đầu vào phải được kết nối với nhau hoặc đầu vào không sử dụng phải ở mức CAO.



74HC164D, 74HC164 SOP-14




1.3. IC 74LS248

IC 74LS248 là một bộ giải mã BCD cho LED 7 đoạn Cathode chung. Bộ giải mã này được sử dụng để điều khiển các màn hình hiển thị 7 đoạn từ các giá trị BCD (Binary-Coded Decimal).




1.4. LED 7 đoạn cathode chung

• LED 7 đoạn là thiết bị hiển thị điện tử để hiển thị số. Khi mỗi đoạn chiếu sáng thì một phần của chữ số sẽ được hiển thị. Led 7 đoạn được sử dụng rộng rãi tổng đồng hồ số, máy tính.




Cấu tao:

- LED 7 đoạn bao gồm 8 LED được kết nối song song để có thể thắp sáng hiển thị số "0, 1, 2, 3, 4, 5, 7, 8, 9, A, b, C, d, E, F, ...".
- Mỗi đoạn Led được đánh dấu từ A tới G.
- Đoạn thứ tám gọi là "chấm thập phân" (*Decimal Point*) ký hiệu DP được sử dụng khi hiển thị số không phải là số nguyên.



1.5. Nút nhấn reset




• Nút nhấn (hay còn gọi là nút bấm, công tắc nhấn) là một loại công tắc được sử dụng để điều khiển mạch điện bằng cách nhấn và nhả nút. Nút nhấn thường được sử dụng trong các thiết bị điện tử, công nghiệp và gia dụng để thực hiện các chức năng điều khiển khác nhau.

• Ở bài này, ta sử dụng nút nhấn với chức năng reset lại trạng thái về trạng thái ban đầu.

1.6. Các cổng logic


• Cổng AND Cổng AND dùng để thực hiện phép nhân logic

| A | В | Q |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |




• Cổng OR Cổng OR dùng để thực hiện phép cộng logic

| A | В | Q |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |



• Cổng NOT Cổng NOT dùng để thực hiện phép đảo logic

| А | Y |
|---|---|
| 0 | 1 |
| 1 | 0 |



2. Thực hiện bài toán


2.1. Thiết kế mạch tuần tự

 $Gi \mathring{a} s \mathring{u}$: S_0 : trạng thái bắt đầu

S₁: trạng thái chứa 1 bit '1' S₂: trạng thái chứa 2 bit '1' S₃: trạng thái chứa 3 bit '1' S₄: trạng thái chứa 1 bit '0'

S₅: trạng thái chứa 2 bit '0'

• Đồ hình trạng thái:



• Bảng trạng thái

| S | S¹ | n+1 | Z | | |
|----------------|-----------------------|----------------|-----|-----|--|
| | X=0 | X=1 | X=0 | X=1 | |
| S ₀ | S ₄ | S ₁ | 0 | 0 | |
| S ₁ | S ₄ | S ₂ | 0 | 0 | |
| S ₂ | S ₄ | S ₃ | 0 | 0 | |
| S ₃ | S ₄ | S ₃ | 1 | 1 | |
| S ₄ | S ₅ | S ₁ | 0 | 0 | |
| S ₅ | S ₅ | S ₁ | 1 | 0 | |

• Mã hóa trạng thái

| Q ₂ Q ₁ Q ₀ | S |
|--|-----------------------|
| 000 | S ₀ |
| 001 | S ₁ |
| 011 | S ₂ |
| 010 | S ₃ |
| 110 | S ₄ |
| 111 | S ₅ |

• Bảng hàm kích cho các Trigơ

| Q ₂ Q ₁ Q ₀ | Q ₂ ⁿ⁺¹ Q ₁ | n+1 Q ₀ n+1 | J_2 | K ₂ | J ₁ K ₁ | | $J_0 K_0$ | | Z | |
|--|--|------------------------|-------|----------------|-------------------------------|-----|-----------|-----|-----|-----|
| Q 2 Q 1 Q 0 | X=0 | X=1 | X=0 | X=1 | X=0 | X=1 | X=0 | X=1 | X=0 | X=1 |
| 000 | 110 | 001 | 1X | 0X | 1X | 0X | 0X | 1X | 0 | 0 |
| 001 | 110 | 011 | 1X | 0X | 1X | 1X | X1 | X0 | 0 | 0 |
| 011 | 110 | 010 | 1X | 0X | X0 | X0 | X1 | X1 | 0 | 0 |
| 010 | 110 | 010 | 1X | 0X | X0 | X0 | 0X | 0X | 1 | 1 |
| 110 | 111 | 001 | X0 | X1 | X0 | X1 | 1X | 1X | 0 | 0 |
| 111 | 111 | 001 | X0 | X1 | X0 | X1 | X0 | X0 | 1 | 0 |
| 101 | XXX | XXX | XX | XX | XX | XX | XX | XX | X | X |
| 100 | XXX | XXX | XX | XX | XX | XX | XX | XX | Х | X |

• Từ bảng hàm kích trên, ta có các bảng Karnaugh như sau:

| Q1Q0 XQ2 | 00 | 01 | 11 | 10 |
|-------------|----|----|----|----|
| 00 | 1 | 1 | 1 | 1 |
| 01 | Х | Х | Х | Х |
| 11 | Х | X | Х | X |
| 10 | 0 | 0 | 0 | 0 |

$$J_2 = \overline{X}$$

| Q1Q0 XQ2 | 00 | 01 | 11 | 10 |
|-------------|----|----|----|----|
| 00 | X | X | Χ | X |
| 01 | X | Χ | 0 | 0 |
| 11 | Χ | Χ | 1 | 1 |
| 10 | X | Χ | Χ | X |

$$K_2 = X$$

| Q1Q0 XQ2 | 00 | 01 | 11 | 10 |
|-------------|----|----|----|----|
| 00 | 1 | 1 | Х | Х |
| 01 | Х | X | Х | Х |
| 11 | X | X | Х | X |
| 10 | 0 | 1 | X | X |

$$J_1 = \overline{X} + Q_0$$

| Q1Q0 XQ2 | 00 | 01 | 11 | 10 |
|-------------|----|----|----|----|
| 00 | X | X | 0 | 0 |
| 01 | X | X | 0 | 0 |
| 11 | X | Х | 1 | 1 |
| 10 | Χ | Χ | 0 | 0 |

$$\mathbf{K}_1 = \mathbf{X}.\mathbf{Q}_2$$

| Q1Q0 | | | | |
|------|----|----|----|----|
| | 00 | 01 | 11 | 10 |
| XQ2 | | | | |
| 00 | 0 | X | X | 0 |
| 01 | X | X | X | 1 |
| 11 | X | Х | X | 1 |
| 10 | 1 | X | X | 0 |

$$\boldsymbol{J}_0 = \boldsymbol{Q}_2 + \boldsymbol{X}.\overline{\boldsymbol{Q}_1}$$


| Q1Q0 | | | | |
|------|----|----|----|-----|
| | 00 | 01 | 11 | 10 |
| XQ2 | | | | |
| 00 | X | 1 | 1 | x / |
| 01 | X | X | 0 | X |
| 11 | X | X | 0 | X |
| 10 | Χ | 0 | 1 | X |

$$K_0 = \overline{Q}_2. (\overline{X} + Q_1)$$

| Q1Q0 XQ2 | 00 | 01 | 11 | 10 |
|-------------|----|----|----|----|
| 00 | 0 | 0 | 0 | 1 |
| 01 | X | X | 1 | 0 |
| 11 | Χ | X | 0 | 0 |
| 10 | 0 | 0 | 0 | 1 |

$$Z = \overline{X}.Q_2.Q_0 + \overline{Q_2}.Q_1.\overline{Q_0}$$

• Từ đó ta có mạch tuần tự mô phỏng như hình dưới đây:




2.2. Thiết kế sơ đồ mạch hoàn chỉnh


Để kiểm tra tính chính xác của mạch tuần tự, cần ghép thêm một số linh kiện phù hợp. Do vậy sơ đồ mạch hoàn chỉnh sẽ bao gồm:

a. Mạch tuần tự: (Như trên)

b. Bộ tạo xung:




c. Bộ hiển thị đầu ra: Hiển thị tín hiệu đầu ra




d. Bộ hiển thị đầu vào:


+ Bộ ghi dịch:




+ 5 led 7 đoạn hiển thị đầu vào: Hiển thị tín hiệu đầu vào theo trình tự từ phải sang trái




+ 1 chuyển mạch 2 trạng thái 0,1: Giúp thay đổi các tín hiệu nhị phân đầu vào




e. Bộ hiển thị trạng thái: Gồm 3 led 7 đoạn hiển thị 3 bit trạng thái hiện tại:



f. Nút Reset: Đặt các trạng thái hiện tại về trạng thái S_0 (000)




→ Sơ đồ mạch hoàn chỉnh




2.3 Kiểm tra tính chính xác của sơ đồ mạch:

- Khi Z = 1
- + **Trường hợp 1:** Có ít nhất 4 bit liên tiếp bằng 1




 $\mathring{\mathrm{O}}$ switch khi ta chuyển trạng thái sang 1 thì bộ hiện thị đầu ra vẫn là 0.





Sau khi led đầu vào hiện thị đủ 4 bit 1 liên tiếp thì bộ hiện thị đầu ra chuyển sang 1.


+ **Trường hợp 2:** Z = 1 khi có 3 hoặc nhiều hơn 3 bit 0



Tương tự sau khi thay đổi switch sang 0 thì ở bộ hiện thị đầu ra vẫn là 0.









Khi các thanh led hiện số bit 0 liên tiếp là 3 hoặc nhiều hơn 3 thì bộ hiện thị đầu ra bằng 1 với trạng thái 111.

+ **Trường hợp 3**: Z = 1 khi 4 bit liên tiếp có dạng 1110.



Ở trường hợp này khi 4 bit liên tiếp là 1110 bộ hiện thị đầu ra là 1, tuy nhiên trạng thái 110 xuất hiện ngắn thay đổi nhanh thành 111 nên không thể quan sát bằng mắt thường được nên chúng ta phải sử dụng **oscilloscope** nhằm quan sát được giản đồ xung để kiểm tra.



3. Nhận xét:

- Mạch vẫn còn hạn chế ở một số trường hợp như 1110 chúng ta không quan sát được bằng mắt thường.
- Mạch đang thực hiện ở trường hợp lí tưởng nên chưa sát với thực tế.