



INSTITUTO POLITÉCNICO NACIONAL



ESCUELA SUPERIOR DE CÓMPUTO

INGENIERIA EN SISTEMAS COMPUTACIONALES

MATERIA: FUNDAMENTOS DE DISEÑO DIGITAL

PRESENTA:

RAMIREZ BENITEZ BRAYAN

GRUPO: 2CM1

ESTADO DE MEXICO NOVIEMBRE 2020

## Definición de los TTL

TTL significa "Time To Live", y se refiere a un límite en el periodo de tiempo o el numero de iteraciones o transmisiones en computadora y tecnología de red de computadoras que una unidad de datos puede experimentar antes de ser desechada.

## Características de TTL

- Su tensión de alimentación característica se halla comprendida entre los 4.75v y los 5.25v. Normalmente TTL trabaja con 5V.
- Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0 y 0.8 volts para el estado L (bajo) y los 2.2v y Vcc PARA EL ESTADO h(Alto).
- La velocidad de transmisión entre los estados lógicos es su mejor base, si bien esta característica le hace aumentar su consumo siendo su mayor enemigo.
- Las señales de salida TTL se degradan rápidamente si no se transmiten a través de circuitos adicionales de transmisión (no pueden viajar más de 2 m por cable sin grandes pérdidas).
- Es una tecnología de circuitos integrados muy popular, su mayor ventaja reside en las grandes velocidades de conmutación, también ofrece una enorme variedad de dispositivos y su compuerta básica es la NAND.

## Definición de CMOS

Es una de las familias lógicas empleadas en la fabricación de circuitos integrados, que consiste en la utilización conjunta de transistores de tipo PMOS y tipo NMOS configurados de forma tal que en estado de reposos el consumo de energía es únicamente el debido a las corrientes parasitas colocado en la placa base.

En la actualidad la mayoría de los circuitos integrados que se fabrican utilizan la tecnología CMOS esto incluye microprocesadores, memorias, procesadores digitales de señales y muchos otros tipos de circuitos integrados digitales cuyo consumo es considerablemente bajo.

## Características de los CMOS

- Es la tecnología utilizada en los circuitos de gran escala de integración y microprocesadores.
- Su mayor ventaja reside en ofrecer mucha menor disipación de potencia.
- Drenado (D) conectada a tierra (VSS) (0), el valor 0 no se propaga al surtidor (S) y por lo tanto a la salida de la puerta lógica.
- El transistor PMOS por el contrario esta en estado de conducción y es el que propaga un '1' (Vdd) a la salida. Los circuitos CMOS es que son regenerativos: Una señal degradada que acometa una puerta lógica CMOS


se vera restaurada a su valor lógico inicial 0 o 1 siempre y cuando aun este dentro de los márgenes de ruido que el circuito pueda tolerar.

- El bajo consumo de potencia estática gracias a la alta impedancia de entrada de los transistores de tipo MOSFET y a que en estado de reposos un circuito CMOS solo experimentara corrientes parasitas.
- La familia CMOS es la que se refiere al margen de tensiones de alimentación que abarca desde los 3 a los 15v lo que permite la conexión directa de los componentes de dicha familia con los de la TTL cuando se alimenta con 5v a los circuitos integrados CMOS
- Los circuitos CMOS poseen una elevada inmunidad al ruido normalmente sobre el 30% y el 45% del nivel lógico entre el estado 1 y el 0. Este margen alto solo es comparable con el de la familia HTL.
- Bajo consumo puesto que una puerta CMOS solo consume 0.01mW en condiciones estáticas. Si opera con frecuencias elevadas comprendidas entre 5 t 10 MHz el consumo es de 10mW

## Dispositivos Lógicos Programables

Un Dispositivo Lógico Programable (PLD) es un componente electrónico usado para construir circuitos digitales reconfigurables. A diferencia de una compuerta lógica que tiene una función fija, los PLDs salen de fábrica sin una función en específico, por lo tanto, necesitan ser programados o reconfigurados antes de poder ser usados.

Existen dos ramas principales dentro de los dispositivos lógicos programables, la lógica programable de campo y la de fábrica. El término campo en este contexto implica que los dispositivos puedan ser programados en el “campo” del usuario, mientras que la lógica de fábrica puede ser programada en la misma fábrica donde se construyen, de acuerdo a los requerimientos del cliente. En este caso, la tecnología de programación usa procesos irreversibles, por lo que solo es posible hacerlo una vez.



## CLASIFICACION GENERAL

Se clasifican de acuerdo a su arquitectura, es decir, la ordenación funcional de los elementos internos que proporciona al dispositivo sus características específicas.

1. Redes Lógicas Programables, PAL (Programmable Array Logic) o PLA (Programmable Logic Array). Pueden dividirse en tres grandes subfamilias, según el tipo de matriz programable que incluya en su estructura lógica:

a) Matriz Y programable – matriz O programable: PLA.

b) Matriz Y fija – matriz O programable: PROM

c) Matriz Y programable – matriz Y fija: PAL propiamente dichas, y que según el tipo de dispositivo lógico que incluya en su estructura interna, pueden ser:

- PAL combinacionales ó PAL simples.
- PAL secuenciales. ó FPLS.

Desde el punto de vista de la tecnología de programación:

a) PAL Bipolares.

b) PAL CMOS.

2. EPLD (Erasable Programmable Logic Device) Son circuitos lógicos programables eléctricamente y borrables con luz ultravioleta, que permiten desarrollar un diseño, borrando y regrabando hasta sacarle todos los problemas lógicos o eléctricos. Tenemos las siguientes familias:

- EPLD Simples o clásicas: Familia de serie EPXXXX.
- EPLD Complejas o CPLD (Complex Programmable Logic Device):
  - Familia MAX o de la serie EPMXXXX. Múltiple Array matriz.
  - Familia FLEX o Flexible Logic Element Matrix.
  - Familia APEX ó Advanced Programmable Element Matrix.
- EPLD Específicas: Familia de serie EPB Familia de serie EPS

3. GAL (Generic Array Logic) Son equivalente a las memorias EEPROM, es decir que permiten ser borradas y grabadas eléctricamente. Se pueden establecer las siguientes subfamilias

a) Tipo PAL: Matriz Y / Macro celda programable de salida:

- Borrables y Programables fuera del circuito.
- Borrables y Programables en circuito.

b) TIPO FPLA: Matriz Y / Matriz O / Macro celda programable de salida. Se introduce un nuevo concepto más general de redes/macro celdas programables.


4. ASIC: Son circuitos digitales completos, de uso directo por los diseñadores, sin necesidad de programación posterior. Aparecieron al mismo tiempo que las PAL, pero como son programables por máscaras en fábrica sólo se aplica a grandes producciones en serie, pues su costo es elevado y su amortización se justifica solo en esos casos.

5. LCA (Logic Cell Array) o FPGA (Field Programmable Gate Array) o red de celdas lógicas. Podemos decir que es un producto similar a las ASIC, pero programables por el usuario. Se caracteriza por poseer una gran cantidad de bloques funcionales básicos, que en el estadio de diseño e implementación el usuario interconecta para obtener las funciones lógicas deseadas.

6. FPGA de anti fusibles: se trata de redes de compuertas lógicas muy similares a las LCA, pero con una técnica de programación de las uniones totalmente diferentes, cuya denominación es la que identifica a estos circuitos, es decir anti fusibles.

### Arquitectura básica de un PLD

Las entradas del PLD entran al arreglo lógico los cuales son hechos de columnas y filas (en la figura se muestra tal arreglo) cada par de columnas representa la entrada negada o complementada y la misma entrada sin negar, cada fila constituye un término AND. Las conexiones lógicas se establecen entre diferentes columnas y filas en la matriz para determinar cuál combinación de entradas llevarán al término AND a un nivel alto. Más de un término AND alimenta una compuerta OR. La salida es la suma de productos.



## Referencias

[https://www.infor.uva.es/~jjalvarez/asignaturas/fundamentos/apuntes/digital/Tema4\\_memorias.pdf](https://www.infor.uva.es/~jjalvarez/asignaturas/fundamentos/apuntes/digital/Tema4_memorias.pdf)

<http://www.ptolomeo.unam.mx:8080/jspui/bitstream/132.248.52.100/658/8/A8.pdf>

[http://www1.frm.utn.edu.ar/tecnicad1/\\_private/Apuntes/PLD.pdf](http://www1.frm.utn.edu.ar/tecnicad1/_private/Apuntes/PLD.pdf)

<https://sites.google.com/site/arquitectura1488/news/introduccion>

[https://www.academia.edu/28669987/CARACTERISTICAS\\_DE\\_TTL\\_Y\\_CMOS](https://www.academia.edu/28669987/CARACTERISTICAS_DE_TTL_Y_CMOS)

<http://wiki-pita.blogspot.com/2012/08/plds.html>