

		Задание: Разработать синтезируемое описание модуля (RTL), используя Verilog/SystemVerilog и тестовое окружение к нему. Требования: Модуль должен иметь интерфейс, описанный в задаче. В том случае, если при выполнении задания какие-либо входные сигналы не были задействованы, объяснить почему. Плюсы при выполнении задания: - Использование при разработке Assertions - Синтез полученного RTL (Vivado/Quartus)					
Вариант	Модуль	Параметры	Интерфейс			Функциональное описание	Доп. требования к тестовому окружению
1	FIFO	DEPTH - глубина очереди WIDTH - ширина входного интерфейса	clk input rst_n input s_val input s_data[WIDTH-1:0] input s_rdy output m_val output m_data[WIDTH-1:0] output m_rdy input	Синхросигнал Ресет Валидность входных данных Входные данные Готовность очереди к приёму данных Валидность выходных данных Выходные данные Готовность окружения к приёму данных		Очередь FIFO (First-in First-out). Входной и выходной интерфейсы используют handshaking.	Обязательно промоделировать ситуацию полного заполнения очереди
2	4-входовой арбитр с круговым приоритетом		clk input rst_n input val[3:0] input gnt[3:0] output	Синхросигнал Ресет Входные запросы Выдача гранта		Арбитр выдаёт грант одному из направлений согласно правилам кругового приоритета	
3	Crossbar 2x2 с фиксированным приоритетом	WIDTH - ширина входного интерфейса	clk input rst_n input s0_val input s0_dst input s0_data[WIDTH-1:0] input s0_rdy output s1_val input s1_dst input s1_data[WIDTH-1:0] input s1_rdy output m0_val output m0_src output m0_data[WIDTH-1:0] output m0_rdy input m1_val output m1_src output m1_data[WIDTH-1:0] output m1_rdy input	Синхросигнал Ресет Валидность входных данных на шине 0 Направление запроса (0: m0; 1: m1) Входные данные на шине 0 Готовность модуля к приёму данных на шине 0 Валидность входных данных на шине 1 Направление запроса (1: m0; 1: m1) Входные данные на шине 1 Готовность модуля к приёму данных на шине 1 Валидность выходных данных на шине 0 Источник запроса (0: s0; 1: s1) Входные данные на шине 0 Готовность окружения к приёму данных на шине 0 Валидность выходных данных на шине 1 Источник запроса (1: s0; 1: s1) Входные данные на шине 1 Готовность окружения к приёму данных на шине 1		Кроссбар распределяет запросы от двух входных интерфейсов (s0 и s1) между двумя выходными (m0 и m1), причём интерфейс s0 имеет приоритет над s1	
4	Преобразователь в код Грея и обратно	WIDTH - ширина входного интерфейса	Module 0: bin[WIDTH-1:0] input gray[WIDTH-1:0] output Module 1: gray[WIDTH-1:0] input bin[WIDTH-1:0] output	Входное значение (binary) Выходное значение (gray) Входное значение (gray) Выходное значение (binary)		В результате должно получиться 2 модуля: bin2gray и gray2bin, выполняющие преобразование из бинарного представления в код Грея и обратно	В тестовом окружении модули замонты друг на друга и обмениваются gray-coded данными, в то время как окружение проверяет binary-данные
5	Bus Downsizer 32x8		clk input rst_n input s_val input s_data[31:0] input s_rdy output m_val output m_data[7:0] output m_rdy input	Синхросигнал Ресет Валидность входных данных Входные данные Готовность очереди к приёму данных Валидность выходных данных Выходные данные Готовность окружения к приёму данных		Устройство принимает 32-битное слово на входном интерфейсе, разбивает его на 4 8-битных и последовательно передаёт на выходной m_data<0> = s_data[7:0] m_data<1> = s_data[15:8] m_data<2> = s_data[23:16] m_data<3> = s_data[31:24]	
6	Bus Upsizer 8x32		clk input rst_n input s_val input s_data[7:0] input s_rdy output m_val output m_data[31:0] output m_rdy input	Синхросигнал Ресет Валидность входных данных Входные данные Готовность очереди к приёму данных Валидность выходных данных Выходные данные Готовность окружения к приёму данных		Устройство принимает 4 8-битных слов на входном интерфейсе, склеивает из них одно 32-битное и передаёт на выходной интерфейс m_data = {s_data<3>, s_data<2>, s_data<1>, s_data<0>}	
7	Protocol Converter: handshaking -> token	WIDTH - ширина входного интерфейса DEPTH - глубина буфера MAX_CRD_LIMIT - максимальное число неиспользованных токенов	clk input rst_n input s_val input s_data[WIDTH-1:0] input s_rdy output m_val output m_data[WIDTH-1:0] output m_tkn input	Синхросигнал Ресет Валидность входных данных Входные данные Готовность очереди к приёму данных Валидность выходных данных Выходные данные Токен, разрешающий приём одного сообщения		Устройство принимает и буферизирует сообщения на входном интерфейсе, используя handshaking Выдача сообщений возможна только при наличии положительного числа токенов, асинхронно приходящих от внешней среды. После ресета число токенов в устройстве - MAX_CRD_LIMIT	Обязательно промоделировать ситуацию полного заполнения буфера и отсутствия в буфере токенов
8	Protocol Converter: token -> handshaking	WIDTH - ширина входного интерфейса DEPTH - глубина буфера MAX_CRD_LIMIT - максимальное число неиспользованных токенов	clk input rst_n input s_val input s_data[WIDTH-1:0] input s_tkn output m_val output m_data[WIDTH-1:0] output m_rdy input	Синхросигнал Ресет Валидность входных данных Входные данные Токен, разрешающий приём одного сообщения Валидность выходных данных Выходные данные Готовность окружения к приёму данных		Устройство принимает и буферизирует сообщения на входном интерфейсе и выдает в окружение токены, причём устройство должно гарантированно принимать сообщение при наличии у окружения свободных токенов. При выдаче данных наружу используется handshaking. После ресета число токенов в окружении - MAX_CRD_LIMIT	Обязательно промоделировать ситуацию полного заполнения буфера