








Guide d'utilisation de Quartus

- OuvrirQuartus
- Cliquer dans
 File → Open
 Project




Cliquer sur Next







- Choisir « Empty project »
- Cliquer sur « Next »




- Ici on peut ajouter des sources VHDL existantes.
- Cliquer sur « ... » pour aller les chercher
- Ce n'est pas obligatoire d'ajouter des sources des le début. On peut créer un projet vide.



- Sélectionner le FPGA que vous avez en regardant sur la puce de votre carte ou en regardant le manuel d'utilisation de votre carte.
- Cliquer sur « Next » jusqu'à arriver à la fin




- Un résumé du projet est faite à la fin.
- Cliquer sur « Finish »




Ajouter des sources

Cliquer dans
 « Project →
 Add/Remove Files in
 Project... »




Ajouter des sources



Cliquer sur « ... » pour ajouter des sources existantes

Affectation des broches


- Être sûr que la synthèse est faite « Analysis & Synthesis » avant d'affecter les broches
- Aller dans « Assignements →
 Pin Planner »




Affectation des broches

L'endroit où la broche sera affecté (voir le manuel d'utilisation de votre carte)


Configuration de la broche (LVCMOS33, LVCMOS25, LVDS...)




- Être sûr que la synthèse est faite « Analysis & Synthesis » avant d'affecter les broches
- Aller dans « Tools → Pin Timing Analyzer »




Cliquer sur « Create Timing Netlist »




Cliquer sur « Create Clock... »






Insérer un nom à l'horloge Insérer la période de l'horloge Cliquer ici pour choisir l'horloge dans le design




Choisir le bon filtre pour trouver l'horloge Sélectionner l'horloge Cliquer sur « > » pour l'ajouter Cliquer sur « OK »




Cliquer sur « Run »

Cliquer sur « Write SDC
 File... » tout en bas


- Donner un nom au fichier de contraintes et l'endroit où sauvegarder le fichier de contraintes
- Cliquer sur « OK »
- Quitter « Timing Analyzer »



 Ajouter le fichier de contrainte à votre projet en allant dans « Project → Add/Remove Files in Project... »



- Cliquer sur « Timing
 Analysis » pour que le
 synthétiseur calcule la
 fréquence maximale du
 design
- Visualiser la fréquence maximale de votre design dans « Timing Analyser → Slow 1200mV 85C Model » ou « Timing Analyser → Slow 1200mV 0C Model »




Compilation

Mettre d'abord en « Top Level » l'entité que vous voulez compiler

Compiler votre design. Il fera :


- La synthése
- Le placement
- Le bitstream
- L'analyse temporelle



Programmation


Lancer le programmeur

ou




Programmation


- Par défaut le bon bitstream (.sof) sera sélectionné.
- Si ce n'est pas le cas, supprimer celui qui se trouve et ajouter le votre en cliquant sur « Add File... ».
- Cliquer sur « Start » pour programmer la carte.
- Si aucune carte est listé alors qu'elle est connecté cliquer sur « Hardware Setup » pour la sélectionner.




 Aller dans « Tools → Signal Tap Logic Analyzer »




 Double clic sur « Double-Click to add nodes » pour ajouter les signaux que vous voulez visualiser




- Dans filter choisir « Signal Tap : pre-synthesis » pour lister les signaux avant synthèse
- Vous pouvez filtrer les signaux par composant dans « Look in .
 : »
- Sélectionner les signaux que vous voulez visualiser
- Cliquez sur « > » pour ajouter les signaux sélectionnés
- Pour confirmer l'ajout des signaux, cliquer sur « Insert » et ensuite « Close » pour sortir.



- Dans « Signal Configuration »:
- Choisir l'horloge d'échantillonnage de l'analyseur logique
- La profondeur de l'acquisition (utilise des ressources de mémoire embarqué du FPGA)
- Laisser la configuration par défaut



- La position du trigger lorsque la condition d'acquisition est vraie
- Le nombre de trigger
- Laisser la configuration par défaut



 Résumé du nombre de cellules et de mémoire que votre configuration de l'analyseur logique utilise


 Les signaux que vous avez décidé de visualiser

 Les conditions de trigger (AND, OR, ...) entre tous les signaux.

 Plusieurs types de de conditions de trigger.

 La condition « Don't Care » désactive le signal du trigger

Vous pouvez lancer la compilation ici




• Programmer votre carte

Aller dans « Data »


• Lancer le trigger

 Désactive / active l'analyseur




Platform Designer

 Aller dans « Tools → Designer »




Platform Designer

- Platform Designer permet de construire une système complexe grâce à un GUI sans avoir à écrire du code
- Dans cet exemple on va apprendre comment construire un microcontrôleur basé sur un cœur Nios




Platform Designer (Nios)

 Ajouter le processeur Nios en double cliquant dans « Processors and Peripherials → Embedded Processors → Nios II Processor »




Platform Designer (Nios)

- Dans Nios II Core, choisir un des deux.
- Nios II/e est une implémentation basique du Nios. Utile pour les FPGA qui ont pas beaucoup d'éléments logiques. Cette configuration est gratuite.
- Nios II/f est une implémentation plus performante du Nios. Utilise plus d'éléments logiques. Cette configuration est payante.
- Cliquer sur « Finish ».




Platform Designer (Nios)


 Ajouter la mémoire RAM en double cliquant dans « Basic Functions → On Chip Memory → On-Chip Memory (RAM or ROM) Intel FPGA IP »




- Type: RAM
- Dual port access (optionnel)
- Slave S1 Data witdh: 32
- Total memory size : 32768 bytes
 - Le EP4CE22F17C6 contient 608256 bits \rightarrow 76032 bytes
- Read latency: 1
- Cliquer sur « Finish »



- Ajouter un JTAG UART en double cliquant dans « Interface Protocols → Serial → JTAG UART Intel FPGA IP »
- Cela permet d'ajouter :
 - UART (Interface série)
 - JTAG (Utiliser le debugguer)




Cliquer sur « Finish »




Platform Designer (Nios)(Optionnel)

- Ajouter des PIO (Parallel Input/Output) en double cliquant dans « Processors and Peripherials → Peripherials → PIO (Parallel I/O) Intel FPGA IP
- Cela permet d'ajouter des simples entrées/sorties pour connecter des boutons, leds, etc...



Platform Designer (Nios)(Optionnel)

- Le nombre d'IO
- Configuration des IO
- Valeur par défaut lors du Reset




 Faire la connexion des composants en cliquant sur les boules.

Adresse attribué aux composant


• Numéro de l'interruption

Nom personnalisé du composant


 Double cliquer ici pour exporter les I/O dans l'entité.




 Doubler cliquer sur le composant « CPU/Nios II Processor » ou clique droit sur « CPU/Nios II Processor → Edit... »




- Cliquer sur l'onglet
 « Vectors »
- Dans Reset vector memory et Exception vector memory choisir :
 - <NOM_RAM>.s1




- Faire l'affectation automatique des adresses des composants en allant dans « System → Assign Base Addresses »
- Sauvegarder et cliquer sur « Generate HDL »




- Dans « Create HDL design files for synthesis » choisir « VHDL »
- Cliquer sur « Generate » -
- Ajouter ensuite le .qip qui se trouve où vous avez sauvegardé le projet de « Platform Designer / Qsys » sous le dossier « synthesis ».




 Créer un nouveau projet en allant dans « File → New → Nios II Application and BSP from Template »




- Ajouter le fichier .sopc qui contient la configuration du microcontrôleur que vous avez crée avec « Platform Designer ». Ce fichier se trouve où vous avez sauvegardé le projet de « Platform Designer / Qsys »
- Saisir le nom de votre projet
- Choisir « Hello World Small »
- Cliquer sur « Next »




- Ici vous pouvez un autre bsp soit laisser le logiciel créer un en fonction de la configuration du .sopc
- Le bsp est un projet qui contient toutes les définitions système ainsi que les adresses « base » de vos composants que vous avez ajouté sur « Platform Designer »
- Cliquer sur « Finish »



- Après avoir crée le projet, un code template vous est donnée qui affiche « Hello from Nios II! » sur la console UART si vous avez ajouté un UART sur platform designer.
- Pour compiler le projet faites clic droit sur « votre projet → Build Projet »



 Pour télécharger votre code vers le Nios et démarrer une session de debug faites un clic droit sur « votre projet → Debug As → Nios II Hardware ».



- Si c'est la première fois que vous téléversez votre code vers la cible, il faut scanner le FPGA
- Assurez-vous que le FPGA est programmé avec la configuration du Nios (.sof)
- Assurez-vous que ces deux cases sont cochées si vous n'avez pas ajouté le composant « System ID Peripherial Intel FPGA IP ».
- Aller dans « Target Connection → Refresh Connections » pour scanner le FPGA
- Choisir le FPGA et cliquer sur « Apply » et ensuite « Debug »

