## DCC007 – Organização de Computadores II

### Aula 3 – Revisão de OC-l

Prof. Omar Paranaiba Vilela Neto



### Instruções:

- Linguagem de Máquina
- Mais <u>primitiva</u> que linguagens de alto nível i.e., controle de fluxo não sofisticado
- Muito restritiva ex. MIPS Instruções Aritméticas
- Vocês viram a arquitetura do conjunto de instruções do MIPS
  - similar a outras arquiteturas desenvolvidas após 1980's
  - Mais de 100 milhões de processadores MIPS fabricados em 2009
  - usado pela NEC, Nintendo, Silicon Graphics, Sony

objetivos do projeto: maximizar o desempenho e minimizar custo e tempo de projeto

### MIPS - Aritmética

- Todas instruções tem 3 operandos
- A ordem dos operandos é fixa (destino primeiro)

#### **Exemplo:**

```
Código C: A = B + C
```

Código MIPS: add \$s0, \$s1, \$s2

(associação com variáveis pelo compilador)

## Instruções

- Instruções load e store
- Exemplo:

```
Código C: A[8] = h + A[8];
```

Código MIPS: lw \$t0, 32(\$s3) add \$t0, \$s2, \$t0 sw \$t0, 32(\$s3)

- Store tem destino por último
- Relembre operandos aritméticos são registradores, não memória!

## Instruções:

#### Instrução

#### Resultado

```
add \$s1,\$s2,\$s3 \$s1 = \$s2 + \$s3

sub \$s1,\$s2,\$s3 \$s1 = \$s2 - \$s3

lw \$s1,100(\$s2) \$s1 = Memória[\$s2+100]

sw \$s1,100(\$s2) Memória[\$s2+100] = \$s1

bne \$s4,\$s5,L próxima instr. é Label se \$s4 \neq \$s5

beq \$s4,\$s5,L próxima instr. é Label se \$s4 = \$s5

j Label próxima instr. é Label
```

#### Formatos:

R	op	rs	rt	rd	shamt	funct				
I	op	rs	rt	16 bit endereço						
J	op		26 bit endereço							

## Linguagem de Máquina

• Instruções – Código de máquina

Instruction	Format	ор	rs	rt	rd	shamt	funct	address
add	R	0	reg	reg	reg	0	32 <sub>ten</sub>	n.a.
sub (subtract)	R	0	reg	reg	reg	0	34 <sub>ten</sub>	n.a.
add immediate	I	8 <sub>ten</sub>	reg	reg	n.a.	n.a.	n.a.	constant
1 w (load word)	ı	35 <sub>ten</sub>	reg	reg	n.a.	n.a.	n.a.	address
SW (store word)	ı	43 <sub>ten</sub>	reg	reg	n.a.	n.a.	n.a.	address

## Linguagem de Máquina

#### Exemplo

```
A[300] = h + A[300];
is compiled into

lw $t0,1200($t1) # Temporary reg $t0 gets A[300]

add $t0,$s2,$t0 # Temporary reg $t0 gets h + A[300]

sw $t0,1200($t1) # Stores h + A[300] back into A[300]
```

ор	rs	rt	rd	address/ shamt	funct	
35	9	8	1200			
0	18	8	8 0 3		32	
43	9	8	1200			

100011	01001	01000	0000 0100 1011 0000				
7000000	10010	01000	01000 00000 1000		100000		
101011	01001	01000	0000 0100 1011 0000				

### Linguagem de Máquina


High-level language program (in C)

Assembly language program (for MIPS)

Binary machine language program (for MIPS)

```
swap(int v[], int k)
{int temp;
  temp = v[k];
 v[k] = v[k+1];
 v[k+1] = temp;
     C compiler
swap:
   muli $2, $5,4
   add $2, $4,$2
   lw $15, 0($2)
   lw $16, 4($2)
```

sw \$16,0(\$2) sw \$15, 4(\$2) jr \$31



00000001010000100000000011000 0000000100011100001100000100001 100011001111001000000000000000100 10101100011000100000000000000100 000000111110000000000000000001000 Agora vocês entendem!

### Resumindo:

#### 

Palken	Sagle	<b>Gret</b> s
	\$ <del>0\$</del> 7, \$ <del>0\$</del> 9, \$ <del>2</del> 60	
<b>Region</b>	\$20000000000000000000000000000000000000	aitmin:NABeita@eakeysepteOleitaBis
	争争等	exeliterally points
	N <del>≥ tugi</del> CD	Resembly californist disministration NAB and the services
Zren,	rang	sample to the later of the late
VOIES		andekskadatosseboosiels

#### MPSassemblylanguage

Category	Instruction	Example	Meening	Comments
	add	add \$s1, \$s2, \$s3	\$s1 = \$s2 + \$s3	Three operands; detain registers
Aithmetic	subtract	sub \$s1, \$s2, \$s3	\$s1 = \$s2 - \$s3	Three operands; detain registers
	addimmedate	addi \$s1, \$s2, 100	\$s1 = \$s2 + 100	Usedtoaddoonstants
	lædward	lw \$s1, 100(\$s2)	\$s1 = <b>Menony</b> \$s2 + 100	Wordframmemorytoregister
	stareward	sw \$s1, 100(\$s2)	Memory[\$s2+100]=\$s1	Wardfromregister tomemory
Datatransfer	loædbyte	lb \$s1, 100(\$s2)	\$s1 = Menory[\$s2 + 100]	Byte frommemory to register
	starebyte	sb \$s1, 100(\$s2)	Memory[\$s2+100]=\$s1	Byte from register to memory
	lædupper immedate	lui \$s1, 100	\$61 = 100*2 <sup>16</sup>	Loads constant in upper 16 bits
	bandhonequal	beq \$s1, \$s2, 25	if (\$s1 == \$s2) go to FC+4+100	Equal test; PGrelative branch
Conditional	bandhonnot equal	bne \$s1, \$s2, 25	if (\$s1 != \$s2) go to FC+4+100	Ntt equal test; PGrelative
branch	set onless than	slt \$s1, \$s2, \$s3	if (\$s2 < \$s3) \$s1=1; else\$s1 =0	Comparelessthan, for bea, bre
	set lessthan immedate	slti \$s1, \$s2, 100	if (\$s2 < 100) \$s1=1; else\$s1 =0	Comparelessthanconstant
	jump	j 2500	gpto 10000	Jumptotarget address
Utcand-	jumpregister	jr \$ra	goto \$12a	For switch, procedure return
tional jump	jumpandlink	jal 2500	\$ra=PC+4; go to 10000	Far procedure call


## Procedimento ou Função

#### **Exemplo**


```
folha:
        addi $sp, $sp, -12
         sw $t1, 8($sp)
         sw $t0, 4($sp)
         sw $s0, 0($sp)
         add $t0, $a0, $a1
        add $t1, $a2, $a3
         sub $s0, $t0, $t1
         add $v0, $s0, $zero
         lw $s0, 0($sp)
         lw $t0, 4($sp)
         lw $t1, 8($sp)
         addi $sp, $sp, 12
        jr $ra
```

## Procedimento ou Função

#### Situação da pilha




## Ciclo Único



Instrução	RegDst	OrigALU	Mempara Reg	Escreve Reg	Le Mem	Escreve Mem	Branch	ALUOpl	ALU Op0
formato R	1	0	0	1	0	0	0	1	0
1w	0	1	1	1	1	0	0	0	0
SW	Х	1	Х	0	0	1	0	0	0
beq	Х	0	Х	0	0	0	1	0	1

## Abordagem Multiciclo

Precismos de uma nova configuração de controle




#### Especificação Gráfica da FSM Instruction decode/ Instruction fetch register fetch MemRead ALUSrcA = 0IorD = 0ALUSrcA = 0**IRWrite** ALUSrcB = 11 Start ALUSrcB = 01 ALUOp = 00ALUOp = 00**PCWrite** PCSource = 00 (OP = 'LW') or (OP = 'SW') Memory address Branch Jump computation Execution completion completion ALUSrcA = 1 ALUSrcA = 1 ALUSrcB = 00 ALUSrcA = 1 **PCWrite** ALUSrcB = 10 ALUOp = 01ALUSrcB = 00 PCSource = 10 ALUOp = 00**PCWriteCond** ALUOp = 10 PCSource = 01 Memory Memory access access R-type completion 5 ReaDst = 1MemRead MemWrite RegWrite IorD = 1IorD = 1MemtoReg = 0Write-back step RegDst = 0RegWrite

Quantos bits nós necessitamos para especificar os estados?

MemtoReg = 1

## **Pipeline**




## Explorando a Hierarquia de Memórias

Usuários desejam memórias rápidas e grande!


SRAM tempo de acesso são 2 - 25ns e custam de \$4000 a \$10000 por GB. DRAM tempo de acesso são 60-120ns e custam de \$100 to \$200 por GB. Disco tempo de acesso 10 to 20 milhões ns e custam \$.50 to \$2 por GB.

2004

Sugere a construção de uma hierarquia de memória



### Explorando a Hierarquia de Memórias



<sup>© 2003</sup> Elsevier Science (USA). All rights reserved.

#### Localidade

- Princípio que faz com que ter uma hierarquia de memória seja uma boa idéia
- Se um item é referenciado,


Localidade temporal : ele tende a ser referenciado de novo, logo Localidade espacial: itens próximos tendem a ser referenciados de novo, logo.

#### Porque um código tem localidade?

- Nosso foco inicial: dois níveis (superior, inferior)
  - bloco: unidade mínima de dado
  - acerto: dado requisitado está no nível superior
  - falta: dado requisitado NÃO está no nível superior

### **Cache Mapeado Diretamente**


Mapeamento: o endereço é o módulo do número de blocos no cache



### Decrescendo a taxa de faltas usando associação

### Chaches totalmente associativas


- Blocos podem ser colocados em qualquer local da cache;
- Buscar um bloco é mais custoso (vários testes necessários).



### Decrescendo a taxa de faltas usando associação

## Chaches associativas por conjunto


- Blocos podem ser colocados em qualquer local dentro de um determinado conjunto;
- Combina o Mapeamento direto com associatividade.



#### Resumo de Cache


#### **Totalmente** associativa

Block no. 0 1 2 3 4 5 6 7



### Mapeamento direto Parc. associativa (12 % 8) = 4

Block no. 0 1 2 3 4 5 6 7



# (12 % 4) = Set 0

Set no. 0 1 2 3 Block no. 0 1 2 3 4 5 6 7

