DCC007 – Organização de Computadores II

Aula 7 – Superescalar 1

Prof. Omar Paranaiba Vilela Neto




Introdução


Processadores estudados até aqui estão limitados a CPI ≥ 1

- Processadores superescalares permitemCPI < 1
 - Executam múltiplas instruções em paralelo


- Tipos de processadores superescalares
 - In-order
 - Out-of-order





Pipe A: Integer Ops., Branches Pipe B: Integer Ops., Memory



Pipe A: Integer Ops., Branches Pipe B: Integer Ops., Memory








Pipe A: Integer Ops., Branches Pipe B: Integer Ops., Memory

Diagrama lógico de Disparo do Pipeline

```
OpA F D A0 A1 W
OpB F D B0 B1 W
OpC F D A0 A1 W
OpD F D B0 B1 W
OpE F D A0 A1 W
OpF F D B0 B1 W
```

Dispara 2 Instruções Pode ter 2 instruções no mesmo estágio no mesmo tempo

$$CPI = 0.5$$



Hazard de Dados – 2 Disparos

Sem Encaminhamento

```
ADDIU R1,R1,1 F D A0 A1 W
ADDIU R3,R4,1 F D B0 B1 W
ADDIU R5,R6,1 F D A0 A1 W
ADDIU R7,R5,1 F D D D A0 A1 W
```

Com Encaminhamento

```
ADDIU R1,R1,1 F D A0 A1 W
ADDIU R3,R4,1 F D B0 B1 W
ADDIU R5,R6,1 F D A0 A1 W
ADDIU R7,R5,1 F D D A0 A1 W
```

Hazard de Dados – 2 Disparos

Com Encaminhamento

```
ADDIU R1,R1,1 F D A0 A1 W
ADDIU R3,R4,1 F D B0 B1 W
ADDIU R5,R6,1 F D A0 A1 W
ADDIU R7,R5,1 F D D A0 A1 W
```

A ordem influencia

```
ADDIU R1,R1,1 F D A0 A1 W ADDIU R3,R4,1 F D B0 B1 W ADDIU R7,R5,1 F D A0 A1 W ADDIU R5,R6,1 F D B0 B1 W
```

Lógica de Disparo e Alinhamento

Ciclo Ender Instr.

```
0 0x000 OpA
```

0 0x004 OpB

1 0x008 OpC

1 0x00C J 0x100

...

2 0x100 OpD

2 0x104 J 0x204

•••

3 0x204 OpE

3 0x208 J 0x30C


•••

4 0x30C OpF

4 0x310 OpG

5 0x314 OpH

Cache de Instruções



É difícil o disparo através <u>de linhas</u> <u>da cache</u>. Necessário portas extras.

Lógica de Disparo e Alinhamento

```
Ciclo Ender Instr.
                                 Código ideal. Sem restrições de
     0x000 OpA
                                          alinhamento
     0x004 OpB
     0x008 OpC
                              OpA F
                                         A0 A1 W
     0x00C J 0x100
                              OpB F
                                         B0 B1 W
                                         D B0 B1 W
                              OpC
     0x100 OpD
                                         D
                                            A0 A1 W
     0x104 J 0x204
                                               B0 B1 W
                              OpD
     0x204 OpE
                                               A0 A1 W
                                            D
     0x208 J 0x30C
                                                  B0 B1 W
                              OpE
                                                  A0 A1 W
     0x30C OpF
                                                      A0 A1 W
                              0pF
     0x310 OpG
                              0pG
                                                      B0 B1 W
                                                  D
     0x314 OpH
                              OpH
                                                         A0 A1 W
```

Com Restrições de Alinhamento

Ciclo Ender Instr.

```
? 0x000 OpA
```

- ? 0x004 OpB
- ? 0x008 OpC
- ? 0x00C J 0x100

...

- ? 0x100 OpD
- ? 0x104 J 0x204


•••

- ? 0x204 OpE
- ? 0x208 J 0x30C

•••

- ? 0x30C OpF
- ? 0x310 OpG
- ? 0x314 OpH

Cache de Instruções



Com Restrições de Alinhamento

Cache de Instruções


Ciclo Ender Instr. 0x000 OpA 0x004 OpB 0x008 OpC 0x00C J 0x100 0x100 OpD 0x104 J 0x204 0x204 OpE 0x208 J 0x30C 0x30C OpF 0x310 OpG 0x314 OpH

0	0	1	1
2	2		
3 X	3	4	4 X
		⁵ X	5
6	6		
	2 3 X	2 2 3 X 3	2 2 3 4 5 X


X Dado que nunca será usado


Com Restrições de Alinhamento


```
Ciclo Ender Instr.
    0x000 OpA
                          F D A0 A1 W
    0x004 OpB
                          F D B0 B1 W
    0x008 OpC
                             F D B0 B1 W
    0x00C J 0x100
                                   A0 A1 W
    0x100 OpD
                                      B0 B1 W
    0x104 J 0x204
                                      A0 A1 W
    0x200 ?
    0x204 OpE
                                         A0 A1 W
    0x208 J 0x30C
                                            A0 A1 W
    0x20C ?
    0x308 ?
    0x30C OpF
                                                A0 A1 W
    0x310 OpG
                                                   A0 A1 W
    0x314 OpH
                                                   B0 B1 W
```



Pipe A: Integer Ops., Branches Pipe B: Integer Ops., Memory







Separando os estágios: Decodificação e Disparo

- Rede de Encaminhamento pode se tornar complexa.
- Separar os estágios ajuda:
 - D = Decodifica, Resolve os Hazards Estruturais
 - I = Lê Registradores, Trata Encaminhamento, Dispara as instruções para as unidades específicas.

```
OpA F D I A0 A1 W
OpB F D I B0 B1 W
OpC F D I A0 A1 W
OpD F D I B0 B1 W
```

Custo de Parada de Desvio: Muito Alto

```
BEQZ
      F D
      F D
ОрА
                B0
ОрВ
             D
OpC
             D
OpD
                D
OpE
                D
                 F
OpF
                 F
0pG
ОрН
                              A0 A1 W
OpI
                       D
                           Ι
                              B0 B1 W
```

Custo de Parada de Desvio: Muito Alto

BEQZ F D I A0 A1 W

Aumenta

Importância da Previsão

Agradecimento

David Wentzlaff (Princeton University)