DCC007 – Organização de Computadores II

Aula 9 – Superescalar 3

Prof. Omar Paranaiba Vilela Neto



Introdução

 Processadores estudados até aqui estão limitados a CPI ≥ 1

- Processadores superescalares permitemCPI < 1
 - Executam múltiplas instruções em paralelo

- Tipos de processadores superescalares
 - In-order
 - Out-of-order

Introdução





Name	Frontend	Issue	Writeback	Commit	
14	Ю	Ю	Ю	Ю	Fixed Length Pipelines Scoreboard
1202	Ю	Ю	000	000	Scoreboard
1201	Ю	Ю	000	Ю	Scoreboard, Reorder Buffer, and Store Buffer
103	Ю	000	000	000	Scoreboard and Issue Queue
1021	Ю	000	000	Ю	Scoreboard, Issue Queue, Reorder Buffer, and Store Buffer

IO – In-order OOO – Out-of-Order

Motivação


```
0 MUL R1, R2, R3
1 ADDIU R11,R10,1
2 MUL R5 R1, R4
3 MUL R7, R5 R6
4 ADDIU R12,R11,1
5 ADDIU R13,R12,1
6 ADDIU R14,R12,2
```






- Duas sequências independentes
 - Permite flexibilizar a ordem em que instruções são planejadas
- Estaticamente em Software
- Dinamicamente em Hardware

Processador 14



```
0 MUL
                 R1, R2, R3 F
                                   Y0 Y1 Y2 Y3 W
         1 ADDIU R11,R10,1
                                      X0 X1 X2 X3 W
         2 MUL
                 R5, R1, R4
                                            I Y0 Y1 Y2 Y3 W
         3 MUL
                 R7, R5, R6
                                                          Y0 Y1 Y2 Y3 W
         4 ADDIU R12,R11,1
                                                             X0 X1 X2 X3 W
         5 ADDIU R13,R12,1
                                                                X0 X1 X2 X3 W
         6 ADDIU R14,R12,2
                                                                I X0 X1 X2 X3 W
     DΙ
                  4 3 2 1 0
                                 Dest Regs
Cyc
     0
2
     1 0
3
     2 1
                  1
                  1 1
4
                                    R11
                                                    D: Qual instrução em Decode.
5
                    1 1
     3 2
6
                  1
                        1 1
                                                    I: Qual instrução em Disparo.
                    1
8
9
                      1
                                                    0 a 4: Onde está o dado no
10
     4 3
                                                    pipeline da Unidade Funcional.
11
     5 4
12
                  1 1
     6 5
13
       6
                  1 1 1
                                         R13
                                                    Vermelho: Dado está disponível.
14
                  1111
                                            R14
                    1111
15
                      1 1 1
16
17
                        1 1
18
```

Processador I2O2






```
R1, R2, R3 F D I Y0 Y1 Y2 Y3 W
          0 MUL
          1 ADDIU R11,R10,1
                              F D I X0 W
          2 MUL
                  R5, R1, R4
                                               Y0 Y1 Y2 Y3 W
          3 MUL
                  R7, R5, R6
                                                          Y0 Y1 Y2 Y3 W
          4 ADDIU R12,R11,1
                                                             X0 W
          5 ADDIU R13,R12,1
                                                            I X0 W
          6 ADDIU R14,R12,2
                                                             D I I X0 W
                  4 3 2 1 0
                                  Dest Regs
Cyc D I
     0
2
     1 0
3
     2 1
4
5
6
     3 2
7
                   1
8
                     1
9
10
     4 3
11
     5 4
12
     6 5
                     1 🔲
13
14
       6
15
16
17
```

18

Problema com exceção


Limits certain types of exceptions.

Processador I201



- PRF(Physical Register File): Future File É especulativo: valores podem ser descartados.
- ROB (Reorder Buffer): Garante a escrita dos valores em ordem, mesmo que calculados fora de ordem.
- FSB (Finished Store Buffer): Faz a escrita da memória ocorrer mais tarde.

Processador I201



ARF			W
SB	R/W	W	
PRF	R	W	
ROB R/W		W	R/W
FSB		W	R/W

Reorder Buffer Básico

State	S	ST	V	Preg
Р	1			
F	1			
Р	1			
Р				
F				
Р				
Р				

State: (Free, Pending, Finished)


S: especulativo;

ST: Store bit;

V: Physical Register File Specifier Valid;

Preg: Physical Register File Specifier

Reorder Buffer Básico



State: (Free, Pending, Finished)


S: especulativo;

ST: Store bit;

V: Physical Register File Specifier Valid;

Preg: Physical Register File Specifier

Finished Store Buffer Básico



- Só necessita de uma entrada se suportamos apenas uma instrução de memória por vez.
- Entrada única de FSB faz alocação trivial.
- Se dermos suporte a mais de uma instrução de memória por vez, temos que nos preocupar com endereços (e encaminhamentos) de load/store.

```
R1, R2, R3 F
                       D I Y0 Y1 Y2 Y3 W C
0 MUL
1 ADDIU R11,R10,1
2 MUL
         R5, R1, R4
                                           Y0 Y1 Y2 Y3 W C
3 MUL
         R7, R5, R6
4 ADDIU R12,R11,1
5 ADDIU R13,R12,1
6 ADDIU R14,R12,2
                                                             I I X0 W r
                                                                                C
Cyc D I
            ROB 0
                                            Empty = free entry in ROB
     0
     1 0
                  R1
                                            State of ROB at beginning of cycle
     2 1
                      R11
                                           Pending entry in ROB
4
                           R<u>5</u>
                                            Circle=Finished (Cycle after W)
     3 2
9
                                           Last cycle before entry is freed from ROB
10
     4 3
                                           (Cycle in C stage)
11
     5 4
                  R12
                          R5
                      R13
12
     6 5
13
14
       6
15
                                                      Entry becomes free and is freed
16
17
                                                      on next cycle
```

18 19

Problema com exceção

Não ocorreu o commit, logo o estado da máquina pode ser recuperado pelo ARF e PRF.

Tratamento da exceção

O que ocorre com branches?

```
Option 2
0 BEQZ R1, target F D I X0 W C
1 ADDIU R11,R10,1 F D I X0 /
2 ADDIU R5, R1, R4 F D I /
3 ADDIU R7, R5, R6 F D /
Mata as instruções assim que branch
finaliza (commit)
T ADDIU R12,R11,1 F D I . . .
Option 1
0 BEQZ R1, target F D I X0 W ↑
1 ADDIU R11,R10,1 F D I -
2 ADDIU R5, R1, R4 F D -
                                               Mata as instruções imediatamente
3 ADDIU R7, R5, R6
T ADDIU R12,R11,1 F D I . . .
Option 3
0 BEQZ R1, target F D I X0 W C
1 ADDIU R11,R10,1 F D I X0 W /
2 ADDIU R5, R1, R4 F D I X0 W /
3 ADDIU R7, R5, R6 F D I X0 W /
                                                   Mata as instruções apenas no
                                                   commit
T ADDIU R12,R11,1 F D I X0 W C
```

O que ocorre com branches?

```
Eficiência
                                                                  Complexidade
Option 2
0 BEQZ R1, target F D I X0 W C
                                             Intermediário
                                                                   Intermediário
1 ADDIU R11,R10,1
2 ADDIU R5, R1, R4
3 ADDIU R7, R5, R6
T ADDIU R12,R11,1
                          F D I . . .
Option 1
0 BEQZ R1, target F D
1 ADDIU R11,R10,1
                                            Mais eficiente
                                                                 Mais complexo
2 ADDIU R5, R1, R4
3 ADDIU R7, R5, R6
T ADDIU R12,R11,1
                          F D I . . .
Option 3
0 BEQZ R1, target F D I X0 W C
                                                                       Menos
                                           Menos eficiente
1 ADDIU R11,R10,1
                                                                     complexo
                     F D I X0 W /
2 ADDIU R5, R1, R4
3 ADDIU R7, R5, R6
T ADDIU R12,R11,1
                          F D I X0 W C
```


Evitando stall em miss de Store



CSB – Committed Store Buffer


With Retire Stage

Processador IO3




• IQ (Issue Queue): Dispara as instruções fora de ordem.

Processador IO3



Issue Queue Básico



Op: Opcode

Imm: Imediato

S: bit especulativo


V: Válido (Existe no Src e Dest)


P: Pendente

Instrução Pronta = (!VSrc0 || !PSrc0) && (!VSrc1 || !PSrc1) && Sem Hazard Estrutural

Para alto desempenho: Considerar encaminhamentos

Issue Queue Centralizado vs Distribuído





Centralizado

Distribuído

Scoreboard Avançado

Data Avail.

	P	4	3	2	1	0
R1						
R2						
R3						
R31						

P: Pendente (Escrita a caminho)

Data Avail.: Onde está o dado no
pipeline e em qual unidade funcional?


- Data Avail. Agora contém o identificador da Unidade Funcional;
- Um valor **não vazio na coluna zero** significa que a Unidade Funcional está na fase **write back**;
- Dados em Data Avail. **Deslocam para a direita**.

```
10 11 12 13 14 15
0 MUL
       R1, R2, R3 F
1 ADDIU R11,R10,1
       R5, R1, R4
2 MUL
                                  I Y0 Y1 Y2 Y3 W
       R7, R5, R6
3 MUL
                                              I Y0 Y1 Y2 Y3 W
4 ADDIU R12,R11,1
5 ADDIU R13,R12,1
6 ADDIU R14,R12,2
                                                I X0 W
                Em fase de espera no IQ
```

Hazard Estrutural

```
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 MUL R1, R2, R3 F D I Y0 Y1 Y2 Y3 W 1 ADDIU R11,R10,1 F D I X0 W 2 MUL R5, R1, R4 F D i I Y0 Y1 Y2 Y3 W 3 MUL R7, R5, R6 F D i I Y0 Y1 Y2 Y3 W 4 ADDIU R12,R11,1 F D i I X0 W 5 ADDIU R13,R12,1 F D i I X0 W 6 ADDIU R14,R12,2 F D i I X0 W
```

OP	Imm	S	V	Dest	V	P	Src0	V	P	Src1



	_	_	_		_		_	_			
OP	Imm	S	V	Dest	V	P	Src0	V	P	Src1	
0	X	0	1	R1	1	0	R2	1	0	R3	

```
4 5 6 7 8 9 10 11 12 13 14 15
      R1, R2, R3 F
                     I Y0 Y1 Y2 Y3 W
0 MUL
1 ADDIU R11,R10,1
                       I X0 W
     R5, R1, R4
                     F D i
2 MUL
                                I Y0 Y1 Y2 Y3 W
3 MUL R7, R5, R6
                          Dі
                                          I Y0 Y1 Y2 Y3 W
4 ADDIU R12,R11,1
                           F D i I X0 W
5 ADDIU R13,R12,1
                             F D i I X0 W
6 ADDIU R14,R12,2
                                F D i
                                             I X0 W
```

OP	Imm	S	V	Dest	V	P	Src0	V	P	Src1	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	X 1	0	1	R11	1	0	R10	0	X	X	

```
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
0 MUL R1, R2, R3 F D I Y0 Y1 Y2 Y3 W
1 ADDIU R11,R10,1 F D I X0 W
2 MUL R5, R1, R4 F D i I Y0 Y1 Y2 Y3 W
3 MUL R7, R5, R6 F D i I X0 W
4 ADDIU R12,R11,1 F D i I X0 W
5 ADDIU R13,R12,1 F D i I X0 W
6 ADDIU R14,R12,2
```

				V	P	Src0	V	P	Src1	
X	0	1	R1	1	0	R2	1	0	R3	
1	0	1	R11	1	0	R10	0	X	X	
X	0	1	R5	1	1	R1	1	0	R4	
	X 1	X 0	X 0 1	X 0 1 R1	X 0 1 R1 1	X 0 1 R1 1 0	X 0 1 R1 1 0 R2	X 0 1 R1 1 0 R2 1	X 0 1 R1 1 0 R2 1 0	Imm S V Dest V P Src0 V P Src1 X 0 1 R1 1 0 R2 1 0 R3 1 0 1 R11 1 0 R10 0 X X X 0 1 R5 1 1 R1 1 0 R4

```
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
0 MUL R1, R2, R3 F D I Y0 Y1 Y2 Y3 W
1 ADDIU R11,R10,1
                  F D I X0 W
     R5, R1, R4
                       D i
                                I Y0 Y1 Y2 Y3 W
2 MUL
3 MUL R7, R5, R6
                                          I Y0 Y1 Y2 Y3 W
4 ADDIU R12,R11,1
                             D i I X0 W
                               D i I X0 W
5 ADDIU R13,R12,1
                                F D i
6 ADDIU R14,R12,2
                                             I X0 W
```

OP	Imm	S	V	Dest	V	P	Src0	V	P	Src1	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	
2	X	0	1	R5	1	1	R1	1	0	R4	
2 3	X	0	1	R7	1	1	R5	1	0	R6	

```
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
0 MUL R1, R2, R3 F D I Y0 Y1 Y2 Y3 W
                   F D I X0 W
1 ADDIU R11,R10,1
     R5, R1, R4
                          i
                                I Y0 Y1 Y2 Y3 W
2 MUL
                     F D
3 MUL R7, R5, R6
                                           I Y0 Y1 Y2 Y3 W
                           D
4 ADDIU R12,R11,1
                               i I X0 W
                               D i I X0 W
5 ADDIU R13,R12,1
6 ADDIU R14,R12,2
                                             I X0 W
```

OP	Imm	S	V	Dest	V	P	Src0	V	P	Src1	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	
2	X	0	1	R5	1	1	R1	1	0	R4	
3	X	0	1	R7	1	1	R5	1	0	R6	
4	1	0	1	R12	1	0	R11	0	X	X	

```
8 9 10 11 12 13 14 15
0 MUL R1, R2, R3 F D I Y0 Y1 Y2 Y3 W
                   F D I X0 W
1 ADDIU R11,R10,1
                      F D i
      R5, R1, R4
                                I Y0 Y1 Y2 Y3 W
2 MUL
                           D i
3 MUL
      R7, R5, R6
                                            I Y0 Y1 Y2 Y3 W
4 ADDIU R12,R11,1
                            F
                              D
                                i I X0 W
                                   i I X0 W
5 ADDIU R13,R12,1
6 ADDIU R14,R12,2
                                      i
                                              I X0 W
```

OP	Imm	S	V	Dest	V	P	Src0	V	P	Src1	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	
2	X	0	1	R5	1	0	R1	1	0	R4	
3	X	0	1	R7	1	1	R5	1	0	R6	
4	1	0	1	R12	1	0	R11	0	X	X	
5	1	0	1	R13	1	1	R12	0	X	X	

```
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
0 MUL R1, R2, R3 F D I Y0 Y1 Y2 Y3 W
1 ADDIU R11,R10,1
                  F D I X0 W
     R5, R1, R4
                  F D i I Y0 Y1 Y2 Y3 W
2 MUL
3 MUL R7, R5, R6
                       F D i
                                         I Y0 Y1 Y2 Y3 W
4 ADDIU R12,R11,1
                          F D i I X0 W
                                 i I X0 W
5 ADDIU R13,R12,1
                               D
6 ADDIU R14,R12,2
                                            I X0 W
```

OP	Imm	S	V	Dest	V	P	Src0	V	P	Src1	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	()	R10	0	X	X	
2	X	0	1	R5	1	()	R1	1	0	R4	
3	X	0	1	R7	1	1	R5	1	0	R6	
4	1	0	1	R12	1	0	R11	0	X	X	
5	1	0	1	R13	1	1	R12	0	X	X	
6	2	0	1	R14	1	1	R12	0	X	X	

```
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
0 MUL R1, R2, R3 F D I Y0 Y1 Y2 Y3 W
1 ADDIU R11,R10,1
                  F D I X0 W
     R5, R1, R4
                 F D i
                              I Y0 Y1 Y2 Y3 W
2 MUL
3 MUL R7, R5, R6
                       F D i
                                         I Y0 Y1 Y2 Y3 W
4 ADDIU R12,R11,1
                          F D i I X0 W
                            F D i I X0 W
5 ADDIU R13,R12,1
6 ADDIU R14,R12,2
                                           I X0 W
                                 D
```

OP	Imm	S	V	Dest	V	P	Src0	V	P	Src1	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	
2	X	0	1	R5	1	0	R1	1	0	R4	
3	X	0	1	R7	1	1	R5	1	0	R6	
4	1	0	1	R12	1	0	R11	0	X	X	
5	1	0	1	R13	1	0	R12	0	X	X	
6	2	0	1	R14	1	0	R12	0	X	X	

```
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
0 MUL R1, R2, R3 F D I Y0 Y1 Y2 Y3 W
               F D I X0 W
1 ADDIU R11,R10,1
     R5, R1, R4
                F D i I Y0 Y1 Y2 Y3 W
2 MUL
3 MUL R7, R5, R6
                      F D i
                                        I Y0 Y1 Y2 Y3 W
4 ADDIU R12,R11,1
                         F D i I X0 W
                            F D i I X0 W
5 ADDIU R13,R12,1
6 ADDIU R14,R12,2
                              F D i
                                           I X0 W
```


OP	Imm	S	V	Dest	V	P	Src0	V	P	Src1	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	
2	X	0	1	R5	1	0	R1	1	0	R4	
3	X	0	1	R7	1	1	R5	1	0	R6	
4	1	0	1	R12	1	0	R11	0	X	X	
5	1	0	1	R13	1	0	R12	0	X	X	
6	2	0	1	R14	1	0	R12	0	X	X	

```
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
     R1, R2, R3 F D I Y0 Y1 Y2 Y3 W
0 MUL
1 ADDIU R11,R10,1
                  F D I X0 W
     R5, R1, R4
               F D i
                              I Y0 Y1 Y2 Y3 W
2 MUL
3 MUL R7, R5, R6
                       F D i
                                           Y0 Y1 Y2 Y3 W
                         F D i I X0 W
4 ADDIU R12,R11,1
                            F D i I X0 W
5 ADDIU R13,R12,1
6 ADDIU R14,R12,2
                               F D i
                                             X0 W
```

OP	Imm	S	V	Dest	V	P	Src0	V	P	Src1	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	
2	X	0	1	R5	1	0	R1	1	0	R4	
3	X	0	1	R7	1	0	R5	1	0	R6	
4	1	0	1	R12	1	()	R11	0	X	X	
5	1	0	1	R13	1	0	R12	0	X	X	
6	2	0	1	R14	1	0	R12	0	X	X	

OP	Imm	S	V	Dest	V	P	Src0	V	P	Src1	
0	X	0	1	R1	1	0	R2	1	0	R3	
1	1	0	1	R11	1	0	R10	0	X	X	
2	X	0	1	R5	1	0	R1	1	0	R4	
3	X	0	1	R7	1	0	R5	1	0	R6	
4	1	0	1	R12	1	()	R11	0	X	X	
5	1	0	1	R13	1	()	R12	0	X	X	
6	2	0	1	R14	1	()	R12	0	X	X	

```
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
     R1, R2, R3 F D I Y0 Y1 Y2 Y3 W
0 MUL
1 ADDIU R11,R10,1
                  F D I X0 W
     R5, R1, R4
2 MUL
                FDi
                              I Y0 Y1 Y2 Y3 W
3 MUL R7, R5, R6
                       F D i
                                        I Y0 Y1 Y2 Y3 W
4 ADDIU R12,R11,1
                         F D i I X0 W
5 ADDIU R13,R12,1
                            F D i I X0 W
6 ADDIU R14,R12,2
                              F D i
                                           I X0 W
```




Assuma todas instruções em IQ

```
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
0 MUL R1, R2, R3 F D i
                               I Y0 Y1 Y2 Y3 W
1 ADDIU R11,R10,1 F D i
                                 I X0 W
2 MUL R5, R1, R4 F D i
                                       I Y0 Y1 Y2 Y3 W
3 MUL R7, R5, R6 F D i
                                                I Y0 Y1 Y2 Y3 W
4 ADDIU R12,R11,1
                     F D i I X0 W
5 ADDIU R13,R12,1
                       F D i
                                         I X0 W
6 ADDIU R14,R12,2
                         F D i
                                            I X0 W
```

O desempenho melhora?

Processador IO2I



ARF			W
SB	R/W	W	
PRF	R	W	
ROB R/V	V	W R/	′W
FSB		W R/	′W
IO W	R/W		

```
3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19
      R1, R2, R3 F D I Y0 Y1 Y2 Y3 W C
0 MUL
1 ADDIU R11,R10,1
                   F D I X0W r
      R5, R1, R4
2 MUL
                     F D i
                                I Y0 Y1 Y2 Y3 W C
      R7, R5, R6
                        F D i
3 MUL
                                           I Y0 Y1 Y2 Y3 W C
                           F D i I X0 W r
4 ADDIU R12,R11,1
5 ADDIU R13,R12,1
                             F D i I X0 W r
6 ADDIU R14,R12,2
                                F D i
                                              I X0 W r
```

E se pudermos disparar 2 ao mesmo tempo?

```
0 MUL
      R1, R2, R3 F D I Y0 Y1 Y2 Y3 W C
1 ADDIU R11,R10,1
                   F D I X0W r
2 MUL
      R5, R1, R4
                      F D i
                                 I Y0 Y1 Y2 Y3 W C
      R7, R5, R6
                        F D i
3 MUL
                                           I Y0 Y1 Y2 Y3 W C
4 ADDIU R12,R11,1
                           F D i I X0 W r
5 ADDIU R13,R12,1
                              F D i I X0 W r
6 ADDIU R14,R12,2
                                 F D i
                                           I X0 W r
```

Processador superescalar de 2 vias fora de ordem com 1 ALU

```
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19
0 MUL R1, R2, R3 F D I Y0 Y1 Y2 Y3 W C
1 ADDIU R11,R10,1 F D I X0 W r C
2 MUL R5, R1, R4 F D i I Y0 Y1 Y2 Y3 W C
3 MUL R7, R5, R6 F D i I X0 W r C
4 ADDIU R12,R11,1 F D I X0 W r C
5 ADDIU R13,R12,1 F D i I X0 W r C
6 ADDIU R14,R12,2 F D i I X0 W r C
```

Agradecimento

David Wentzlaff (Princeton University)