“星火”NPU 设计报告

面向 MPSoC-Digital 平台的数字 Tile ｜ ICS55 工艺｜ 150 MHz 目标时钟

作者：李建昊

本报告对应同时提交的 `xinghuo-npu-tile.v`（门级网表）与 `xinghuo-npu-tile.def`（布局文件），两者顶层均为 `Tile`。开源项目：github.com/Briarcresy/XingHuo-NPU。

1 功能概述

“星火”NPU 是一个面向小规模神经网络推理的教学型加速器。计算核心采用 2×2 权重固定（Weight Stationary）脉动阵列，包含四个 MAC（乘加）处理单元。数据路径完成有符号 INT8 乘法、INT32 累加及偏置相加，再经算术右移、INT8 饱和和 ReLU 得到输出。权重留在处理单元中，激活值与部分和沿阵列传播，避免为每次乘加重复装载权重。

Tile 控制器通过平台提供的 256×8 Shared RAM（共享存储器）读取输入和参数，依次运行两层 2×2 网络；第一层实际计算结果作为第二层输入，最终写回隐藏层、输出、分类及状态。设计支持两种操作：拨码和按钮执行固定 XOR 演示；外部主机经 `customIn/customOut` 握手写入可编程权重、偏置与移位参数并启动计算。




图 1: Tile 功能架构示意。依据项目已有的 Tile 架构图简化重绘；共享 RAM 属于 SoC，图中模块分组不代表额外 RTL 层级。

2 设计指标

项目	设计指标与实现边界
计算规模	2×2 阵列、4 个 MAC；硬件顺序执行两层 2×2 网络。
数值格式	有符号 INT8 输入/权重，INT32 累加/偏置，INT8 输出；算术右移量 0–31，并进行饱和与 ReLU。
工作时钟	目标 150 MHz（周期约 6.67 ns）；最终工作范围以整片集成及硅后测试为准。
系统接口	MPSoC-Digital 固定 Tile 接口；8 位 LED/按钮/拨码、七段显示、16 位 `customIn/customOut` 与 256×8 共享 RAM 接口。
功能验证	Python Golden Model（参考模型）、1016 组 Core 向量、160 组两层网络、协议和复位边界、官方 Unit/Harness、零延迟门级仿真。

3 综合与 ECOS Studio 物理实现

数据来自随附网表和 DEF 对应的 ICS55、150 MHz 后端运行，统计范围为**完整 Tile 数字逻辑**，包含计算核心、两层网络控制、接口及显示逻辑。综合使用 Yosys，后端流程使用 ECOS Studio；面积单位为 μm^2。

指标	结果
综合后标准单元数	**7,773 个**
综合标准单元面积	**16,672.88** μm^2
ECOS Studio Core（放置区域）面积 / 利用率	**55,790.28** μm^2 **/ 30%**
ECOS Studio Die（本 Tile 边界）面积 / 利用率	**57,695.88** μm^2 **/ 29%**
DEF `DIEAREA` 尺寸	239.8 $\times$ 240.6 μm
13 角 STA 最差 Setup / Hold 裕量	+0.122 / +0.069 ns
该后端流程的 DRC / LVS 违例数	0 / 0

其中 30% 是布局核心区的放置利用率，不能解释为整片 MPSoC 的面积占比。共享 RAM 由平台提供，不在本 Tile 内重复实例化。综合单元数是 Yosys 映射后的逻辑单元数；布线及填充后新增的物理实例不计入该数。13 角 STA 在此 Tile 的后端约束下建立和保持裕量均为正，DRC/LVS 检查为零违例；整片封装与平台集成仍须单独确认。

4 回片后测试方法与预期效果

1. **上电、复位与可访问性：**按平台规定连接电源、时钟和复位，确认 Tile 端口到封装/载板或平台固件的访问路径。复位至少覆盖三个有效时钟沿；检查状态、显示、RAM 写使能和主机请求应答。预期复位期间无意外 RAM 写入，请求握手正常。

2. **固定 XOR 冒烟测试：**依次设置 `DIP[1:0]` 为 `00/01/10/11`，输入稳定后按 `BTN7` 启动，等待完成并读取 LED 或 `customOut[13]`。预期分类依次为 **0、1、1、0**，四次运行均完成且无错误状态。

3. **可编程网络功能测试：**主机逐字节写入输入、两层权重/偏置/移位；启动后轮询 busy/done。读取 RAM `0x20--0x23` 的隐藏层、`0x40--0x43` 的输出，以及 `0x44--0x46` 的分类/状态/错误码，与 Python 参考模型逐字节比对。覆盖正负数、量化饱和、连续任务、忙时请求和复位恢复；预期数值一致且无丢失、重复事务。

4. **工作裕量测试：**在平台允许的电压、温度和时钟范围内重复上述向量，记录错误率、最高可靠频率及失效边界。预期在最终规定的工作条件内稳定运行；具体裕量由实测给出。

5 其他说明

本设计强调小面积、可观察、可验证的两层 2×2 网络演示，参数可编程，但不提供通用神经网络指令集或大容量片上存储。上板测试需要平台确认时钟、复位、共享 RAM 读写时序以及外部引脚映射。现有功能验证和本 Tile 的后端检查不代替整片集成签核、Scan/ATPG（制造缺陷测试）或硅后性能评估。

6 版图展示

图2为与随附网表、DEF 对应的 ECOS Studio 布局布线可视化。图示范围为本 Tile 的 $239.8 \times 240.6\,\mu$m 边界；Core 放置利用率为 30%。彩色线条呈现单元与布线分布，精确的几何与连接信息以随附 DEF 为准。




图 2: “星火”NPU Tile 版图视图（ECOS Studio 后端导出）。