SYMPHONY V2

Ricetrasmettitore UHF 435 MHz per CubeSat

Guida al layout della parte RF

Piazzamento, sbroglio, masse, stackup, netclass e controlli per la catena antenna – switch – LNA – Si4464 – PA – filtro

Documento	Guida al layout RF, rev. A
Data	04/11/2026
Riferimento di progetto	Schematico SYMPHONY V2 **rev. 1.45 del 04/11/2026** (netlist esportata con `kicad-cli` 10.0.8 il 04/11/2026)
Note di layout riprese	§24 del log (rev. 1.12) e nota L-01 (rev. 1.45)
Stato del PCB	non ancora sbrogliato; stackup non ancora deciso
Destinatario	chi disegna il PCB (parte RF)

Questa guida tratta solo la parte RF del foglio UHF e i punti in cui il resto della scheda la tocca (alimentazione del PA, masse, separazione dal digitale, TCXO). Ogni valore numerico ha una fonte (datasheet o application note, con pagina) o un calcolo mostrato; quando la fonte non era verificabile il valore è marcato **[da verificare]**. Lo schematico e il file di progetto KiCad non sono stati modificati.

Indice

Sintesi: le 10 regole più importanti **1**

1 Scopo, fonti e convenzioni **2**
1.1 Cosa copre questa guida . . . 2
1.2 Fonti . . . 2
1.3 Convenzioni . . . 2

2 La catena RF secondo la netlist **2**
2.1 Percorso del segnale . . . 3
2.2 Reti RF con nome . . . 3

3 Stackup e linee a 50 ohm **4**
3.1 Situazione . . . 4
3.2 Stackup proposto: JLCPCB JLC04161H-3313 . . . 4
3.3 Formule usate . . . 4
3.4 Risultati . . . 5
3.5 Quale linea e perché . . . 5
3.6 Perdite e lunghezza d'onda a 435 MHz . . . 6

4 Floorplan della parte RF **6**
4.1 Un vincolo che decide la disposizione . . . 6
4.2 Disposizione dei blocchi . . . 7
4.3 Ordine di piazzamento . . . 7
4.4 Distanze critiche . . . 7

5 Regole per ogni blocco **8**
5.1 Connettore MMCX J201 e linea d'antenna . . . 8
5.2 Switch HMC349A (IC202) . . . 8
5.3 Catena RX: filtro, LNA, filtro post-LNA, rete AN643 . . . 8
5.4 Si4464 (IC204) . . . 10
5.5 TCXO Y201 . . . 11
5.6 Attenuatore R245–R248 e C255 . . . 11
5.7 PA QPA9510 (IC2) e rete d'uscita . . . 11
5.8 Filtro FL201 (LFCG-490+) . . . 14

6 Regole generali RF **15**
6.1 Piano di massa e ritorni di corrente . . . 15
6.2 Via di cucitura e via fence . . . 15
6.3 Clearance, angoli, pad e transizioni . . . 15
6.4 Separazione dal digitale . . . 16
6.5 Schermatura (opzione) . . . 16
6.6 Punti di test e taratura . . . 16

7 Netclass e regole DRC in KiCad **17**
7.1 Cosa c'è oggi in SYMPHONY.kicad_pro . . . 17
7.2 Netclass da creare . . . 17
7.3 Regole personalizzate (file .kicad_dru) . . . 18
7.4 Impostazioni delle zone . . . 18

8 Checklist prima dei Gerber **18**

A Componenti RF: footprint e note di piazzamento **19**

B Punti da verificare e incongruenze trovate **20**
B.1 Da verificare . . . 20
B.2 Incongruenze (segnalate, non corrette) . . . 21

C Fonti **21**

Sintesi: le 10 regole più importanti

#	Regola	Dove
1	**Piano di massa In1.Cu continuo** sotto tutta la zona RF: nessuna pista, nessun taglio. Sotto la zona RF anche In2.Cu e B.Cu solo GND, tranne un unico corridoio digitale (regola 10).	§3, §6
2	**Linee 50 Ω coplanari con massa (CPWG) su F.Cu**: pista 0,20 mm, distanza dal GND 0,20 mm sullo stackup JLC04161H-3313. Corte, dritte, senza via e senza stub. Confermare con il calcolatore JLCPCB.	§3
3	**Catena in linea, ad anello**: J201 sul bordo, C206, IC202; TX sopra (esce da RF2), RX sotto (esce da RF1). Per l'ordine dei pin il **Si4464 va dentro l'anello con il lato RF verso l'esterno**, altrimenti TX e RX si incrociano.	§4
4	**LNA vicino allo switch**: da J201 all'ingresso di Q201 al massimo circa 15 mm di pista, filtro C210–L201–C209 compreso.	§5.3
5	**Rete d'uscita del PA = layout EVB Qorvo** (nota L-01): stesso ordine, stesse posizioni e lunghezze; C260, C261, C262 con via di massa propria sul pad (almeno 2 per C260 e C261); 1 mm libero intorno a C260 e C262 per la taratura.	§5.7
6	**PA: massa e calore**. Pad esposto con matrice di via, altre via nel GND intorno, rame su B.Cu verso la struttura. Pin 4 (GND2) a massa con pista di circa 1 mm (40 mil), pin 2 diretto. Ramo 3V3→L242: almeno 0,62 mm (IPC-2221), consigliato 1 mm o un pour, dedicato dal buck.	§5.7
7	**FL201 tra PA e switch**, ingresso e uscita in direzioni opposte, via su tutti i 6 pad GND, fila di via trasversale sotto il filtro: l'uscita non deve «vedere» l'ingresso.	§5.8
8	**Rete AN643 compatta e simmetrica sui pin 2/3 del Si4464**: `RF_RX_P` e `RF_RX_N` sotto 3 mm e uguali entro 0,5 mm; L206 subito tra i pad RXP e RXN, C220 al pad RXN con via accanto. Footprint standard, non HandSolder.	§5.3
9	**Via fence e cucitura**: passo ≤ 2 mm lungo le linee RF e sul bordo (1,5 mm intorno a PA e FL201). Fila di via tra zona TX e zona RX. PA ad almeno 15 mm da Y201 e dalla catena RX.	§6
10	**TCXO vicino a XIN** (C204, R201 in linea, ≤ 5 mm in tutto **[da verificare]**), lontano da PA e L242. **Digitale mai sotto o vicino all'RF** (≥ 2 mm su F.Cu); i segnali che entrano nell'anello lo attraversano una sola volta, a 90°, su B.Cu/In2 sotto In1 GND, nel tratto TX a basso livello.	§5.5, §4

Attenzione – prima di iniziare

Nel file `SYMPHONY.kicad_pro` attuale **non ci sono le netclass RF**: c'è solo la classe `Default`, nessuna assegnazione e nessun pattern, anche se il log (rev. 1.12 e 1.13) le dà come inserite. Vanno ricreate prima di sbrogliare (§7). Il file `SYMPHONY.kicad_pcb` esistente ha inoltre uno stackup a 6 strati con `In1.Cu` di segnale sotto F.Cu, incompatibile con le regole di questa guida (§3).

1 Scopo, fonti e convenzioni

1.1 Cosa copre questa guida

La guida dice come piazzare e sbrogliare tutta la catena RF del foglio UHF: connettore d'antenna J201, switch HMC349A (IC202), catena RX con LNA TQP3M9036 (Q201), filtri e rete AN643, ricetrasmettitore Si4464 (IC204) con TCXO (Y201), rete TX AN648, attenuatore, PA QPA9510 (IC2) con la sua rete d'uscita, filtro passa-basso LFCG-490+ (FL201). Il resto della scheda resta al progettista; qui se ne parla solo dove tocca la parte RF.

Riprende e integra la guida al layout UHF del log (§24, rev. 1.12) e la nota di layout L-01 (rev. 1.45). Dove questa guida aggiunge o precisa qualcosa rispetto a quelle note lo dice in modo esplicito; le differenze da decidere sono raccolte nell'Appendice B.

1.2 Fonti

- Netlist KiCad esportata il 04/11/2026 da `SYMPHONY.kicad_sch` (rev. 1.45): componenti, valori, footprint e collegamenti di questa guida vengono da lì (file `net.xml` nella cartella di questo documento).
- Log hardware `report/entries`: 001 (picchi del PA, alimentazione dedicata), 007 (rete RX AN643), 009 e 023 (L242), 010 (§24, netclass e guida UHF), 043 (nota L-01).
- Revisione indipendente del 04/11/2026 (`SYMPHONY_V2_review_finale_2026-11-04.pdf`), punti P05, P08, P10.
- Datasheet: Si4464 rev. 1.4; QPA9510 del 23/06/2025 e *QPA9510 410–470 MHz EVB Test Summary* del 30/06/2025; HMC349AMS8G rev. F; TQP3M9036 del 27/11/2018; Mini-Circuits LFCG-490+; ECS-TXO-20CSMV4; DreamLNK DL-MMCX-KEF-180.
- JLCPCB: tabella degli stackup a 4 strati (`jlcpcb.com/impedance`) e capacità di produzione (`jlcpcb.com/capabilities/pcb-capabilities`), consultate il 04/11/2026.
- Silicon Labs AN629 (layout Si446x), AN643 (match RX) e AN648 (match TX): il sito Silicon Labs ha rifiutato l'accesso ai PDF durante la stesura (HTTP 403). I valori di AN643 e AN648 sono quelli già riportati nel log (entries 001, 007, 012); le regole attribuite ad AN629 sono marcate **[da verificare]**.

1.3 Convenzioni

Regola R1 – esempio

Un riquadro verde è una regola da seguire. Le regole sono numerate R1, R2, … in tutto il documento.

Attenzione

Un riquadro arancio segnala un errore facile da fare o un punto aperto del progetto.


Perché

Un riquadro grigio spiega il motivo di una regola, con il calcolo quando serve.

Le reti sono scritte in `carattere_macchina` con il nome della netlist senza il prefisso `/UHF/`. Le quote sono in millimetri. «GND» è la massa unica della scheda.

2 La catena RF secondo la netlist

2.1 Percorso del segnale



Schema a blocchi della netlist rev. 1.45 (non è un piazzamento). In blu la catena RX, in rosso la TX.

2.2 Reti RF con nome

Rete	Nodi (netlist rev. 1.45)	Ruolo per il layout
RF_ANT	J201.1, C206.2	linea d'antenna 50 Ω, TX fino a circa 30 dBm
RF_SW_COM	C206.1, IC202.3 (RFC)	porta comune dello switch
RF_SW_RX	IC202.5 (RF1), C207.2	uscita RX dello switch
RF_SW_TX	IC202.8 (RF2), C208.2	ingresso TX dello switch
RF_RX_F1, RF_RX_F2	C207, C210, L201 / L201, C209, C212	filtro passa-basso π prima del LNA
RF_LNA_IN	C212.1, Q201.2	ingresso LNA (punto più sensibile)
RF_LNA_OUT	Q201.7, C213.2, L202.1	uscita LNA + bias (L202 da 3V3)
RF_RX_F3, RF_RX_F4	C213, C217, L203 / L203, C216, L204	filtro dopo il LNA
RF_RX_MATCH	L204, C218, C219, L205	uscita filtro, ingresso rete AN643
RF_RX_P	C219.1, IC204.2 (RXP), L206.1	ingresso differenziale, alta impedenza
RF_RX_N	L205.1, L206.2, C220.2, IC204.3 (RXN)	ingresso differenziale, alta impedenza
RF_SI_TX	IC204.4 (TX), L703.2, C702.2	pin TX in classe E (picchi di tensione)
RF_TX_M1, RF_TX_M2	C702, L702 / L702, C704, C701	match AN648
RF_ATT_IN, RF_ATT_OUT	C701, R245, R246 / R246, R247, R248, C255	attenuatore π (10,8 dB)
RF_PA_IN	C255.2, IC2.3	ingresso PA
RF_PA_OUT	IC2.9–12, C260, L243, L242	nodo a circa 5 Ω, 1,7 A DC
RF_PA_MATCH	L243, C261, C262, C230	nodo intermedio del match d'uscita
RF_LPF_IN, RF_LPF_OUT	C230, FL201.8 / FL201.4, C208	ingresso e uscita del filtro
RF_TCXO_OUT, RF_TCXO_AC, RF_XIN	Y201.3, C204 / C204, R201 / R201, IC204.17, TP701	clock 32 MHz al Si4464
PA_VCC1, PA_VCC1_F	IC2.1, L240 / L240, R240, C244	alimentazione e match interstadio
PA_VCC2, PA_VCC2_F	IC2.5–7, L241 / L241, R241, C248	alimentazione e match interstadio

Il resto delle connessioni che servono al layout: IC2 pin 14 (VCC) su 3V3 con C251; APC1/APC2 (pin 15, 16) sulla rete Net-(IC2-APC1) con R242, R243, C252; pin 8 (2F0) e pin 13 (NC) scollegati; pin 2, 4 e pad esposto 17 a GND. IC202: VDD (pin 1) su 5V0 con C211, CTRL (pin 2) da EN_TX_ANT_SW, EN (pin 4) a GND. Q201: SHUT_DOWN (pin 6) da EN_RX_LNA tramite R202 (R203 DNP verso GND), pin NC 1, 3, 4, 5, 8 a GND. IC204: VDD pin 6 e 8 su 3V3 (C201), XOUT (pin 16) scollegato.

3 Stackup e linee a 50 ohm


3.1 Situazione

Lo stackup non è ancora deciso. Il log (§24.1) indica un 4 strati da 1,6 mm con prepreg 3313 e In1.Cu a GND; il file `SYMPHONY.kicad_pcb` attuale contiene invece uno stackup a 6 strati (F.Cu, In1 «SIG», In2 «GND», In3 «SIG», In4 «POWER», B.Cu), con un piano di segnale subito sotto F.Cu. Questa guida assume il 4 strati JLCPCB qui sotto.

Attenzione – stackup del file PCB

Con lo stackup a 6 strati presente oggi nel file PCB, le linee RF su F.Cu avrebbero come riferimento In1 «SIG»: non va bene. Se si resta a 6 strati, In1 deve diventare GND pieno sotto la zona RF e le larghezze vanno ricalcolate.

3.2 Stackup proposto: JLCPCB JLC04161H-3313



Strato	Spessore / materiale
F.Cu	0,035 mm (1 oz)
prepreg	3313, 0,0994 mm, $\varepsilon_r = 4{,}1$
In1.Cu	0,0152 mm (0,5 oz)
core	1,265 mm, $\varepsilon_r = 4{,}6$
In2.Cu	0,0152 mm (0,5 oz)
prepreg	3313, 0,0994 mm, $\varepsilon_r = 4{,}1$
B.Cu	0,035 mm (1 oz)
totale	circa 1,56 mm + solder mask

Fonte: JLCPCB, tabella «4 layers» di `jlcpcb.com/impedance` (consultata il 04/11/2026).

Uso degli strati nella zona RF: F.Cu per linee RF e componenti; In1.Cu **solo GND, senza interruzioni**; In2.Cu alimentazioni (3V3, 5V0, pour del PA), ma sotto le linee RF solo GND; B.Cu segnali lenti e GND, sotto la zona RF solo GND cucito.

Attenzione – spessori nel log

Il §24.1 del log scrive «F.Cu – prepreg 0.1 – In1 – core 0.535 – In2 – prepreg 0.1 – B.Cu, 1,6 mm»: la somma fa circa 0,88 mm, non 1,6 mm. Il core del JLC04161H-3313 è 1,265 mm. Per le linee su F.Cu conta solo il prepreg superiore (0,0994 mm), quindi le larghezze del §24.1 restano valide.

3.3 Formule usate

Microstriscia (Hammerstad–Jensen, con correzione per lo spessore t del rame). Con $u = W/h$:

$$Z_{01}(u) = \frac{\eta_0}{2\pi} \ln\left[\frac{f(u)}{u} + \sqrt{1 + \frac{4}{u^2}}\right], \qquad f(u) = 6 + (2\pi - 6)\, e^{-(30{,}666/u)^{0{,}7528}}$$

$$\varepsilon_{\text{eff}}(u) = \frac{\varepsilon_r + 1}{2} + \frac{\varepsilon_r - 1}{2}\left(1 + \frac{10}{u}\right)^{-ab}, \qquad Z_0 = \frac{Z_{01}(u_r)}{\sqrt{\varepsilon_{\text{eff}}(u_r)}}$$

dove a, b sono i coefficienti di Hammerstad–Jensen e $u_r = u + \Delta u_r$ è la larghezza corretta per lo spessore. $\eta_0 = 376{,}73\,\Omega$.

Coplanare con massa (CPWG), metodo della trasformazione conforme, spessore nullo. Con pista W, distanza s dal GND di F.Cu e dielettrico h verso In1:

$$k = \frac{W}{W + 2s}, \qquad k_3 = \frac{\tanh(\pi W/4h)}{\tanh\big(\pi(W + 2s)/4h\big)}, \qquad k' = \sqrt{1 - k^2}$$

$$\varepsilon_{\text{eff}} = \frac{1 + \varepsilon_r \dfrac{K(k')}{K(k)} \dfrac{K(k_3)}{K(k_3')}}{1 + \dfrac{K(k')}{K(k)} \dfrac{K(k_3)}{K(k_3')}}, \qquad Z_0 = \frac{60\pi}{\sqrt{\varepsilon_{\text{eff}}}} \frac{1}{\dfrac{K(k)}{K(k')} + \dfrac{K(k_3)}{K(k_3')}}$$

con $K(k)/K(k')$ calcolato con l'approssimazione di Hilberg (errore $< 10^{-5}$).

Il calcolo non tiene conto della solder mask, che abbassa Z_0 di 1–3 Ω su piste così strette **[da verificare]**; la CPWG è a spessore nullo, e lo spessore reale (35 µm) la abbassa ancora di poco. Per questo i risultati vanno confermati con il calcolatore JLCPCB.

3.4 Risultati

Stackup JLC	h [mm]	ε_r	**Microstriscia** W_{50} [mm] (ε_{eff})	**CPWG $s = 0{,}20$** W_{50} [mm] (ε_{eff})	**CPWG $s = 0{,}15$** W_{50} [mm]
JLC04161H-3313	0,0994	4,10	**0,175** (2,93)	**0,206** (3,16)	0,200
JLC04161H-2116	0,1164	4,16	0,206 (2,98)	0,235 (3,16)	0,227
JLC04161H-1080	0,0764	3,91	0,135 (2,78)	0,168 (3,09)	0,163
JLC04161H-7628	0,2104	4,40	0,372 (3,19)	0,376 (3,17)	0,355

Rame esterno 35 µm. Verifiche puntuali sul 3313: CPWG 0,20/0,20 mm = 50,9 Ω con $\varepsilon_r = 4{,}1$ e 48,8 Ω con $\varepsilon_r = 4{,}5$ (stesso risultato del §24.1); microstriscia 0,20 mm = 46,5 Ω; microstriscia 0,5 mm = 25,6 Ω; 1,0 mm = 14,9 Ω.

Da verificare – impedenze

Verificare tutte le larghezze con il calcolatore d'impedenza JLCPCB per lo stackup scelto, con solder mask, prima di sbrogliare. Se la larghezza cambia, aggiornare la netclass `RF_50R`.

3.5 Quale linea e perché

Regola R1 – tipo di linea

Usare la **CPWG**: pista 0,20 mm, distanza dal GND di F.Cu 0,20 mm, In1.Cu GND pieno sotto, via di cucitura lungo i due bordi del GND (§6). È la scelta del §24.1.

Perché – CPWG invece di microstriscia

- Con un dielettrico di 0,1 mm la CPWG da 50 Ω è quasi una microstriscia (il GND di F.Cu a 0,2 mm sposta poco l'impedenza: 0,175 mm contro 0,206 mm), ma porta il GND di superficie fino al bordo della linea. Così i condensatori in parallelo trovano massa e via a pochi decimi di millimetro e si può mettere la fila di via a ridosso della linea.
- È la stessa linea usata nella EVB dell'HMC349A (CPWG, 0,41 mm di pista e 0,33 mm di distanza su 0,25 mm di RO4350, [HMC349AMS8G DS rev. F p. 9]) e della TQP3M9036 (0,51 mm/0,81 mm su 0,25 mm RO4350B, [TQP3M9036 DS p. 10]).
- Una pista più stretta del pad (0,2 mm contro da 0,5 mm – 0,9 mm dei pad 0402–0805) crea un gradino. A 435 MHz su linee da 50 Ω è trascurabile: il pad di un 0603 (1,0×0,6 mm) sopra 0,1 mm di prepreg vale circa $C = \varepsilon_0 \varepsilon_r A/h \approx 0{,}22$ pF, cioè $|X| \approx 1{,}7$ kΩ. Diventa invece importante nei punti ad alta impedenza (ingresso del Si4464) o a bassissima impedenza (uscita del PA), trattati a parte.

Perché – perché il prepreg sottile (3313) va bene

- La via di massa di un condensatore in parallelo arriva subito al piano: l'induttanza del tratto F.Cu–In1 vale circa $L \approx 0{,}2\, h_v\, [\ln(4h_v/d) + 1]$ nH (h_v, d in mm), con $h_v \approx 0{,}13$ mm e $d = 0{,}3$ mm: 0,04 nH ($|X| \approx 0{,}11$ Ω a 435 MHz). Con il 7628 ($h_v \approx 0{,}25$ mm) diventa 0,11 nH.
- Linee strette e campo confinato: meno accoppiamento tra piste vicine (§6).

Lo svantaggio è nella rete d'uscita del PA: la EVB Qorvo usa piste di circa 0,5 mm, che sul 3313 valgono circa 26 Ω invece di 50 Ω (§5.7). Con il JLC04161H-7628 la stessa pista da 0,5 mm vale 42 Ω, più vicino alla EVB. È un'alternativa da valutare, non la scelta di questa guida.

3.6 Perdite e lunghezza d'onda a 435 MHz

- $\lambda_0 = c/f = 689{,}7\,\text{mm}$; in linea CPWG ($\varepsilon_{\text{eff}} \approx 3{,}16$) $\lambda_g = \lambda_0/\sqrt{\varepsilon_{\text{eff}}} \approx 388\,\text{mm}$. Una pista di 10 mm è $\lambda_g/39$: corta, ma non trascurabile nei nodi a bassa impedenza.
- Perdita stimata della linea da 0,2 mm su FR4 ($\tan\delta = 0{,}02$ **[da verificare]**): dielettrico

$$\alpha_d \approx 27{,}3\,\frac{\varepsilon_r}{\sqrt{\varepsilon_{\text{eff}}}}\,\frac{\varepsilon_{\text{eff}}-1}{\varepsilon_r-1}\,\frac{\tan\delta}{\lambda_0} \approx 0{,}0012\,\text{dB/mm};$$

conduttore $\alpha_c \approx 8{,}686\,R_s/(Z_0 W)$ con $R_s = \sqrt{\pi f \mu_0 \rho} = 5{,}4\,\text{m}\Omega$: $\approx 0{,}0047$ dB/mm. In tutto circa 0,006 dB/mm, cioè 0,06 dB ogni 10 mm.

4 Floorplan della parte RF

4.1 Un vincolo che decide la disposizione

Attenzione – ordine dei pin: TX e RX si incrociano se non si gira il Si4464

I pin dell'HMC349A e del Si4464 sono numerati in senso antiorario (vista dall'alto):

- IC202, con RFC (pin 3) verso J201: RF2 (pin 8, **TX**) è in alto a destra, RF1 (pin 5, **RX**) in basso a destra;
- IC204, con il lato RF verso sinistra: dall'alto RXP (pin 2), RXN (pin 3), poi TX (pin 4).

Le due catene formano un anello chiuso dallo switch e dal Si4464. Si dimostra che senza incroci sullo stesso strato i casi sono due: o la porta RFC dello switch resta *dentro* l'anello (impossibile: J201 è sul bordo) oppure **i pin non RF del Si4464 restano dentro l'anello e il suo lato RF guarda verso l'esterno**. Lo schema del §24.3 del log (Si4464 con il lato RF verso lo switch, RX sopra e TX sotto) è indicativo e, così com'è, porta a un incrocio TX/RX vicino allo switch.

Regola R2 – orientamento di IC202 e IC204

IC202 con RFC verso J201; **catena TX sopra** (da RF2) e **catena RX sotto** (da RF1). IC204 **ruotato di** 180°, con il lato RF (pin 1–5) verso l'esterno dell'anello: la RX gira intorno all'angolo inferiore del Si4464 ed entra in RXP/RXN; la TX esce dal pin 4 e gira intorno all'angolo superiore. Le reti AN643 e AN648 stanno in quei due angoli.

Regola R3 – corridoio digitale


I segnali che devono entrare nell'anello (SPI, nIRQ, SDN di IC204; `EN_TX_ANT_SW` per Q701 e l'APC del PA) lo attraversano **una sola volta**, a 90°, su B.Cu o In2.Cu, con In1.Cu GND integro sopra, nel **tratto TX a basso livello** (tra C701 e C255, sotto l'attenuatore). Mai sotto la catena RX, la rete AN643, il PA, la rete d'uscita, FL201 o J201.

Perché

Il segnale TX tra Si4464 e PA è a da 0 dBm – 20 dBm su 50 Ω, con In1 GND nel mezzo: l'accoppiamento verso una pista su B.Cu è molto basso. Sotto la RX anche un disturbo piccolo arriva al LNA; sotto il PA ci sono 30 dBm. Un'alternativa senza incroci RF è passare sotto il corpo di IC202 (lato GND, pin 6–7 e pad esposto), ma si esce vicino all'antenna: da usare solo se il corridoio TX non è possibile.

L'alternativa è scambiare RF1 e RF2 di IC202 e portare CTRL dal segnale invertito di U701; è una modifica di schema e di logica, fuori dallo scopo di questa guida (Appendice B).

4.2 Disposizione dei blocchi



Floorplan indicativo, non in scala. Le quote marcate sono vincoli; posizione assoluta, forma della zona RF e lato verso l'MCU li sceglie il progettista. La posizione di L242 sopra la linea d'uscita deriva dalla EVB ruotata di 180° (§5.7).

4.3 Ordine di piazzamento

1. **J201 sul bordo** e GND della zona RF (In1 pieno, contorno della zona, fila di via sul bordo).
2. **IC202 e C206** a ridosso di J201; C207 e C208 sui pin RF1/RF2.
3. **Rete d'uscita del PA, IC2, L242**: copiata dalla EVB come blocco unico (nota L-01), ruotata in modo che l'ingresso guardi verso il Si4464 e l'uscita verso FL201.
4. **FL201** tra C230 e C208, in linea.
5. **Q201 con il filtro C210–L201–C209 e C212**, il più vicino possibile a RF1.
6. **IC204** ruotato, con **rete AN643** sui pin 2/3 e **rete AN648** sul pin 4; **Y201** vicino a XIN.
7. Attenuatore e C255 tra AN648 e PA; filtro dopo il LNA tra Q201 e la rete AN643.
8. Disaccoppiamenti (IC204, Y201, Q201, IC202, PA), poi fence, cuciture e corridoio digitale.

4.4 Distanze critiche

Tra	Valore	Origine
J201 – ingresso Q201 (pista totale)	≤ 15 mm	§5.3: rumore e captazione; perdita 0,006 dB/mm
PA (IC2, L242, rete d'uscita) – Y201	≥ 15 mm	§24.3 del log (10–15 mm); qui si prende il valore alto
PA – catena RX e rete AN643	≥ 15 mm + fila di via	§24.3 del log
ingresso FL201 – uscita FL201 (piste)	direzioni opposte, nessun tratto parallelo	§5.8
ingresso PA – uscita PA (piste)	lati opposti del PA, mai affiancate	guadagno 42 dB, §5.7
L242, L243 – L702, L703, FL201	≥ 5 mm, assi perpendicolari **[da verificare]**	nota L-01 regola 8
pista digitale su F.Cu – linea RF	≥ 2 mm con GND cucito in mezzo	§6
C204–R201–XIN (pista totale)	≤ 5 mm **[da verificare]**	§5.5

5 Regole per ogni blocco

5.1 Connettore MMCX J201 e linea d'antenna

J201 è un MMCX da bordo scheda (footprint `MMCX_Molex_73415-0961_Horizontal_0.8mm-PCB`): pad centrale 2,0×1,1 mm, due pad di massa 3,0×1,4 mm ai lati. `RF_ANT` va da J201.1 a C206 (100 pF, DC block dello switch).

Regola R4 – J201

- Pad di massa collegati al GND di F.Cu con almeno 3 via ciascuno, a meno di 0,5 mm dal bordo del pad; fila di via sul bordo scheda ai due lati del connettore.
- C206 subito dopo il pad centrale (§24.5), poi IC202. Pista `RF_ANT` dritta, larghezza `RF_50R`, senza via.
- Nessuna pista o via di altre reti entro 3 mm dal connettore.

Perché – il pad grande non è un problema a 435 MHz

Il pad centrale sopra 0,0994 mm di prepreg vale circa $C = \varepsilon_0 \cdot 4{,}1 \cdot (2{,}0 \times 1{,}1)\,\text{mm}^2 / 0{,}0994\,\text{mm} \approx 0{,}80\,\text{pF}$, cioè $|X| = 455\,\Omega$ a 435 MHz: in parallelo a 50 Ω dà $|\Gamma| \approx 0{,}05$, return loss circa 25 dB. Non serve togliere il GND di In1 sotto il pad (e non va tolto: è il riferimento).

Attenzione – footprint e spessore della scheda

Il footprint scelto è per un PCB da 0,8 mm; il codice JLC C2999837 è un DreamLNK DL-MMCX-KEF-180 (revisione indipendente, P05). Con uno stackup da 1,6 mm il connettore edge-mount per 0,8 mm non si monta correttamente: esiste anche `MMCX_Molex_73415-0961_Horizontal_1.6mm-PCB`. Brik81 ha chiuso P-05/R-23 senza modifiche; resta da verificare la compatibilità tra codice, footprint e spessore scelto. **[da verificare]**

5.2 Switch HMC349A (IC202)

SOP-8 con pad esposto: pin 3 RFC, pin 5 RF1 (RX), pin 8 RF2 (TX), pin 6–7 e pad esposto a GND, pin 1 VDD (5V0, C211), pin 2 CTRL, pin 4 EN a GND. Le porte RF sono in continua verso VDD all'interno, per questo servono i DC block C206, C207, C208 [HMC349AMS8G DS rev. F p. 8].

Regola R5 – IC202

- **Pad esposto con matrice di via** (almeno 6, per esempio 2×3 da 0,3 mm): la EVB ADI mette «as many plated through vias as possible» attorno alle linee e sotto il pad [DS p. 9]. Il footprint `SOP65P490X110-9N` oggi **non ha via** nel pad 9: aggiungerle.
- Pin 6 e 7 collegati al pad esposto e a via proprie; pin 4 (EN) a GND con via sul pad.
- C206, C207, C208 (0603) a ridosso dei pin RFC, RF1, RF2, in linea con la pista.
- C211 sul pin 1 con via GND sul pad. CTRL (pin 2) è accanto a RFC: la pista di controllo esce perpendicolare, verso l'esterno, senza correre lungo `RF_ANT` o `RF_SW_COM`.

5.3 Catena RX: filtro, LNA, filtro post-LNA, rete AN643

5.3.1 Dallo switch al LNA

RF1 → C207 (100 pF) → `RF_RX_F1` (C210 6,8 pF verso GND) → L201 (22 nH) → `RF_RX_F2` (C209 6,8 pF verso GND) → C212 (100 pF) → Q201 pin 2. È un passa-basso π (perdita 0,17 dB a 435 MHz, revisione del 04/11, P11; la nota «passa banda» sullo schema va ignorata, decisione di Brik81 registrata nel log 043).

Regola R6 – ingresso LNA

- Pista totale da J201 a Q201 pin 2 **non oltre** 15 mm, filtro compreso; componenti in linea, senza ritorni.
- C210 e C209 (0805) con la via di GND sul pad lato massa, non condivisa.
- L201 (0805) con l'asse lungo la pista; nessun'altra induttanza parallela entro 3 mm.
- Nessuna pista di altre reti tra switch e LNA, su nessuno strato (In1 GND, In2/B.Cu solo GND).

Perché – perché il LNA va vicino allo switch

La perdita di 15 mm di linea è solo 0,09 dB circa (§3): conta poco sul rumore. Il motivo principale è la captazione: davanti al LNA ogni segnale indesiderato raccolto dalla pista viene amplificato di circa 21 dB insieme al segnale utile.

5.3.2 LNA TQP3M9036 (Q201)

Pin 2 RF In, pin 7 RF Out con bias tramite L202 (120 nH, verso 3V3 con C214 100 pF e C215 1 µF), pin 6 Shut Down, pin NC a GND, pad esposto a GND.

Regola R7 – Q201

- **Pad esposto con via**: il datasheet le richiede per massa RF e calore, foro 0,35 mm, finito 0,25 mm [TQP3M9036 DS p. 11]. Il footprint `SON50P200X200X95-9N-D` oggi **non ha via**: aggiungerne almeno 3 in colonna (pad 0,85×1,65 mm).
- Pin NC 1, 3, 4, 5, 8 saldati su pad collegati a GND («grounded land pads», [DS p. 10]).
- L202 dal pin 7 con pista corta; C214 sul lato 3V3 di L202 con via sul pad, C215 subito dopo. L202 perpendicolare a L203.
- R202/R203 sul pin 6, lato opposto all'ingresso; la pista di `EN_RX_LNA` arriva dall'esterno dell'anello senza passare vicino a `RF_LNA_IN`.
- Ingresso (pin 2) e uscita (pin 7) sono su lati opposti: le due piste non devono affiancarsi.


5.3.3 Filtro dopo il LNA

C213 (100 pF, serie) → `RF_RX_F3` (C217 5,6 pF) → L203 (22 nH) → `RF_RX_F4` (C216 8,2 pF) → L204 (22 nH) → `RF_RX_MATCH` (C218 5,6 pF). Passa-basso a 5 elementi.

Regola R8 – filtro post-LNA

Componenti in linea, condensatori in parallelo con via propria, L203 e L204 sulla stessa linea ma **non affiancate** (distanza tra i corpi ≥ 1 mm, assi allineati alla pista). Questo tratto può essere lungo quanto serve per raggiungere l'angolo inferiore del Si4464.

5.3.4 Rete AN643 e coppia RF_RX_P / RF_RX_N



L'ingresso del LNA del Si4464 a 434 MHz vale circa 480 Ω in parallelo a 0,97 pF (AN643 Tab. 1, riportato nel log 007). Non è una linea da adattare in impedenza: conta che le due piste siano corte, simmetriche e con parassiti uguali (§24.2).

Regola R9 – rete AN643

- Rete compatta sull'angolo del Si4464 vicino ai pin 2/3; dal nodo `RF_RX_MATCH` i due rami (C219 verso RXP, L205 verso RXN) partono simmetrici rispetto all'asse tra i due pin.
- `RF_RX_P` e `RF_RX_N` più corte di 3 mm ciascuna e **uguali entro** 0,5 mm; stessa larghezza (0,20 mm), stessa

distanza dal GND.
- L206 (0603) subito tra i pad RXP e RXN, con due tratti di uscita dai pin uguali (i pad sono a passo 0,5 mm: L206 va di traverso, a meno di 1 mm dai pin).
- C220 (0805) sul lato RXN con la via di GND direttamente sul pad lato massa.
- Footprint standard (non HandSolder) per C219, C220, L205, L206 (§24.5). Lasciare 0,5 mm libero intorno ai quattro componenti per la taratura con VNA prevista da AN643.
- Nessuna via sulle due reti; nessun'altra pista entro 1 mm.

Perché – i parassiti contano qui

Il pad di un 0402 vale circa 0,09 pF, quello di un 0603 circa 0,2 pF ($\varepsilon_0 \varepsilon_r A/h$ su 0,0994 mm): confrontati con gli 0,97 pF dell'ingresso del Si4464 non sono trascurabili, e se sono diversi tra RXP e RXN sbilanciano la coppia. Una differenza di lunghezza di 0,5 mm invece sposta la fase di appena $360° \cdot 0{,}5/388 \approx 0{,}5°$.

5.4 Si4464 (IC204)

QFN-20 4×4 mm. Pin 2/3 RXP/RXN, pin 4 TX, pin 6 e 8 VDD (3V3, C201 100 nF), pin 17 XIN, pin 16 XOUT libero, pin 18 GND, pad esposto 21 GND. Il pad esposto fornisce la massa RF e di tutto il chip: serve una buona saldatura sul piano di massa [Si4464 DS rev. 1.4 p. 47].

Regola R10 – IC204

- **Pad esposto con via** verso In1 (per esempio 3×3 da 0,3 mm, passo 0,8 mm **[da verificare]**): il footprint `QFN50P400X400X90-21N-D` oggi **non ha via**. Pasta a finestre (circa 50–70 % dell'area **[da verificare]**) per non far galleggiare il chip.
- Pin 18 (GND) collegato al pad esposto e a una via propria.
- C201 a ridosso dei pin 6/8, via GND sul pad. **[da verificare]** Silicon Labs usa nelle sue schede più condensatori per VDD (AN629 non consultabile): se il progettista ne aggiunge, il più piccolo va più vicino al pin.
- SPI, nIRQ e SDN escono dal lato opposto al lato RF e raggiungono il corridoio digitale (§4); nessuna pista digitale sotto il chip su F.Cu o B.Cu oltre al necessario.

5.4.1 Rete TX AN648 vicino al pin

`RF_SI_TX`: pin 4, L703 (220 nH, choke da 3V3) e C702 (9,1 pF, serie) → `RF_TX_M1` → L702 (33 nH) → `RF_TX_M2`: C704 (15 pF verso GND), C701 (100 pF, DC block verso l'attenuatore). Valori AN648 Tab. 2 per 434 MHz (log 001).

Regola R11 – AN648

- L703 e C702 attaccati al pin 4 (pista ≤ 1 mm **[da verificare]**); la rete prosegue in linea, lontana dalla rete AN643: le due reti partono dal Si4464 in direzioni opposte (TX verso l'angolo superiore, RX verso quello inferiore).
- L703 e L702 con l'asse perpendicolare a L205/L206 (induttanze vicine non allineate: AN629 secondo la sintesi di Microwaves&RF **[da verificare]**).
- Lato 3V3 di L703: in netlist non c'è un condensatore dedicato. Portare il 3V3 a L703 con una via vicina a C201 o, meglio, prevedere un condensatore (100 pF + 100 nF) sul nodo: richiede modifica di schema **[da verificare]**.
- C704 con via propria sul pad. Se le misure di spurie lo richiedessero, il passa-basso AN648 andrebbe tra C704 e C701 (log 001): lasciare, se possibile, circa 4 mm di linea dritta in quel punto.

Perché

Il pin TX lavora in classe E: la tensione di picco sul pin arriva a 6,5 V (Si4464 DS tab. 7, citato nel log 001) e la rete fa parte del funzionamento dello stadio. Il pin 4 è accanto a RXN (pin 3): più corta è la rete sul pin, meno il TX si accoppia nella rete RX e nel resto della scheda.

5.5 TCXO Y201

ECS-TXO-20CSMV4-320 (32 MHz, 2,0×1,6 mm): pin 1–2 GND, pin 3 uscita, pin 4 VDD (3V3, C202 1 µF e C203 100 nF). Uscita in clipped sine su 10 kΩ // 10 pF, accoppiata in AC: `RF_TCXO_OUT` → C204 (10 nF) → `RF_TCXO_AC` → R201 (33 Ω) → `RF_XIN` (pin 17, TP701). Il Si4464 chiede da 0,6 V – 1,4 V picco-picco in AC su XIN [Si4464 DS p. 38].

Regola R12 – TCXO

- Y201 vicino al pin 17, dentro l'anello (lato XIN del Si4464, dopo la rotazione rivolto verso il basso): C204 e R201 in linea, pista totale TCXO→XIN ≤ 5 mm **[da verificare]**; netclass `RF_CLK` (0,20 mm, distanza 0,30 mm, §24.2).
- C203 e C202 sul pin 4 di Y201, il 100 nF più vicino, ciascuno con via GND sul pad.
- Pin 1–2 a GND con via proprie; GND pieno sotto il TCXO su tutti gli strati.
- **Almeno** 15 mm **dal PA, da L242 e dalla pista 3V3 del PA**; fila di via tra il TCXO e la catena RX che gli passa sotto.
- TP701 è un pad da 1 mm sulla pista `RF_XIN`: va posato direttamente sulla pista, senza tratto laterale (vale circa 0,29 pF, trascurabile rispetto ai 10 pF di carico).

Perché

Il TCXO non deve ricevere calore (deriva) né RF del PA (spurie e modulazione della frequenza di riferimento). Le armoniche del clock (13×32 = 416 MHz, 14×32 = 448 MHz) cadono vicino alla banda: piste di clock corte e circondate da GND limitano quanto arriva alla catena RX.

5.6 Attenuatore R245–R248 e C255

π con R245 100 Ω (0603) verso GND su `RF_ATT_IN`, R246 68 Ω (0603) in serie, R247 100 Ω e R248 180 Ω (0402) verso GND su `RF_ATT_OUT`, poi C255 56 pF verso il pin 3 del PA. Con carico 50 Ω: Z_{in} = 49,0 Ω, attenuazione 10,76 dB (calcolo con R247 // R248 = 64,3 Ω). R248 corrisponde a R1 della EVB Qorvo, C255 a C1.

Regola R13 – attenuatore

- Blocco compatto, in linea, ogni resistenza verso GND con via propria sul pad.
- R248 e C255 copiano l'ingresso della EVB: circa 0,9 mm da R248 a C255 e 0,9 mm da C255 al pin 3 (linee TL2 e TL3 del modello Qorvo, EVB Test Summary p. 12, letti dalla figura **[da verificare]**).
- R245 dissipa circa 49 mW con il Si4464 a 20 dBm (revisione 04/11): pad 0603 collegato a un po' di rame GND.
- Questo è il punto dove il corridoio digitale può passare sotto (su B.Cu/In2, In1 integro).

5.7 PA QPA9510 (IC2) e rete d'uscita

5.7.1 Nota L-01 (ripresa dal log, rev. 1.45)

Nota di layout L-01 – rete d'uscita del QPA9510

1. Copiare la EVB: stesso ordine, stesse distanze, lunghezze e larghezze di pista tra pin RF_OUT, C260, L243 e C261/C262.
2. Se lo stackup è diverso si ricalcola solo la larghezza della linea 50 Ω dopo C230; nel tratto pin–C261/C262 restano lunghezze e posizioni della EVB.
3. Tutto sul top, lato PA, nessuna via nel percorso RF, nessun cambio di strato.
4. C260, C261, C262: ognuno con la propria via di massa sul pad o subito accanto (almeno 2 vie per C260 e C261), non in comune con una pista; piano di massa continuo sotto la rete.
5. Pad esposto del PA: matrice di vie come da datasheet/EVB (massa RF e calore).
6. L242 al nodo `RF_PA_OUT` nella stessa posizione della EVB; lato 3V3 disaccoppiato subito con vie sul pad; pista larga per circa 1,7 A di picco, separata da MCU e radio.
7. Circa 1 mm libero intorno a C260 e C262 per sostituirli a mano al banco.
8. L243 e L242 lontane dalle induttanze del match TX del Si4464 e da FL201.


5.7.2 Corrispondenza con la EVB Qorvo 410–470 MHz

SYMPHONY	EVB	Valore	Posizione / funzione
C255	C1	56p	DC block ingresso, a circa 0,9 mm dal pin 3
R248	R1	180	resistenza verso GND sull'ingresso (prima di C1)
L240 / R240	L1 / L7	12n / 0 Ω	VCC1, match interstadio; L7 è DNP sulla EVB, qui R240 montata
C244 / C240 / C241	C19 / C2 / C3	330p / 10n / 1n	disaccoppiamento VCC1
L241 / R241	L6 / L2	6,8n / 0 Ω	VCC2 (pin 5, 6, 7), match interstadio
C248 / C245 / C246 / C247	C20 / C21 / C5 / C6	330p / 10µ (3,3µ) / 10n / 1n	disaccoppiamento VCC2
C251	C15	100p	VCC pin 14
C252	C16	10n	APC (pin 15/16); C17 della EVB non ha corrispondente
L242	L3	1µH	choke dello stadio finale (NRS2012, 2020)
C256 / C257 / C258	C18 / C13 / C14	10µ (3,3µ) / 1n / 47p	disaccoppiamento lato 3V3 di L242
C260	C10	27p (0603)	primo condensatore in parallelo al nodo RF_PA_OUT
L243	L4	2,7n (0402)	serie
C261 / C262	C11 / C25	22p / 2p (0402)	in parallelo al nodo RF_PA_MATCH (C262 = taratura)
C230	C12	56p	DC block verso la linea 50 Ω

Fonti: EVB Test Summary p. 2–3 (schema, foto, BOM), revisione 04/11 §2.2. C8 (2F0), C9, C22–C24 della EVB sono DNP.

5.7.3 Geometria della EVB e cosa cambia con lo stackup

La pagina 12 della EVB Test Summary mostra il modello usato da Qorvo per l'impedenza di carico. Lette dalla figura (risoluzione bassa **[da verificare]**), le linee d'uscita sono:



Lunghezze in mm tra i componenti, larghezza del modello «W = 19,8» (probabilmente mil, circa 0,50 mm). Il punto d'innesto di L242 (L3) va rilevato dalla foto/Gerber EVB.

Perché – perché le piste fanno parte del match

Al pin l'obiettivo Qorvo è 4,47 + j0,65 Ω a 430 MHz [EVB Test Summary p. 12]. Una linea con Z_0 e ε_{eff} ha induttanza $L' = Z_0\sqrt{\varepsilon_{\text{eff}}}/c$: per una linea da 50 Ω ($\varepsilon_{\text{eff}} = 3{,}16$) $L' = 0{,}30$ nH/mm, cioè circa 0,8 Ω di reattanza per millimetro a 435 MHz, una frazione grande dei 4,5 Ω del nodo. Calcoli fatti per questa guida (ABCD, linee senza perdite, $\varepsilon_{\text{eff}} = 2{,}8$):

- componenti ideali, senza linee: $Z = 1{,}78 - j4{,}60$ Ω a 435 MHz (stesso valore della revisione del 04/11);
- con le lunghezze lette dalla figura: $Z = 2{,}16 - j2{,}68$ Ω (435 MHz); con ESL tipiche dei condensatori (da 0,4 nH – 0,6 nH **[da verificare]**) $Z \approx 2{,}0 - j2{,}2$ Ω.

Le linee spostano l'impedenza verso l'obiettivo ma, con i dati disponibili, non bastano a raggiungerlo: il modello Qorvo contiene anche pad, gradini e modelli dei componenti che dalla figura non si leggono. Conclusione: copiare la EVB il più fedelmente possibile e tarare al banco (M-06), come dice L-01.

Attenzione – L-01 punto 1 e 2 con uno stackup diverso dalla EVB

Le piste della EVB (circa 0,5 mm, compatibili con 50 Ω su 0,25 mm di RO4350B, lo stesso substrato dichiarato per la EVB della TQP3M9036 [TQP3M9036 DS p. 10]; substrato della EVB QPA9510 **[da verificare]**) sul JLC04161H-3313 valgono circa 26 Ω: a parità di lunghezza hanno circa metà dell'induttanza ($L' \approx 0{,}15$ nH/mm contro 0,28 nH/mm). Copiare la larghezza fisica (L-01 punto 1) non copia quindi il comportamento elettrico. Questa guida segue L-01 alla lettera (stesse posizioni, lunghezze e larghezze, 0,5 mm), perché la pista deve comunque portare la corrente (vedi sotto), e conta sulla taratura di C260 e

C262. Se dopo la taratura la potenza resta bassa, la prima cosa da rivedere è questo tratto. Da decidere con Brik81 (Appendice B).

5.7.4 Regole per il PA

Regola R14 – rete d'uscita, integra L-01

- **Blocco EVB ruotato di** 180°: ingresso (pin 3) verso l'attenuatore, uscita (pin 9–12) verso FL201. La rotazione conserva tutte le distanze; il lato APC (pin 13–16) guarda dentro l'anello, il lato VCC2 (pin 5–8) e L242 verso l'esterno.
- Pin 9–12 uniti da un unico pad di rame sul lato del package (come sulla EVB), da cui parte la pista d'uscita.
- Pista pin→C260→L243→C261/C262 larga come sulla EVB (circa 0,5 mm **[da verificare]**), lunghezze della figura sopra; dopo C262 la linea passa a `RF_50R` (0,20 mm) con una rastremazione di circa 0,5 mm.
- Masse dirette («solid», senza razze termiche) per C260, C261, C262, C230: almeno 2 via per C260 e C261, 1–2 per C262, sul pad o a meno di 0,3 mm.
- 1 mm libero intorno a C260 e C262; niente serigrafia sopra i pad; riferimenti leggibili.
- Pin 8 (2F0) e pin 13 (NC): pad saldati ma **senza pista**; il pin 7 (NC) va unito a VCC2 come sulla EVB (decisione P19).

Regola R15 – masse del PA

- **Pin 2 (GND1)**: collegamento corto, via dedicata subito accanto [QPA9510 DS p. 7].
- **Pin 4 (GND2)**: il datasheet consiglia una pista di circa **40 mil (**1 mm**)** verso il piano di massa, per ridurre il rumore in uscita (riduce di poco il guadagno), e via dedicate per la stabilità [QPA9510 DS p. 7]. Copiare la forma della EVB.
- Disaccoppiamenti: il condensatore più piccolo (47/100/330 pF) attaccato al pin o al nodo, poi 1 nF, poi 10 nF, poi 10 µF; ogni condensatore con la sua via (§24.4). L240 e L241 nella posizione della EVB (fanno parte del match interstadio, [QPA9510 DS p. 7]).

Regola R16 – pad termico e calore

- Matrice 3×3 nel pad esposto (già nel footprint: foro 0,25 mm, pad 0,45 mm, passo 0,5 mm); Qorvo indica foro finito da 0,203 mm – 0,330 mm su griglia da 0,5 mm – 1,2 mm e rame da 1 oz su top e bottom [QPA9510 DS p. 8].
- Aggiungere **almeno 12 via** nel GND di F.Cu intorno al package (entro 3 mm) e un'area di rame su B.Cu di almeno 10×10 mm **[da verificare]**, accoppiabile termicamente alla struttura del CubeSat.
- Via del pad riempite e chiuse se JLC lo offre sul 4 strati (sulla pagina capacità è predefinito dal 6 strati in su **[da verificare]**); altrimenti chiuse dal lato B.Cu con solder mask e pasta a finestre sul pad.

Perché – il conto termico

Il PA dissipa circa da 2,1 W – 2,3 W alla massima potenza (§24.4 e log 001). Una via con foro 0,25 mm e rame del foro di 20 µm (valore assunto **[da verificare]**) attraverso 1,6 mm ha $R_\theta = \ell/(k\,\pi d\,t) = 1{,}6 \times 10^{-3}/(385 \cdot \pi \cdot 0{,}25 \times 10^{-3} \cdot 20 \times 10^{-6}) \approx 265$ K/W; 9 via in parallelo ≈ 29 K/W, cioè circa 65 K con 2,2 W se tutto il calore passasse solo da lì. Per questo servono le via aggiuntive, il rame di B.Cu e il collegamento alla struttura (nel vuoto non c'è convezione). Con le trasmissioni lunghe verificare la temperatura (S-14, F-03).

5.7.5 Alimentazione del PA e L242

Regola R17 – 3V3 del PA

- Pista **dedicata** dal buck al PA, separata da quelle di MCU, Si4464 e TCXO (log 001).
- Ramo 3V3→L242: **almeno** 0,62 mm **su strato esterno**, consigliato 1 mm o un pour (§24.4). Su strato interno JLC (0,5 oz) servirebbero circa 3,7 mm: tenere il ramo su F.Cu o usare un pour largo.
- Almeno 4 via da 0,4 mm per ogni cambio di strato del ramo di potenza (§24.4).

- C258 (47 pF) attaccato al lato 3V3 di L242, poi C257 (1 nF) e C256 (10 µF), ognuno con via sul pad.
- L242 lontana da L243, da L702/L703 e da FL201 (L-01 punto 8), corpo dell'induttore non sopra linee RF.

Perché – i numeri della corrente

IPC-2221: $I = k\,\Delta T^{0,44} A^{0,725}$ (A in mil^2, $k = 0{,}048$ esterno, $0{,}024$ interno). Con $I = 1{,}7$ A e $\Delta T = 10$ K: esterno $A = 33{,}9$ mil^2, cioè 0,62 mm su 35 µm; interno $A = 88$ mil^2, cioè 3,7 mm su 15 µm (il §24.4 indica 1,6 mm, valore che vale per 1 oz interno). Caduta su 30 mm di pista da 1 mm: 14,7 mΩ, 25 mV a 1,7 A. Nel tratto pin–C260 passano anche circa 0,67 A RF efficaci ($\sqrt{2\,\mathrm{W}/4{,}5\,\Omega}$): è un altro motivo per non stringere quella pista sotto la larghezza della EVB.

Regola R18 – ingresso e isolamento del PA


Ingresso e uscita del PA su lati opposti, piste mai affiancate, fila di via GND che separa il tratto d'ingresso (attenuatore, C255) dalla rete d'uscita e da FL201.

Perché

Il PA ha circa 42 dB di guadagno a 430 MHz [EVB Test Summary p. 6]: se l'uscita torna all'ingresso con meno di 42 dB di isolamento più margine, il PA oscilla. L'accoppiamento tra piste vicine su FR4 sottile è dell'ordine di $1/(1+(d/h)^2)$: a $d = 2$ mm e $h = 0{,}1$ mm circa −52 dB, appena sufficiente; per questo, oltre alla distanza, serve la fila di via.

5.8 Filtro FL201 (LFCG-490+)

Mini-Circuits LFCG-490+, 2,0×1,25 mm: pad 8 ingresso (`RF_LPF_IN`, da C230), pad 4 uscita (`RF_LPF_OUT`, verso C208), pad 1, 2, 3, 5, 6, 7 GND [LFCG-490+ DS p. 3]. Perdita circa 1,15 dB a 435 MHz; 3,5 W a 25 °C con derating fino a 0,9 W a 125 °C [DS p. 1–2].



via su ogni pad GND, fence ai lati delle linee, nessun tratto parallelo tra ingresso e uscita

Regola R19 – FL201

- In linea tra C230 e C208: ingresso e uscita **in direzioni opposte**, piste dritte per almeno 2 mm da ogni lato del filtro; mai un percorso a U che riavvicini l'uscita all'ingresso.
- Una via per ciascuno dei 6 pad GND, il più vicino possibile al pad (in totale 6 via), più la fence delle linee; le via sui due lati del filtro formano una barriera trasversale tra il lato PA e il lato switch.
- Footprint conforme al layout consigliato Mini-Circuits PL-429 ([DS p. 3]): il footprint `IC:LFCG490` (pad 0,35×1,0 mm) va confrontato con PL-429 **[da verificare]**.
- Lontano da L242 e L243 (L-01 punto 8). Il filtro scalda: GND attorno con buone via verso In1.

Perché

FL201 attenua circa 60 dB a 800–960 MHz [revisione 04/11, §2.2]: perché questa attenuazione arrivi all'antenna, l'accoppiamento diretto tra le piste d'ingresso e d'uscita deve essere molto più basso di −60 dB. Con il filtro lungo appena 2 mm questo si ottiene solo con piste che si allontanano in direzioni opposte e con le masse sui pad.

Attenzione – armoniche dello switch

FL201 è a monte dello switch: le armoniche prodotte da IC202 a circa 30 dBm non vengono filtrate (revisione 04/11 P10, log M-05). Il layout non lo risolve; tenere solo il tratto C208–RF2 corto.

6 Regole generali RF

6.1 Piano di massa e ritorni di corrente


Regola R20 – GND

- In1.Cu GND pieno sotto tutta la zona RF (e, se possibile, sotto tutta la scheda); nessuna pista su In1.
- Sotto la zona RF anche In2.Cu e B.Cu solo GND, cuciti con In1, tranne il corridoio digitale.
- GND di F.Cu riempito intorno a tutte le linee e i componenti RF, con la distanza della CPWG (0,20 mm); nessuna isola di rame scollegata o «appesa» con una sola via.
- Ogni condensatore in parallelo ha la sua via: il ritorno non deve passare per la pista o per un pad di un altro componente.
- Le correnti forti del PA (ritorno della pista 3V3 e del buck) non devono attraversare la zona RX: la pista 3V3 del PA arriva dall'esterno dell'anello, lato L242.

6.2 Via di cucitura e via fence


Il passo delle via segue la regola pratica $p \le \lambda/20$ alla frequenza più alta da contenere (regola d'uso comune, non da una application note specifica). Con $\lambda_g = \lambda_0/\sqrt{\varepsilon_{\text{eff}}}$ ($\varepsilon_{\text{eff}} = 3{,}16$) e, più conservativo, $\lambda_d = \lambda_0/\sqrt{\varepsilon_r}$ ($\varepsilon_r = 4{,}1$):

n	f [MHz]	$\lambda_g/20$ [mm]	$\lambda_d/20$ [mm]
1	435	19,4	17,0
2	870	9,7	8,5
3	1305	6,5	5,7
5	2175	3,9	3,4
10	4350	1,9	1,7



Regola R21 – passo delle via

- **Fence lungo le linee RF**: via da 0,6/0,3 mm su entrambi i lati, centro a da 0,5 mm – 0,7 mm dal bordo della pista (cioè a da 0,3 mm – 0,5 mm dal bordo del GND coplanare), **passo** ≤ 2 mm (§24.1): copre fino alla 10^a armonica (4,35 GHz).
- **Intorno al PA, alla rete d'uscita e a FL201: passo** ≤ 1,5 mm (sotto $\lambda_d/20$ a 4,35 GHz).
- Bordo della zona RF e bordo scheda: fila di via a passo ≤ 2 mm.
- Cucitura delle aree GND nella zona RF: griglia ≤ 3 mm (sotto $\lambda/20$ alla 5^a armonica).
- Fila di via tra zona TX e zona RX (§24.3), passo ≤ 2 mm.



CPWG su F.Cu, In1.Cu GND sotto; via di fence sui due bordi del GND coplanare

6.3 Clearance, angoli, pad e transizioni

Regola R22 – geometria delle piste RF

- Clearance delle reti RF verso il GND = gap della CPWG (0,20 mm); verso altre reti ≥ 0,5 mm, verso piste digitali su F.Cu ≥ 2 mm con GND cucito in mezzo.
- Curve a 45° o ad arco (§24.1). A 435 MHz un angolo a 90° su 0,2 mm vale circa $W \cdot C' \approx 0{,}02$ pF in più ($C' = 0{,}12$ pF/mm): trascurabile sulle linee 50 Ω; la regola serve per pulizia e armoniche. Nella rete del

PA vale la geometria EVB.

- Pista che entra in un pad: al centro del lato corto, in linea; nessun pad attraversato di lato. La pista non si allarga prima del pad (niente teardrop sulle reti RF).
- Nessuno stub: la pista va da pad a pad; un condensatore in parallelo si posa *sulla* pista, non a lato con un tratto di collegamento.
- Componenti RF 0402/0603/0805 con footprint standard (non HandSolder) nel percorso RF (§24.5, rev. 1.13). Restano HandSolder solo disaccoppiamenti del PA, L240, L241, L202, R240–R243: accettabile perché non sono nel percorso a 50 Ω **[da verificare]** (L240 e L241 fanno parte del match interstadio).
- Nessuna via nel percorso RF; se inevitabile (non sulle reti di L-01), 2–4 via GND accanto (§24.5).

6.4 Separazione dal digitale

Regola R23 – digitale

- Nessuna pista digitale o di alimentazione switching sotto le linee RF, su nessuno strato, tranne l'attraversamento unico del corridoio (§4).
- SPI, nIRQ, SDN, `EN_TX_ANT_SW`, `EN_RX_LNA`: dal lato MCU, con il percorso più corto, mai in parallelo a una linea RF per più di 5 mm.
- Il buck TPSM863257 e le sue piste di commutazione lontani dalla zona RF (almeno 20 mm **[da verificare]**) e mai sotto.

Perché

Per due piste sopra un piano a distanza h l'accoppiamento scende circa come $1/(1+(d/h)^2)$: con $h = 0{,}1$ mm, a $d = 1$ mm vale circa −40 dB, a 2 mm circa −52 dB. Con un GND cucito in mezzo il valore reale è ancora più basso.

6.5 Schermatura (opzione)

Lo schermo non è in schema. Se si vuole tenere l'opzione:

- solo telaio o clip SMD, niente componenti a foro passante (§24.3);
- anello di GND su F.Cu senza solder mask, largo circa 1 mm **[da verificare]**, con via a passo ≤ 2 mm; due scomparti: (1) PA, rete d'uscita, FL201; (2) LNA, filtri, Si4464, TCXO; lo switch e J201 fuori o in uno scomparto a parte;
- dove una linea RF attraversa una parete, la parete ha una tacca larga almeno 3 volte ($W + 2s$) **[da verificare]**;
- altezza interna maggiore del componente più alto più 0,5 mm (L242 1,2 mm);
- richiede l'aggiunta del componente in schema e in BOM (modifica da approvare).

6.6 Punti di test e taratura

- Esistenti: TP701 su `RF_XIN` (ampiezza TCXO, da 0,6 Vpp – 1,4 Vpp), TP702 su `EN_TX_ANT_SW`, TP703 su `EN_RX_LNA`. Pad sulla pista, senza tratti laterali.
- Misure al collaudo dal connettore J201 con attenuatore di potenza (M-01, M-05, M-06 del log).
- **Senza modifiche di schema**: lasciare piazzole GND senza solder mask (circa 1,5×1,5 mm, su F.Mask) accanto a C230, C255, C212 e C213, per saldare la calza di un cavo semirigido al posto del condensatore serie e misurare il PA o il LNA separatamente.
- **Opzione con modifica di schema**: un connettore U.FL DNP con 0402 da 0 Ω a T sull'uscita di C230 **[da verificare]**. Non consigliato nel tratto L-01 (aggiunge parassiti al nodo).
- Spazio di taratura: 1 mm intorno a C260 e C262; 0,5 mm intorno a C219, C220, L205, L206, C702, C704, L702.

7 Netclass e regole DRC in KiCad

7.1 Cosa c'è oggi in SYMPHONY.kicad_pro

Attenzione – netclass mancanti

Il file contiene una sola classe, `Default` (pista 0,2 mm, clearance 0,2 mm, via 0,6/0,3 mm), con `netclass_assignments` vuoto e `netclass_patterns` vuoto; la netlist assegna `Default` a tutte le reti. Il log dice che in rev. 1.12 sono state aggiunte 6 netclass con 31 assegnazioni e che in rev. 1.13 le assegnazioni sono state riportate sui nuovi nomi; nessuno dei backup in `report_src/bak_*` contiene `RF_50R`. **Tutte le netclass e le assegnazioni vanno ricreate.**

Regole di scheda presenti: clearance minima 0,15 mm, pista minima 0,1 mm, via minima 0,3 mm, foro passante minimo 0,3 mm, anello minimo 0,1 mm, foro–foro 0,2 mm, rame–bordo 0,2 mm.

Attenzione – via del pad di IC2

Il footprint di IC2 ha via con foro 0,25 mm, sotto il minimo di scheda (`min_through_hole_diameter` = 0,3 mm): il DRC le segnalerà. JLCPCB accetta fori da 0,2 mm (preferito) e 0,15 mm (minimo) sul 4 strati; con foro 0,25 mm e via ≥ 0,45 mm non c'è sovrapprezzo [jlcpcb.com/capabilities]. Abbassare il minimo a 0,25 mm o portare le via a 0,3 mm (Qorvo ammette fino a 0,330 mm).

7.2 Netclass da creare

Netclass	Pista / clearance	Via	Reti (nomi netlist, prefisso `/UHF/`)
RF_50R	0,20 / 0,20 mm	0,6 / 0,3	`RF_ANT` `RF_SW_COM` `RF_SW_RX` `RF_SW_TX` `RF_RX_F1` `RF_RX_F2` `RF_LNA_IN` `RF_LNA_OUT` `RF_RX_F3` `RF_RX_F4` `RF_RX_MATCH` `RF_SI_TX` `RF_TX_M1` `RF_TX_M2` `RF_ATT_IN` `RF_ATT_OUT` `RF_PA_IN` `RF_PA_MATCH` `RF_LPF_IN` `RF_LPF_OUT` (20 reti, come §24.2)
RF_DIFF	0,20 mm, gap 0,20 mm	–	`RF_RX_P`, `RF_RX_N` (coppia: KiCad riconosce i suffissi _P/_N)
RF_PA_OUT	1,0 / 0,25 mm	0,8 / 0,4	`RF_PA_OUT`. Il valore 1,0 mm (§24.2) vale per il ramo L242; il tratto pin–C260–L243 si traccia a mano con la larghezza EVB (§5.7)
RF_CLK	0,20 / 0,30 mm	–	`RF_TCXO_OUT`, `RF_TCXO_AC`, `RF_XIN`
PA_BIAS	0,50 / 0,20 mm	0,8 / 0,4	`PA_VCC1`, `PA_VCC1_F`, `PA_VCC2`, `PA_VCC2_F`
PWR	0,50 / 0,20 mm	0,8 / 0,4	`3V3`, `5V0` (reti globali, senza prefisso). Il ramo 3V3 del PA si traccia a mano ≥ 1 mm o a pour

Pattern consigliati (Impostazioni scheda → Netclass → assegnazioni), in quest'ordine:

Pattern	Netclass
`/UHF/RF_RX_P`, `/UHF/RF_RX_N`	RF_DIFF
`/UHF/RF_TCXO_*`, `/UHF/RF_XIN`	RF_CLK
`/UHF/RF_PA_OUT`	RF_PA_OUT
`/UHF/PA_VCC*`	PA_BIAS
le 20 reti di RF_50R, una per riga (non usare `/UHF/RF_*`: prenderebbe anche `RF_SDN`)	RF_50R
`3V3`, `5V0`	PWR

7.3 Regole personalizzate (file .kicad_dru)

Proposta, sintassi da controllare in KiCad 10 **[da verificare]**:

```
(version 1)
(rule "RF: niente via sulle reti RF a 50 ohm e RF_DIFF"
   (condition "A.Type == 'via' && (A.NetClass == 'RF_50R' || A.NetClass == 'RF_DIFF')")
   (constraint disallow via))
(rule "RF: clearance verso altre reti"
   (condition "A.NetClass == 'RF_50R' && B.Net != A.Net && B.NetName != 'GND'")
   (constraint clearance (min 0.5mm)))
(rule "Zona RF: In1 solo GND"
   (layer "In1.Cu")
   (condition "A.insideArea('ZONA_RF') && A.NetName != 'GND'")
   (constraint disallow track via zone))
```

La terza regola richiede una *rule area* chiamata `ZONA_RF` sopra la parte RF; la seconda non vale per la pista `EN_TX_ANT_SW` vicino a CTRL di IC202, che va controllata a vista.

7.4 Impostazioni delle zone

- Zona GND di F.Cu nella parte RF: clearance 0,20 mm (uguale al gap CPWG), connessione dei pad **piena** (non a razze) per i pad GND dei componenti RF, larghezza minima 0,2 mm, rimozione delle isole.
- Priorità della zona GND di F.Cu nella parte RF più alta delle eventuali zone 3V3 sullo stesso strato.

8 Checklist prima dei Gerber

Progetto e stackup

- ☐ Netclass RF_50R, RF_DIFF, RF_PA_OUT, RF_CLK, PA_BIAS, PWR create; tutte le reti della tabella §7 assegnate (controllo nel pannello Net Inspector).
- ☐ Stackup in KiCad = stackup ordinato a JLCPCB; In1.Cu GND; larghezze verificate con il calcolatore JLCPCB (con solder mask).
- ☐ Footprint di J201 compatibile con spessore scheda e codice JLC.
- ☐ Via nei pad esposti di IC202, Q201, IC204 aggiunte; via di IC2 compatibili con le regole di scheda.

Piazzamento

- ☐ IC202 con RFC verso J201; TX da RF2, RX da RF1; IC204 ruotato con il lato RF verso l'esterno dell'anello; nessun incrocio TX/RX.
- ☐ J201–Q201 ≤ 15 mm di pista; componenti RX in linea.
- ☐ Rete AN643 sui pin 2/3; `RF_RX_P`/`RF_RX_N` < 3 mm, differenza ≤ 0,5 mm; L206 tra i pad; C220 con via.
- ☐ Rete AN648 sul pin 4, lontana dalla rete AN643, induttanze non allineate.
- ☐ Y201 vicino a XIN, ≥ 15 mm da PA e L242; C203/C202 sul pin 4 di Y201.
- ☐ Blocco PA copiato dalla EVB (ordine, distanze, lunghezze, larghezze); 1 mm libero intorno a C260 e C262.
- ☐ FL201 in linea, ingresso e uscita in direzioni opposte.
- ☐ PA ≥ 15 mm dalla catena RX; ingresso e uscita del PA su lati opposti.

Sbroglio e masse

- ☐ Nessuna via sulle reti RF_50R, RF_DIFF, `RF_PA_OUT`, `RF_PA_MATCH`; nessun cambio di strato.
- ☐ Nessuno stub; condensatori in parallelo posati sulla pista.
- ☐ Ogni condensatore in parallelo con la sua via; C260 e C261 con almeno 2 via; pad GND RF a connessione piena.
- ☐ Pin 4 del PA con pista di circa 1 mm verso la via (DS p. 7); pin 2 diretto.
- ☐ Pin 8 (2F0) e pin 13 del PA senza pista.

- ☐ Fence a passo ≤ 2 mm su tutte le linee, ≤ 1,5 mm intorno a PA e FL201; fila di via tra TX e RX; via su tutti i 6 pad GND di FL201.
- ☐ In1.Cu senza piste né tagli nella zona RF; In2/B.Cu solo GND sotto le linee RF.
- ☐ Corridoio digitale unico, a 90°, sotto il tratto TX a basso livello; nessuna pista digitale a meno di 2 mm dalle linee RF su F.Cu.
- ☐ Ramo 3V3→L242 dedicato, ≥ 1 mm (o pour) su strato esterno, ≥ 4 via per cambio strato; C258/C257/C256 sul lato 3V3 di L242.
- ☐ Pad termico di IC2 con 9 via + almeno 12 via intorno + rame su B.Cu.

Controlli finali

- ☐ DRC senza errori con le regole RF; controllo a vista delle reti RF in 3D e sul layer F.Cu da solo.
- ☐ Confronto netlist–PCB (*Update PCB from Schematic* senza differenze; R243 = 220 Ω).
- ☐ Piazzole di misura (GND senza mask) accanto a C230, C255, C212, C213 se volute.
- ☐ Serigrafia: riferimenti leggibili di C260, C262, C219, C220, L205, L206, C702, C704; nessuna serigrafia sui pad.
- ☐ Revisione del layout RF con questa checklist firmata da un secondo progettista.

A Componenti RF: footprint e note di piazzamento

Ref	Valore	Footprint	Rete / note di piazzamento
Antenna e switch			
J201	MMCX	MMCX Molex 73415-0961 0.8mm-PCB	bordo scheda; 3 via per pad GND; vedi P05
C206	100p	C_0603	RF_ANT–RF_SW_COM, subito dopo J201
IC202	HMC349AMS8GE	SOP65P490X110-9N	RFC verso J201; via nel pad esposto (da aggiungere)
C211	100n	C_0402	VDD pin 1 (5V0), via sul pad
C207	100p	C_0603	sul pin RF1 (RX)
C208	100p	C_0603	sul pin RF2 (TX)
RX prima del LNA			
C210	6.8p	C_0805	RF_RX_F1 verso GND, via propria
L201	22n	L_0805	serie, asse lungo la pista
C209	6.8p	C_0805	RF_RX_F2 verso GND, via propria
C212	100p	C_0603	DC block sul pin 2 di Q201; piazzola GND di misura vicina
Q201	TQP3M9036	SON50P200X200X95-9N-D	via nel pad esposto (da aggiungere); NC a GND
R202	0R	R_0402	pin 6, lato opposto all'ingresso
R203	DNP	R_0402	pin 6 verso GND
L202	120n	L_0402 HandSolder	choke uscita LNA, perpendicolare a L203
C214	100p	C_0402	lato 3V3 di L202, via sul pad
C215	1u	C_0402	dopo C214
RX dopo il LNA e AN643			
C213	100p	C_0603	serie, uscita LNA
C217	5.6p	C_0603	RF_RX_F3 verso GND
L203	22n	L_0805	serie, non affiancata a L204
C216	8.2p	C_0805	RF_RX_F4 verso GND
L204	22n	L_0805	serie
C218	5.6p	C_0603	RF_RX_MATCH verso GND
C219	2.2p	C_0603	serie verso RXP; simmetrico a L205; spazio taratura
L205	56n	L_0603	serie verso RXN
L206	62n	L_0603	tra RXP e RXN, a meno di 1 mm dai pin
C220	4.7p	C_0805	RXN verso GND, via sul pad
Si4464 e TCXO			
IC204	SI4464-B1B-FMR	QFN50P400X400X90-21N-D	ruotato 180°; via nel pad esposto (da aggiungere)
C201	100n	C_0402	VDD pin 6/8, via sul pad
Y201	ECS-TXO-20CSMV4-320	ECSTXO20CSMV4320AYTR	vicino a XIN, ≥ 15 mm dal PA
C202	1u	C_0402	VDD di Y201
C203	100n	C_0402	VDD di Y201, più vicino al pin

continua…

Ref	Valore	Footprint	Rete / note di piazzamento
C204	10n	C_0402	accoppiamento AC, in linea
R201	33	R_0402	in serie verso XIN
TP701	–	TestPoint D1.0mm	sulla pista RF_XIN, senza stub
TX: AN648 e attenuatore			
L703	220n	L_0603	choke sul pin 4; 3V3 con via vicino a C201
C702	9.1p	C_0402	serie sul pin 4
L702	33n	L_0805	serie, asse perpendicolare a L205/L206
C704	15p	C_0402	RF_TX_M2 verso GND
C701	100p	C_0603	DC block verso il pad
R245	100	R_0603	shunt ingresso pad, 49 mW max
R246	68	R_0603	serie
R247	100	R_0402	shunt uscita pad
R248	180	R_0402	shunt uscita pad (R1 EVB)
C255	56p	C_0603	DC block ingresso PA (C1 EVB), 0,9 mm dal pin 3
PA QPA9510			
IC2	QPA9510TR7	QFN50P300X300X90-17N-D	9 via nel pad (foro 0,25); blocco EVB ruotato 180°
R240	0	R_0402 HS	3V3→PA_VCC1_F (L7 EVB, lì DNP)
L240	12n	L_0603 HS	PA_VCC1, posizione EVB (L1)
C244	330p	C_0402 HS	PA_VCC1_F (C19 EVB)
C240, C241	10n, 1n	C_0402 HS	3V3 lato VCC1 (C2, C3 EVB)
R241	0	R_0603 HS	3V3→PA_VCC2_F (L2 EVB)
L241	6.8n	L_0402 HS	PA_VCC2, posizione EVB (L6)
C248	330p	C_0402 HS	PA_VCC2_F (C20 EVB)
C245, C246, C247	10u, 10n, 1n	C_0805 HS / C_0402 HS	3V3 lato VCC2 (C21, C5, C6 EVB)
C251	100p	C_0402 HS	VCC pin 14 (C15 EVB)
R242, R243	33, 220	R_0402 HS	partitore APC, vicino ai pin 15/16
C252	10n	C_0402 HS	APC verso GND (C16 EVB)
Q701	FDN308P	SOT-23	interruttore APC, dentro l'anello
L242	1u NRS2012	L_Taiyo-Yuden_NR-20xx	choke stadio finale; pista 3V3 ≥ 1 mm
C256, C257, C258	10u, 1n, 47p	C_0805 HS / C_0402 HS	lato 3V3 di L242, 47p più vicino
C260	27p	C_0603	nodo RF_PA_OUT, ≥ 2 via, 1 mm libero
L243	2.7n	L_0402	serie, posizione EVB (L4)
C261	22p	C_0402	nodo RF_PA_MATCH, ≥ 2 via
C262	2p	C_0402	taratura (C25 EVB), 1 mm libero
C230	56p	C_0603	DC block verso FL201 (C12 EVB)
Filtro			
FL201	LFCG-490+	IC:LFCG490	in linea; via su 6 pad GND; footprint da confrontare con PL-429

HS = footprint «HandSolder». Valori e footprint dalla netlist rev. 1.45.

B Punti da verificare e incongruenze trovate

B.1 Da verificare

1. Larghezze delle linee con il calcolatore JLCPCB e con la solder mask (effetto stimato 1–3 Ω).
2. Lunghezze e larghezze delle linee della EVB QPA9510 (lette da una figura a bassa risoluzione, unità della larghezza «19,8» non chiara) e substrato della EVB: servono i Gerber Qorvo.
3. Effetto della larghezza EVB (0,5 mm) sul nostro stackup nella rete del PA (circa 26 Ω invece di 50 Ω): taratura di C260/C262 al banco (M-06).
4. Footprint di J201 (0,8 mm) contro spessore della scheda e codice DreamLNK (P05).
5. Footprint IC:LFCG490 contro il layout consigliato Mini-Circuits PL-429.
6. Numero e diametro delle via nei pad esposti di IC204 e IC202 (AN629 e disegni non consultati); pasta a finestre.
7. Disponibilità di via riempite e chiuse (via-in-pad) sul 4 strati JLC.
8. Rame nel foro delle via (20 µm assunto) e conto termico del PA con l'area di rame reale.

9. Regole attribuite ad AN629 (orientamento delle induttanze, disaccoppiamento del Si4464): il PDF Silicon Labs non era accessibile.
10. Distanze indicative senza fonte diretta: TCXO–XIN ≤ 5 mm; L242/L243 da L702/L703 ≥ 5 mm; buck ≥ 20 mm dalla zona RF; area di rame B.Cu del PA.
11. Sintassi delle regole `.kicad_dru` in KiCad 10.

B.2 Incongruenze (segnalate, non corrette)

1. **Netclass assenti**: `SYMPHONY.kicad_pro` ha solo `Default`, nessuna assegnazione e nessun pattern; il log (1.12-02, 1.13-02) le dà come inserite. Nessun backup in `report_src` le contiene.
2. **Stackup del file PCB**: `SYMPHONY.kicad_pcb` ha 6 strati con In1 di segnale sotto F.Cu; il log §24.1 parla di 4 strati con In1 GND.
3. **Spessori del §24.1**: core 0,535 mm con prepreg 0,1 mm non dà 1,6 mm; il JLC04161H-3313 ha core 1,265 mm.
4. **Schema di posizionamento §24.3**: con l'ordine dei pin di IC202 (RF1 = RX in basso, RF2 = TX in alto) e di IC204 (RXP/RXN sopra TX), la disposizione del disegno porta a un incrocio TX/RX. Soluzioni: IC204 ruotato con i pin non RF dentro l'anello (questa guida), oppure scambio RF1/RF2 con CTRL preso dal segnale invertito (modifica di schema).
5. **L-01 punti 1–2**: copiare le larghezze EVB su uno stackup diverso non copia l'impedenza delle linee (EVB circa 50 Ω, nostro 3313 circa 26 Ω a 0,5 mm).
6. **Netclass RF_PA_OUT a** 1,0 mm (§24.2) contro «stesse larghezze della EVB» (L-01): a 1,0 mm il tratto vale circa 15 Ω.
7. **IPC interno nel §24.4**: 1,6 mm per 1,7 A vale con rame interno da 1 oz; con il rame interno JLC da 0,5 oz servono circa 3,7 mm.
8. **Footprint senza via termiche**: pad esposti di IC204 (Si4464), Q201 (TQP3M9036, il datasheet le richiede) e IC202 (HMC349A) senza via.
9. **Via di IC2 sotto il minimo di scheda**: foro 0,25 mm contro `min_through_hole_diameter` 0,3 mm.
10. **L703 senza disaccoppiamento proprio** sul lato 3V3 (solo C201 sul VDD del Si4464).
11. **Frequenza del TCXO**: il disegno del §24.3 scrive «TCXO 30 MHz»; Y201 è da 32 MHz (codice `-320`).
12. **Simulazione Qorvo**: nel modello di p. 12 L4 sembra 2,4 nH (LQG15HS), nella BOM EVB è 2,7 nH (lettura della figura **[da verificare]**).
13. **Log 001 §5**: «EN_TX_ANT_SW = 0 vuol dire switch su RF1 (TX)», mentre nella netlist RF1 è la porta RX (`RF_SW_RX`). Riguarda firmware e logica, non il layout; da ricontrollare con la tabella di verità HMC349A (DS p. 8).

C Fonti

[1] Netlist KiCad di `SYMPHONY.kicad_sch`, rev. 1.45, esportata con `kicad-cli` 10.0.8 il 04/11/2026 (`docs/layout_rf/net.xml`).

[2] `SYMPHONY.kicad_pro` e `SYMPHONY.kicad_pcb` (stato al 04/11/2026), footprint in `UHF_LIB/FOOTPRINT/IC.pretty` e libreria KiCad 10 `Connector_Coaxial`.

[3] Log hardware SYMPHONY V2, `report/entries`: 001 (§3, §4, §8–10), 007 (§21), 009 (§23), 010 (§24), 011 (§25), 023 (§37), 041, 043 (L-01, M-06).

[4] Revisione indipendente del 04/11/2026, `DESIGN/SYMPHONY_V2_review_finale_2026-11-04.pdf`: P05, P08, P10, P11, §2.2.

[5] Qorvo, *QPA9510 3V General Purpose/GSM Power Amplifier*, data sheet 23/06/2025: p. 6 (EVB 900 MHz), p. 7 (descrizione dei pad), p. 8 (PCB mounting pattern).

[6] Qorvo, *QPA9510 410–470 MHz EVB Test Summary*, 30/06/2025: p. 2 (foto e schema EVB), p. 3 (BOM), p. 6–7 (guadagno e P1dB), p. 11–12 (modello e impedenze simulate).

[7] Analog Devices, *HMC349AMS8G*, data sheet rev. F: p. 5 (pin), p. 8 (teoria di funzionamento), p. 9 (scheda di valutazione).

[8] Qorvo, *TQP3M9036*, data sheet 27/11/2018: p. 10 (pin e stackup EVB), p. 11 (PCB mounting pattern).

[9] Silicon Labs, *Si4464/63/61/60*, data sheet rev. 1.4: p. 38 (TCXO su XIN), p. 46–47 (pin, pad esposto).

[10] Mini-Circuits, *LFCG-490+*, data sheet: p. 1–2 (prestazioni, potenza), p. 3 (pad, layout PL-429).

[11] ECS, *ECS-TXO-20CSMV4*, data sheet: pin, livello d'uscita, codici di ordinazione.

[12] JLCPCB, *Impedance / stackup* (`jlcpcb.com/impedance`) e *PCB capabilities* (`jlcpcb.com/capabilities/pcb-capabilities`), consultati il 04/11/2026.

[13] Silicon Labs AN629, AN643, AN648: non accessibili durante la stesura (HTTP 403); valori AN643/AN648 dal log [3]; una sintesi di AN629 è in *Microwaves & RF*, «Investigating ICs for Tomorrow's Radios».

[14] IPC-2221, formula della corrente nei conduttori ($I = k\Delta T^{0,44} A^{0,725}$).

[15] Formule di linea: Hammerstad e Jensen (microstriscia, 1980); trasformazione conforme per CPWG con approssimazione di Hilberg; induttanza della via $L \approx 0{,}2h[\ln(4h/d) + 1]$ nH.