SYMPHONY V2

Ricetrasmettitore UHF 435 MHz per CubeSat

Engineering Model



Manuale per il firmwarista

Interfaccia hardware/firmware, mappa dei pin, sequenze RF, limiti di potenza e checklist di avvio

Versione del documento	1.1 del 06/11/2026
Riferimento hardware	schematico KiCad 10, revisione **1.45** del log hardware (04/11/2026)
Netlist	esportata con `kicad-cli 10.0` dallo schematico salvato il 04/11/2026 15:22
Stato	Engineering Model – con LED di debug montati
Lingua	italiano

Storia del documento

Versione	Data	Hardware	Descrizione
1.0	04/11/2026	rev. 1.45 del log	Prima emissione. Ricavata dalla netlist dello schematico, dal log hardware (entry 000…043), dalle revisioni indipendenti del 03/11 e del 04/11/2026 e dai datasheet dei componenti.
1.1	06/11/2026	rev. 1.45 del log + PC13–PC15 al dock	Correzioni chieste dal firmwarista. Schema a blocchi rifatto in tre figure, con i nomi delle periferiche (FDCAN1, SPI1…) al posto dei pin. Sequenza di accensione e circuito di PC2 ridisegnati senza sovrapposizioni; etichette dei diagrammi temporali spostate. Ogni tabella ha una nota che spiega colonne e sigle. Riquadri «In parole semplici», glossario ampliato. PC13–PC15 al dock confermati come voluti.

Fonti usate

- **[SCH]** Schematico KiCad 10 `SYMPHONY.kicad_sch` con i fogli POWER, UHF, MCU, IF, CONNECTORS (= SENSORS), MOUNTING_HOLES. Netlist `net.xml` e BOM `bom.csv` esportate nella cartella di questo manuale.
- **[LOG]** Log hardware `report/simphony_v2_log` (entry 000…043, fino alla rev. 1.45). Le note firmware F-01…F-16 e le misure M-01…M-06 vengono da qui.
- **[REV-1103]**, **[REV-1104]** Revisioni indipendenti dello schematico del 03/11/2026 e del 04/11/2026 (`SYMPHONY_V2_review_finale_*.pdf`).
- **[DS-xxx]** Datasheet dei componenti (elenco e pagine chiave in appendice A). Le pagine indicate sono le pagine del PDF.

Ogni valore numerico ha accanto la sua fonte tra parentesi quadre. Se un valore non è stato verificato sulla fonte è marcato **da verificare** ed è raccolto nell'appendice B.

Indice

1 Introduzione **1**

1.1 Scopo del documento 1

1.2 Come usare questo manuale 1

1.3 Glossario 2

2 Panoramica del sistema **5**

2.1 Schema a blocchi . . . 5
2.2 Componenti principali . . . 7
2.3 Fatti essenziali da ricordare . . . 8

3 Alimentazioni e accensione 9
3.1 Rail di alimentazione . . . 9
3.2 Power mux TPS2121: priorità al dock . . . 10
3.3 Buck TPSM863257 e segnale EN_DOCK . . . 10
3.4 Che cosa vede il firmware . . . 10
3.5 Sequenza di accensione . . . 10

4 Mappa completa dei pin dell'MCU 13
4.1 Come leggere le tabelle . . . 13
4.2 Pin usati . . . 14
4.3 Pin di alimentazione . . . 16
4.4 Pin liberi . . . 16
4.5 Boot, debug e reset . . . 17
4.6 PC13, PC14 e PC15 verso il dock . . . 17

5 Periferiche e bus 18
5.1 Clock dell'MCU . . . 18
5.2 SPI1 – Si4464 . . . 18
5.3 SPI2 – FRAM FM25V10 . . . 19
5.4 I^2C . . . 19
5.5 UART e USB . . . 20
5.6 CAN . . . 20
5.7 ADC: sensori di temperatura PT1000 . . . 20
5.8 Timer . . . 22
5.9 Interrupt . . . 22

6 Parte RF 23
6.1 Architettura TX e RX . . . 23
6.2 Tabelle di verità . . . 24
6.3 Sequenze di commutazione . . . 26
6.4 Limiti di potenza . . . 29
6.5 TCXO e configurazione base del Si4464 . . . 31
6.6 Protezione della ricezione . . . 32
6.7 Supervisore e verifica dopo la trasmissione . . . 33
6.8 Collaudo RF . . . 33

7 Supervisione e affidabilità 35
7.1 Watchdog esterno STWD100 (U403) . . . 35
7.2 Supervisore TPS3825 (IC205) e RF_MR_N . . . 36
7.3 RTC DS3231M (U404) . . . 36
7.4 FRAM FM25V10 (U401) . . . 37

8 LED e debug 39
8.1 LED dell'Engineering Model . . . 39
8.2 Flight Model . . . 39
8.3 Strumenti di debug . . . 40

9 Note firmware e checklist 41

9.1 Elenco consolidato F-01…F-16 41
9.2 Checklist di avvio del firmware 42
9.3 Checklist per ogni trasmissione 43
9.4 Errori da non fare 43

A Componenti e datasheet **44**

B Da verificare e incongruenze **45**
B.1 Incongruenze tra schematico, log e datasheet 45
B.2 Dati da verificare 45
B.3 Misure di collaudo ancora da fare 46

1

Introduzione

1.1 Scopo del documento

Questo manuale descrive tutto quello che serve per scrivere il firmware della scheda SYMPHONY V2. La scheda è un ricetrasmettitore **solo UHF** a 435 MHz per CubeSat. Non c'è una catena VHF.

Il manuale è scritto per chi non conosce il progetto. Non serve aprire lo schematico per scrivere il firmware: pin, livelli, tempi e limiti sono riportati qui con la loro fonte.

L'hardware descritto è l'**Engineering Model** (EM). I LED servono come riscontro visivo al banco. Sul **Flight Model** (FM) i LED di debug non si montano (capitolo 8).

1.2 Come usare questo manuale

1. Leggere il capitolo 2 per avere il quadro della scheda.
2. Configurare clock e GPIO con la mappa dei pin del capitolo 4. È la tabella di riferimento per CubeMX o per il codice di inizializzazione.
3. Scrivere i driver con il capitolo 5 (SPI, I^2C, UART, CAN, ADC, interrupt).
4. Scrivere il driver radio e la macchina a stati TX/RX con il capitolo 6. È la parte più delicata: **un errore di sequenza può danneggiare il commutatore RF**.
5. Implementare watchdog, RTC e FRAM con il capitolo 7.
6. Prima di consegnare il firmware, spuntare la checklist del capitolo 9 e la tabella delle note F-01…F-16.

Convenzioni

- **Nomi delle net.** Sono scritti così: `/MCU/UHF.EN_TX_ANT_SW`. Sono i nomi esatti della netlist. La prima parte (`/MCU/`) è il foglio dello schematico in cui nasce il segnale; le net senza barra (`3V3`, `RF_MR_N`) sono globali, cioè hanno lo stesso nome su tutti i fogli.
- **Sigle dei componenti.** U301, IC204, R243… sono quelle stampate sullo schematico, sulla BOM (la distinta dei componenti) e sulla serigrafia della scheda.
- **Livelli logici. H** = livello alto (3,3 V). **L** = livello basso (0 V). **Hi-Z** = alta impedenza: il pin non spinge né alto né basso, come se fosse staccato, e il livello lo decide una resistenza esterna (se c'è).
- **Frecce nelle tabelle.** «A → B» vuol dire «prima A, poi B». Per esempio «Hi-Z → H» = il pin è in alta impedenza dopo il reset e il firmware lo deve portare alto.
- **Fonti.** Sono tra parentesi quadre, in grigio, per esempio [DS-Si4464 p. 17]. Le sigle:
  - **DS-xxx** = datasheet del componente xxx, «p.» = pagina del PDF (elenco nell'appendice A);
  - **SCH** = schematico KiCad del progetto;

  - **LOG** = log delle modifiche hardware; «rev. 1.45» = revisione del log, «§41» = paragrafo 41 del log;
  - **REV-1103**, **REV-1104** = revisioni indipendenti dello schematico del 03/11 e del 04/11/2026.

- **Codici del log.** Nel log ogni punto ha un codice; qui si usano così:
  - **F-01…F-16** = note per il firmware, cioè cose che il firmware *deve* fare (elenco completo nella tabella 9.1);
  - **M-01…M-06** = misure da fare sul prototipo (tabella 6.6);
  - **R-xx**, **S-xx**, **P-xx**, **D1**, numeri come «1.15-01» = punti del log o delle revisioni da cui viene un'informazione. Servono solo per ritrovare la fonte: non serve conoscerli per scrivere il firmware;
  - **I-x** e **V-x** = incongruenze e dati da verificare raccolti da questo manuale (appendice B).
- da verificare indica un dato che non è stato possibile controllare sulla fonte. Tutti questi punti sono raccolti nell'appendice B.
- **Modo A / modo B**: i due modi in cui si può montare il reset della radio (paragrafo 6.2.2). Di serie la scheda è in modo A.

I cinque tipi di riquadro

In parole semplici – esempio

Spiegazione a parole, senza dettagli tecnici, di quello che segue.

Attenzione – esempio

Rischio di danno all'hardware o di malfunzionamento in volo. Va rispettato sempre.

Regola – esempio

Requisito che il firmware deve implementare. Di solito corrisponde a una nota F-xx del log.

Nota – esempio

Spiegazione o consiglio. Non è vincolante.

Da verificare – esempio

Dato non confermato o incongruenza trovata tra le fonti.

1.3 Glossario

Le sigle sono in ordine alfabetico. Tra parentesi c'è la sigla del componente sulla scheda.

Termine	Significato
abs. max	*Absolute maximum*: valore che non va mai superato, nemmeno per un istante, pena il danno del componente.
ADC	Convertitore analogico-digitale dell'MCU. Qui legge le due temperature e la tensione del 3V3.

Termine	Significato
AF	*Alternate Function*: un pin dell'STM32 può essere un GPIO o una periferica (SPI, UART…). Il numero AF (AF0…AF15) dice quale periferica, e si scrive nei registri `GPIOx_AFRL/AFRH`.
APC	*Automatic Power Control*: pin di controllo del PA QPA9510 (APC1/APC2). A 0 V il PA è a riposo, a circa 2,8 V lavora alla potenza massima. Su questa scheda l'APC è solo acceso/spento, non regolabile.
BOM	*Bill Of Materials*: elenco dei componenti da montare.
CS, NSEL	*Chip Select*: pin che seleziona un dispositivo SPI. Basso = dispositivo selezionato. NSEL è il nome del CS sul Si4464.
CTS	*Clear To Send* del Si4464: byte `0xFF` che dice «ho finito il comando precedente, puoi mandarne un altro».
dBm	Potenza riferita a 1 mW: 0 dBm = 1 mW, 10 dBm = 10 mW, 30 dBm = 1 W. Ogni 3 dB in più la potenza raddoppia.
DNP	*Do Not Populate*: componente disegnato sullo schematico ma non montato.
EM / FM	*Engineering Model* (prototipo da banco, con LED) / *Flight Model* (scheda di volo).
EXTI	Controllore degli interrupt esterni dell'STM32: genera un interrupt quando un pin cambia livello.
FRAM	Memoria non volatile FM25V10 (U401), 1 Mbit. Come una EEPROM, ma si scrive subito e quasi senza usura.
GPIO	Pin usato come semplice ingresso o uscita digitale.
HSE	Oscillatore esterno ad alta velocità dell'MCU (quarzo Y1, 24 MHz).
Hi-Z	Alta impedenza: pin né alto né basso, come scollegato.
Hot switching	Commutare lo switch RF mentre c'è potenza RF che lo attraversa. Lo stressa: va evitato.
I2C	Bus seriale a due fili (SCL clock, SDA dati) con resistenze di pull-up.
LNA	*Low Noise Amplifier*: amplificatore di ricezione TQP3M9036 (Q201).
LPF	Filtro passa-basso FL201 (Mini-Circuits LFCG-490+) dopo il PA: toglie le armoniche.
MMCX	Connettore d'antenna J201.
MR	*Manual Reset*: ingresso $\overline{\text{MR}}$ del supervisore TPS3825 (IC205). La barra sopra il nome vuol dire «attivo basso».
nIRQ	Uscita di interrupt del Si4464, attiva bassa (la «n» iniziale vuol dire attivo basso).
Open-drain (OD)	Uscita che può solo tirare la linea verso massa; il livello alto lo dà una resistenza di pull-up.
PA	*Power Amplifier*: amplificatore di potenza QPA9510 (IC2).
PA_PWR_LVL	Impostazione del Si4464 che regola la sua potenza d'uscita (128 passi). Il PA amplifica quello che esce dal Si4464.
POR	*Power-On Reset*: reset automatico all'accensione.
PT1000	Sensore di temperatura a resistenza: 1000 Ω a 0 °C, cresce di circa 3,9 Ω per grado.
Pull-up / pull-down	Resistenza che porta una linea alta (verso 3V3) o bassa (verso massa) quando nessuno la pilota.
Push-pull	Uscita che spinge attivamente sia alto sia basso.
RTC	*Real Time Clock*: orologio DS3231M (U404).
SDN	Pin di shutdown del Si4464: alto = radio spenta e configurazione persa.
SPI	Bus seriale sincrono a 4 fili: SCK clock, MOSI dati verso il dispositivo, MISO dati verso l'MCU, CS selezione.

Termine	Significato
SWD	*Serial Wire Debug*: interfaccia del debugger (programmazione e breakpoint).
Switch	Commutatore RF HMC349A (IC202): collega l'antenna al ramo TX o al ramo RX.
TCXO	Oscillatore al quarzo compensato in temperatura Y201, 32 MHz: è il clock del Si4464.
VREFINT	Tensione di riferimento interna dell'STM32. Leggendola con l'ADC si ricava la tensione del 3V3.
Watchdog	Circuito che resetta l'MCU se il firmware smette di dare segni di vita. Qui è esterno: STWD100 (U403).
WDI / WDO	Ingresso degli impulsi / uscita di reset del watchdog STWD100 (U403).
WDS	*Wireless Development Suite* di Silicon Labs: programma che genera la configurazione del Si4464 (`radio_config.h`).

2

Panoramica del sistema

In parole semplici

SYMPHONY V2 è una radio UHF per un CubeSat. Il microcontrollore (MCU) STM32L562 comanda la radio Si4464, che trasmette e riceve a 435 MHz. In trasmissione il segnale viene amplificato da un amplificatore di potenza (PA). In ricezione passa da un amplificatore a basso rumore (LNA). Un commutatore RF (switch) collega l'antenna a uno dei due rami. Intorno ci sono una memoria (FRAM), un orologio (RTC), un watchdog, due sensori di temperatura e le interfacce verso il satellite (CAN, I2C) e verso il PC (USB).

2.1 Schema a blocchi

Lo schema è diviso in tre figure, per non affollare il disegno:

- figura 2.1: l'MCU e tutto quello che le è collegato;
- figura 2.2: il percorso del segnale radio;
- figura 2.3: da dove arriva l'alimentazione.

Sulle frecce è scritta **la periferica dell'MCU** (per esempio FDCAN1), non il numero del pin. I pin di ogni periferica sono nella mappa dei pin (capitolo 4) e nelle tabelle del capitolo 5. Tutti i collegamenti sono presi dalla netlist dello schematico [SCH].

Nota – come leggere la figura 2.1

- **GPIO**: pin usato come semplice ingresso o uscita digitale, non come periferica. Dopo i due punti c'è a che cosa serve.
- **GPIO: avviso**: il DS3231M abbassa questo pin quando la sua alimentazione cade (paragrafo 7.3.3).
- **GPIO: impulso**: il firmware deve cambiarne il livello almeno ogni secondo, altrimenti il watchdog resetta l'MCU tramite **NRST** (capitolo 7).
- **EXTI**: linea di interrupt esterno. Il Si4464 abbassa il pin quando ha un evento da segnalare (pacchetto inviato, pacchetto ricevuto…).
- **SDN**: il supervisore IC205 spegne la radio se il 3V3 scende troppo o se il firmware lo chiede con «GPIO: reset radio» (paragrafo 6.2.2).
- **GPIO: TX/RX**: un solo pin decide se la scheda trasmette o riceve. Comanda insieme switch, PA e LNA (figura 2.2 e paragrafo 6.1).




Figura 2.1. L'MCU e le sue periferiche. Sulle frecce c'è la periferica dell'MCU usata. Blu: dati (la punta indica il verso, due punte = nei due versi). Verde: segnale che agisce da solo, senza passare dal firmware. Arancio: blocchi che proteggono la radio.




Figura 2.2. Percorso del segnale radio. Sopra la trasmissione (TX), sotto la ricezione (RX). Lo switch collega l'antenna (connettore MMCX) a un ramo o all'altro: RF2 = trasmissione, RF1 = ricezione. In verde il comando TX/RX: è lo stesso pin dell'MCU per tutti e tre i blocchi.




Figura 2.3. Alimentazione. Il dock ha la precedenza sulla USB-C. Il convertitore del 3V3 si accende **solo** se il dock alza il segnale EN_DOCK: con la sola USB-C l'MCU resta spenta (capitolo 3).

2.2 Componenti principali

La colonna «Rif.» è la sigla del componente sullo schematico e sulla scheda.

Rif.	Parte	A che cosa serve, per il firmware
U301	STM32L562RET6P	Il microcontrollore (MCU), Cortex-M33, contenitore LQFP64 da 64 pin. La lettera «P» finale indica la versione predisposta per un alimentatore esterno (SMPS): qui non è usato e i pin VDD12 non sono collegati [REV-1104 §2.3].
IC204	Si4464-B1B-FMR	La radio (transceiver sub-GHz): modula, demodula e gestisce i pacchetti. Si comanda via SPI1. Il clock arriva dal TCXO a 32 MHz.
Y201	ECS-TXO-20CSMV4-320-AY	TCXO = oscillatore compensato in temperatura, 32 MHz. Precisione ±0,5 ppm, garantito da −30 – 85 °C [DS-ECS p. 1].
IC2	Qorvo QPA9510	PA = amplificatore di potenza della trasmissione. Si accende quando il transistor Q701 alimenta il suo pin di controllo APC.
IC202	ADI HMC349A	Switch RF: collega l'antenna al ramo TX (porta RF2) o al ramo RX (porta RF1).
Q201	Qorvo TQP3M9036	LNA = amplificatore a basso rumore della ricezione. Ha un pin per spegnerlo.
U701	74AUP2G14	Porta logica invertente: da PC2 ricava il comando opposto per l'LNA (net `EN_RX_LNA`).
IC205	TI TPS3825-33	Supervisore: tiene la radio spenta se il 3V3 è troppo basso o se il firmware porta basso PC4.
IC4	TI TPS2121	Sceglie l'alimentazione a 5 V: il dock (ingresso IN1) ha la precedenza sulla USB-C (ingresso IN2).
IC3	TI TPSM863257	Convertitore (buck) da 5V0 a 3V3. Si accende solo con `EN_DOCK` alto.
U403	ST STWD100NYWY3F	Watchdog esterno: resetta l'MCU se il firmware non manda impulsi. Tempo tipico 1,6 s, minimo 1,12 s.
U404	Maxim DS3231M	Orologio (RTC) su I2C2. Mantiene l'ora per qualche ora a scheda spenta grazie a dei supercondensatori.
U401	Infineon FM25V10	Memoria non volatile FRAM da 1 Mbit (128 kB) su SPI2. Si scrive senza attese.
IC501	TI TCAN3414	Transceiver CAN: converte FDCAN1 nei livelli del bus CAN.

Rif.	Parte	A che cosa serve, per il firmware
U402	WCH CH340E	Convertitore USB↔seriale su USART1: console e caricamento del firmware.
IC1, IC5	TI TLV9051	Amplificatori operazionali delle due sonde di temperatura PT1000 (PA e buck).

2.3 Fatti essenziali da ricordare

- La radio lavora a 435 MHz, dentro la banda 353 – 479 MHz del Si4464 [DS-Si4464 p. 9].
- Un solo pin, **PC2**, comanda insieme switch RF, PA e LNA [LOG §41, R-04]. PC2 basso = trasmissione, PC2 alto = ricezione.
- Il 3V3 esiste solo se il dock alza `EN_DOCK`. Con la sola USB-C l'MCU resta spenta (capitolo 3).
- Il watchdog esterno è **sempre attivo** in volo: il primo impulso su PC6 va dato entro 1,12 s dall'accensione [LOG F-12].
- Nessun LED è comandato dall'MCU. D203 mostra se la radio è fuori reset, D9 la presenza del 3V3 (solo con il ponticello JP1 chiuso).

3

Alimentazioni e accensione

In parole semplici

La scheda prende i 5 V dal dock del satellite oppure dalla USB-C; se ci sono tutti e due vince il dock. Dai 5 V un convertitore ricava i 3,3 V (il «3V3») che alimentano quasi tutto. Il convertitore però si accende solo se il dock gli dà il permesso con il segnale EN_DOCK: con la sola USB-C la scheda resta spenta.

3.1 Rail di alimentazione

Un «rail» è una linea di alimentazione. Nella tabella: **Rail** = nome della net; **Generato da** = il componente o il connettore che la fornisce; **Valore** = tensione nominale ed eventuale intervallo garantito; **Carichi principali** = cosa alimenta.

Rail	Generato da	Valore	Carichi principali
`5V`	dock J708 pin 1 e 3	5 V nominali	ingresso IN1 di IC4 (priorità)
`/POWER/VBUS`	USB-C J15	5 V. Le resistenze da 5,1 kΩ sui pin CC1/CC2 dicono al PC che la scheda è un dispositivo USB 2.0	ingresso IN2 di IC4
`5V0`	IC4 TPS2121 (OUT)	uguale all'ingresso scelto	IC3 (buck), VDD di IC202 (switch RF)
`3V3`	IC3 TPSM863257	3,30 V nominali, 3,25 – 3,405 V [REV-1104 §2.1]	tutta la logica, Si4464, TCXO, PA, LNA, sensori
`RTC_VBAT`	3V3 via D401 (BAT54WS) e R412 1 kΩ	≈3,15 V [SCH nota MCU]	VBAT di U404, 10 supercondensatori CPH3225A (110 mF)

Il pin VBAT dell'MCU (pin 1) e VDDUSB (pin 48) sono collegati direttamente al 3V3 [SCH]. Il dominio di backup dell'STM32 non ha una batteria propria: l'RTC interno dell'MCU perde l'ora quando il 3V3 si spegne. Il riferimento di tempo è il DS3231M (capitolo 7).

I pin `+12V`, `+3V3_CONN`, `RS485.A1/B1` del dock non sono usati su questa scheda [LOG R-12; SCH nota IF].

3.2 Power mux TPS2121: priorità al dock

- **Priorità IN1 (dock).** PR1 = $5 \times 4{,}7/(10 + 4{,}7) = 1{,}60\,\text{V}$, sopra $V_{\text{REF}} = 1{,}06\,\text{V}$: con il dock presente vince sempre il dock [LOG D1; REV-1104 §2.1]. Il dock perde la priorità quando scende sotto $1{,}06 \times 14{,}7/4{,}7 = 3{,}32\,\text{V}$.
- **Sovratensione IN1.** Soglia OV1 = $1{,}06 \times (22 + 4{,}7)/4{,}7 = 6{,}02\,\text{V}$ nominali [LOG rev. 1.44, P-08]. OV2 (USB) è disattivata (a GND).
- **Limite di corrente.** ILIM con R44 = 33 kΩ: 3,21 A [REV-1104 §2.1].
- **Stato.** Il pin ST è a GND: **il firmware non sa quale ingresso è attivo**.

3.3 Buck TPSM863257 e segnale EN_DOCK

L'ingresso EN di IC3 è pilotato da `/IF/EN_DOCK` (J708 pin 15) attraverso R46 10 kΩ. EN ha un pull-down interno da 2 MΩ: **senza EN_DOCK alto il 3V3 resta spento** [LOG Parte B; REV-1104 §2.1]. È una scelta di progetto confermata [LOG D1].

Il soft-start interno dura 1,6 ms tipici [DS-TPSM863257 p. 7]. L'uscita PG non è collegata.

Attenzione – alimentazione al banco

Con la sola USB-C il 5V0 c'è, ma il 3V3 no: l'MCU, il CH340E e la console sono spenti. Al banco bisogna fornire anche EN_DOCK (EN max raccomandato 5,5 V) [REV-1104 §2.1]. In trasmissione il 5V0 assorbe circa 1 A: una porta USB 2.0 di default dà 500 mA. Usare il dock o un alimentatore da almeno 1,5 A [REV-1104 P22].

3.4 Che cosa vede il firmware

L'hardware non porta all'MCU nessun segnale di stato dell'alimentazione (né ST del TPS2121, né PG del buck, né una misura del 5 V). Il firmware ha a disposizione:

- **VDDA tramite VREFINT** (ADC1 canale 0):

$$V_{\text{DDA}} = 3{,}0\,\text{V} \times \frac{\text{VREFINT_CAL}}{\text{VREFINT_DATA}}$$

  VREFINT_CAL si legge all'indirizzo `0x0BFA05AA`; è misurato in fabbrica a 3,0 V e 30 °C [DS-STM32L562 p. 65]. Il 3V3 è anche VDDA, quindi questa è la misura del rail 3V3.
- **Causa del reset** in `RCC_CSR` (BOR, pin NRST, IWDG…) [LOG F-13].
- **Pin RST del DS3231M** su PB9: va basso quando il VCC dell'RTC scende sotto la soglia di power-fail V_{PF} [DS-DS3231M p. 7]. Il valore numerico di V_{PF} non è stato estratto dal datasheet: **da verificare**.
- **Temperatura del buck** (PT1000 su PC1) e del PA (PT1000 su PB1).
- **Risposta del Si4464** dopo ogni TX: se ha perso la configurazione c'è stato un calo del 3V3 (nota F-10, paragrafo 6.7).

3.5 Sequenza di accensione

La figura 3.1 riassume cosa succede dal momento in cui il dock alza EN_DOCK. I tempi sono tipici; i valori minimi e massimi sono nella tabella 3.2.




Figura 3.1. Sequenza di accensione (schema non in scala). A: il dock alza EN_DOCK. B: il 3V3 è pronto e l'MCU parte. C: primo impulso del firmware al watchdog. D: il supervisore libera la radio. Dopo C il firmware deve cambiare il livello di WDI almeno una volta al secondo. Linea bassa = livello logico 0, linea alta = livello logico 1.

Tabella 3.2. Eventi all'accensione e tempi con fonte.

#	Evento	Tempo	Fonte e conseguenza per il firmware
1	Soft-start del buck, 3V3 sale	1,6 ms tipici	[DS-TPSM863257 p. 7]
2	POR/BOR dell'MCU, boot da flash (BOOT0 = L tramite R3 10 kΩ a GND)	–	[SCH]
3	IC205 tiene SDN del Si4464 alto dopo che il 3V3 supera la soglia	t_d = 120/200/300 ms (min/tip/max)	[DS-TPS3825 p. 8]. Non usare il Si4464 prima di t_d max: vedi F-05.
4	Soglia del supervisore IC205	2,88/2,93/3,00 V	[LOG §46; DS-TPS3825 p. 6]
5	Il Si4464 esce dallo shutdown: POR e calibrazioni interne, poi serve POWER_UP	Shutdown→TX o RX: 15 ms (indicativo)	[DS-Si4464 p. 20–21]
6	RST del DS3231M basso dopo il power-up	t_{REC} = 250 ms tip., 300 ms max	[DS-DS3231M p. 3]. Non influisce su I2C e RTC [DS-DS3231M p. 4].
7	Prima scrittura possibile sulla FRAM	$t_{PU} \geq 250$ µs	[DS-FM25V10 p. 19]
8	Primo impulso su WDI (PC6)	entro 1,12 s (t_{WD} min)	[LOG F-12; DS-STWD100]
9	Il 5V0 arriva al VDD dello switch prima dei comandi a 3V3	sequenza rispettata dall'hardware	[DS-HMC349A p. 8; REV-1104 §2.2]

Nella tabella 3.2 gli eventi sono in ordine di tempo. I valori «min/tip/max» sono minimo, tipico e massimo garantiti dal datasheet: il firmware deve sempre usare il valore peggiore (il massimo per le attese, il

minimo per le scadenze). POR = reset automatico all'accensione; BOR = reset per tensione troppo bassa.

Nota – stato sicuro durante il boot

Durante il reset e il boot dell'MCU i GPIO sono in alta impedenza. Il pull-up R702 tiene alto il gate di Q701 e la net di PC2: switch su RX, APC a zero (PA spento), LNA acceso. La radio è sotto il controllo di IC205 (modo A) [LOG rev. 1.41; REV-1104 §3]. Lo stato di default è quindi sicuro anche senza firmware.

4

Mappa completa dei pin dell'MCU

4.1 Come leggere le tabelle

Le tabelle sono ricavate pin per pin dalla netlist dello schematico [SCH]. Le funzioni alternate sono quelle delle tabelle 22 e 23 del datasheet STM32L562 [DS-STM32L562 pp. 127–129, 135]; i canali ADC vengono dalla tabella 21 [DS-STM32L562 pp. 98–104].

La tabella 4.1 ha una riga per ogni pin dell'MCU collegato a qualcosa. Le colonne, da sinistra:

- **Pin**: numero del piedino sul contenitore LQFP64 (da 1 a 64).
- **Porta**: nome del GPIO nell'STM32 (PC2 = porta C, bit 2). È il nome da usare in CubeMX e nel codice.
- **Net**: nome del filo nello schematico (vedi le convenzioni nel capitolo 1).
- **Funzione / periferica (AF)**: come va configurato il pin. «GPIO» = ingresso o uscita semplice. «SPI1_SCK (AF5)» = funzione alternata numero 5, cioè il clock della SPI1. «ADC12_IN16» = canale 16 dell'ADC, condiviso tra ADC1 e ADC2.
- **Dir**: direzione vista dall'MCU. I = ingresso, O = uscita, IO = nei due versi, OD = open-drain, A = analogico.
- **Pull int.**: resistenza interna da attivare nel GPIO. PU = pull-up, PD = pull-down, – = nessuna (di solito perché c'è già una resistenza esterna o perché il pin è pilotato sempre). Un punto interrogativo arancio vuol dire «da decidere».
- **Reset → sicuro**: a sinistra della freccia lo stato del pin subito dopo il reset, prima che il firmware lo tocchi (quasi sempre Hi-Z). Tra parentesi la resistenza esterna che, in quel momento, decide il livello: per esempio «Hi-Z (R702 → H)» vuol dire che il pin è libero e R702 lo tira alto. A destra della freccia lo stato in cui il firmware deve mettere il pin appena possibile, che è anche lo stato da tenere in caso di errore. In **grassetto** quelli da impostare per primi.
- **Att.**: livello che «attiva» la funzione. L = attivo basso (per esempio CS: basso = dispositivo selezionato). ↕ = conta il cambio di livello, non il livello (il watchdog).
- **Collegato a**: componente e pin dall'altra parte del filo. «J708.13» = connettore J708, pin 13. Le resistenze e i condensatori sul percorso sono indicati con il loro valore.
- **Note**: cosa deve sapere il firmware. I rimandi «§» sono ai paragrafi di questo manuale; F-xx sono le note firmware del log.

Nota – stato dei GPIO al reset

Dopo il reset i pin sono in alta impedenza [LOG rev. 1.41]. Fanno eccezione i pin di debug: PA13 (SWDIO) con pull-up, PA14 (SWCLK) con pull-down, PA15 e PB4 con pull-up; sono in funzione alternata JTAG/SWD [DS-STM32L562 p. 126, nota 3]. Il modo esatto di reset degli altri pin (analogico) va confermato sul reference manual RM0438: **da verificare**.

4.2 Pin usati

Tabella 4.1. Pin dell'MCU U301 collegati a un componente.

Pin	Porta	Net	Funzione / periferica (AF)	Dir	Pull int.	Reset → sicuro	Att.	Collegato a	Note
2	PC13	`GPIOSX_2`	GPIO (uso da definire)	I	?	Hi-Z → ingresso	–	J708 pin 13 (dock)	Pin a bassa corrente: max 3 mA, 2 MHz [DS-STM32L562 p. 126]. Uso ancora da definire: vedi §4.6.
3	PC14	`GPIO_PPS`	GPIO / EXTI14 (PPS dal dock)	I	?	Hi-Z → ingresso	?	J708 pin 17 (dock)	Come sopra. Polarità e livelli del PPS: **da verificare**.
4	PC15	`GPIOSX_0`	GPIO (uso da definire)	I	?	Hi-Z → ingresso	–	J708 pin 14 (dock)	Come PC13.
5	PH0	`HSE_IN`	RCC OSC_IN	A	–	–	–	Y1 24 MHz, C2 10 pF	HSE_VALUE = 24000000 (F-06).
6	PH1	`HSE_OUT`	RCC OSC_OUT	A	–	–	–	R1 0 Ω → Y1, C1	Quarzo CL 10 pF, ±10 ppm [LOG 1.15-01].
7	NRST	`/IF/DBG.nRST`	reset	IO	–	–	L	R2 10 kΩ pull-up, C3 100 nF, J1.3, WDO di U403	Il watchdog esterno resetta l'MCU da qui (F-13).
8	PC0	`/MCU/UHF.RF_IRQ`	GPIO, EXTI0 fronte di discesa	I	PU	Hi-Z → ingresso	L	IC204 pin 11 nIRQ	nIRQ non richiede pull-up esterno [DS-Si4464 p. 46]; il PU interno evita un ingresso flottante con il Si4464 in shutdown.
9	PC1	`/MCU/V_TEMP_BUCK`	ADC12_IN2	A	–	analogico	–	uscita di IC5 (TLV9051), R12	PT1000 del buck, §5.7.
10	PC2	`/MCU/UHF.EN_TX_ANT_SW`	GPIO uscita push-pull	O	–	Hi-Z (R702 → H) → **H**	L = TX	IC202 CTRL, gate Q701 (R703 0 Ω, R702 100 kΩ a 3V3), U701 ingresso, TP702	**Comando RF unico**. H = RX, PA spento. Sequenze: §6.3.
21	PA5	`/MCU/SPI1.CLK`	SPI1_SCK (AF5)	O	–	Hi-Z → L	–	IC204 SCLK	SPI modo 0, max 10 MHz [DS-Si4464 p. 17].
22	PA6	`/MCU/SPI1.MISO`	SPI1_MISO (AF5)	I	–	Hi-Z	–	IC204 SDO	
23	PA7	`/MCU/SPI1.MOSI`	SPI1_MOSI (AF5)	O	–	Hi-Z → L	–	IC204 SDI	
24	PC4	`RF_MR_N`	GPIO uscita push-pull	O	–	Hi-Z (R208 → H) → L	L	IC205 $\overline{\text{MR}}$, R208 10 kΩ a 3V3, R205 (DNP) verso SDN	Modo A (di serie): L = radio in reset. Modo B: logica invertita (F-05), §6.2.2.
26	PB1	`/MCU/V_TEMP_PA`	ADC12_IN16	A	–	analogico	–	uscita di IC1 (TLV9051), R5	PT1000 del PA, §5.7.
28	PB10	`/MCU/I2C2_SCL`	I2C2_SCL (AF4)	OD	–	Hi-Z	–	U404 SCL, R408 10 kΩ a 3V3	RTC, indirizzo `0x68`.
29	PB11	`/MCU/I2C2_SDA`	I2C2_SDA (AF4)	OD	–	Hi-Z	–	U404 SDA, R407 10 kΩ a 3V3	
33	PB12	`/MCU/FRAM_CS`	GPIO uscita (CS software)	O	–	Hi-Z → **H**	L	U401 /CS	**Nessun pull-up esterno**: portarlo alto per primo (F-15).
34	PB13	`/MCU/SPI2_SCK`	SPI2_SCK (AF5)	O	–	Hi-Z → L	–	U401 SCK	SPI modo 0 o 3, max 40 MHz [DS-FM25V10 p. 17].
35	PB14	`/MCU/SPI2_MISO`	SPI2_MISO (AF5)	I	–	Hi-Z	–	U401 SO	
36	PB15	`/MCU/SPI2_MOSI`	SPI2_MOSI (AF5)	O	–	Hi-Z → L	–	U401 SI	/WP e /HOLD di U401 sono fissi a 3V3.
37	PC6	`/MCU/WDT_WDI`	GPIO uscita push-pull	O	–	Hi-Z → commuta	↕	U403 WDI	Commutare **da software**, mai con timer o PWM (F-11). Non usare TIM3_CH1 (AF2).
41	PA8	`/MCU/SPI1.CS`	GPIO uscita (NSEL software)	O	–	Hi-Z → **H**	L	IC204 nSEL	**Nessun pull-up esterno**: portarlo alto per primo (F-15).
42	PA9	`/IF/UART1.TX`	USART1_TX (AF7)	O	–	Hi-Z → H	–	U402 RXD (CH340E)	Console (F-07).
43	PA10	`/IF/UART1.RX`	USART1_RX (AF7)	I	PU	Hi-Z	–	U402 TXD (CH340E)	Il PU tiene la linea a riposo se il CH340E non pilota.

continua nella pagina seguente

Pin	Porta	Net	Funzione / periferica (AF)	Dir	Pull int.	Reset → sicuro	Att.	Collegato a	Note
44	PA11	`/IF/CAN_MCU1.CAN_RX`	FDCAN1_RX (AF9)	I	–	Hi-Z	–	IC501 RXD	
45	PA12	`/IF/CAN_MCU1.CAN_TX`	FDCAN1_TX (AF9)	O	–	Hi-Z → H (recessivo)	–	IC501 TXD	TXD alto = recessivo.
46	PA13	`/IF/DBG.SWDIO`	SWDIO (AF0)	IO	PU (reset)	AF debug	–	R16 22 Ω → J1.2	Non riconfigurare se serve il debug.
49	PA14	`/IF/DBG.SWCLK`	SWCLK (AF0)	I	PD (reset)	AF debug	–	R17 22 Ω → J1.4	
54	PB3	`/IF/DBG.SWO`	TRACESWO (AF0)	O	–	AF debug	–	R11 22 Ω → J1.6	Opzionale (printf via SWO).
57	PB6	`/IF/I2C1.SCL`	I2C1_SCL (AF4)	OD	–	Hi-Z	–	J203.3, J708.11, D202, R207 4,7 kΩ via JP201	Bus esterno. JP201 aperto = nessun pull-up a bordo [LOG R-13].
58	PB7	`/IF/I2C1.SDA`	I2C1_SDA (AF4)	OD	–	Hi-Z	–	J203.2, J708.9, D202, R206 4,7 kΩ via JP201	
59	PH3	`/IF/DBG.BOOT0`	BOOT0	I	–	L (R3)	H	R3 10 kΩ a GND, TP1	Alto al reset = bootloader di sistema (F-07).
61	PB9	`/MCU/RTC_RSTn`	GPIO ingresso	I	–	Hi-Z → ingresso	L	U404 pin 4 $\overline{\text{RST}}$	Pull-up interno 50 kΩ nel DS3231M [DS-DS3231M p. 7]. **Mai uscita push-pull.**

4.3 Pin di alimentazione

Pin	Net	Note
1 (VBAT)	`3V3`	Nessuna batteria di backup per l'MCU.
13 (VDDA)	`3V3`	Riferimento dell'ADC (VREF+ collegato a VDDA nel package, **da verificare** su RM0438/datasheet).
19, 32, 64 (VDD)	`3V3`	Disaccoppiamento C301…C307 [REV-1104 §2.3].
48 (VDDUSB)	`3V3`	USB interno dell'MCU non usato.
12 (VSSA), 18, 31, 47, 63 (VSS)	`GND`	
30, 62 (VDD12)	non collegati	Corretto senza SMPS esterno [REV-1104 §2.3].

4.4 Pin liberi

Diciotto GPIO non sono collegati (simbolo di non collegato sullo schematico) [SCH]. Configurarli in modo **analogico**: è lo stato a consumo minimo e non lascia ingressi digitali flottanti (un ingresso digitale scollegato può oscillare e consumare corrente).

La colonna «Funzioni utili» dice a che cosa potrebbe servire il pin se in futuro venisse collegato, per esempio un canale ADC in più. Oggi nessuno di questi pin è collegato a niente. PA15 e PB4 dopo il reset hanno un pull-up interno perché nascono come pin JTAG: vanno messi in analogico dal firmware.

Pin	Porta	Funzioni utili (riserva)	Configurazione consigliata
11	PC3	ADC12_IN4	analogico
14	PA0	ADC12_IN5, wakeup	analogico
15	PA1	ADC12_IN6	analogico
16	PA2	ADC12_IN7	analogico
17	PA3	ADC12_IN8	analogico
20	PA4	ADC12_IN9	analogico
25	PB0	ADC12_IN15	analogico
27	PB2	–	analogico
38	PC7	–	analogico
39	PC8	–	analogico
40	PC9	–	analogico
50	PA15	JTDI (pull-up al reset)	analogico dopo l'avvio
51	PC10	–	analogico
52	PC11	–	analogico
53	PC12	–	analogico
55	PB4	NJTRST (pull-up al reset)	analogico dopo l'avvio
56	PB5	–	analogico
60	PB8	–	analogico

[canali ADC: DS-STM32L562 pp. 100–103]

4.5 Boot, debug e reset

Segnale	Pin MCU	Hardware	Uso
NRST	7	R2 10 kΩ a 3V3, C3 100 nF, J1 pin 3, WDO di U403 (open-drain)	Reset da debugger o da watchdog.
BOOT0	59 (PH3)	R3 10 kΩ a GND, TP1	Normale: boot da flash. TP1 a 3V3 durante il reset: bootloader di sistema su USART1 (STM32CubeProgrammer) [LOG F-07].
SWDIO	46 (PA13)	R16 22 Ω → J1 pin 2	Debug SWD.
SWCLK	49 (PA14)	R17 22 Ω → J1 pin 4	Debug SWD.
SWO	54 (PB3)	R11 22 Ω → J1 pin 6	Trace opzionale.
VCC / GND	–	J1 pin 1 = 3V3, pin 5 = GND	Il debugger legge il 3V3: la scheda va alimentata (EN_DOCK).

Il connettore J1 è un TC2030 (Tag-Connect, solo footprint) [SCH; LOG P-15].

Attenzione – watchdog e debug

Con R413 non montata (configurazione di volo) il watchdog è sempre attivo. Un breakpoint, il bootloader UART o un firmware di prova che non commuta PC6 provocano un reset ogni circa 1,6 s. Durante lo sviluppo montare R413 (0 Ω, 0402): EN alto, watchdog spento [LOG rev. 1.41–1.42].

4.6 PC13, PC14 e PC15 verso il dock

PC13, PC14 e PC15 sono collegati al connettore del dock J708:

- PC13 → J708 pin 13, net `GPIOSX_2`;
- PC14 → J708 pin 17, net `GPIO_PPS` (PPS = un impulso al secondo, di solito usato per sincronizzare l'ora);
- PC15 → J708 pin 14, net `GPIOSX_0`.

Il collegamento è voluto: lo ha deciso il team dopo la rev. 1.45 ed è stato confermato nel ripristino del progetto del 06/11/2026 [SCH].

Da verificare – uso dei tre segnali

Il collegamento non è ancora registrato nel log: nelle versioni precedenti (R-12, S-09; revisione del 04/11, P15) PPS e GPIOSX «non arrivano all'MCU». Mancano ancora funzione, direzione (ingresso o uscita) e livelli di ciascun segnale. Vanno definiti con il team e con la specifica del dock: **da verificare**.

Fino a una decisione, configurare i tre pin come ingressi senza pull (o in modo analogico): in questo modo non disturbano il dock qualunque cosa ci sia dall'altra parte. Se in futuro diventano uscite, ricordare i limiti di questi pin: al massimo 3 mA, 2 MHz con 30 pF di carico, mai come sorgente di corrente [DS-STM32L562 p. 126, nota 1]. PC14 e PC15 sono anche i pin dell'oscillatore LSE: sulla scheda non c'è un quarzo a 32 kHz, quindi l'RTC interno dell'MCU può usare solo l'LSI.

5

Periferiche e bus

5.1 Clock dell'MCU

- **HSE**: quarzo Y1 24 MHz (YXC X322524MMB4SI, CL 10 pF, ±10 ppm) su PH0/PH1 [LOG 1.15-01]. Impostare `HSE_VALUE = 24000000` [LOG F-06]. Con un valore diverso UART, CAN e timer lavorano alla frequenza sbagliata.
- **LSE**: non presente. Per l'RTC interno usare LSI; l'ora di riferimento è il DS3231M.
- **SYSCLK**: libera scelta del firmwarista (PLL da HSE). Le frequenze dei bus vanno scelte in modo che i prescaler SPI diano al massimo 10 MHz su SPI1 (vedi sotto).

Nota – TrustZone

L'STM32L562 ha TrustZone. Con TrustZone attivo i GPIO sono «secure» dopo il reset [DS-STM32L562 p. 33]. Se non serve, lasciare l'option byte TZEN disattivato: semplifica il firmware.

5.2 SPI1 – Si4464

Parametro	Valore
Pin	PA5 SCK, PA6 MISO, PA7 MOSI (AF5); PA8 NSEL come GPIO.
Modo	CPOL = 0, CPHA = 0 (modo 0). Il Si4464 campiona SDI sul fronte di salita e cambia SDO sul fronte di discesa; l'host legge SDO sul fronte di salita [DS-Si4464 p. 17].
Ordine dei bit	MSB per primo, parole da 8 bit.
Clock massimo	10 MHz [DS-Si4464 p. 17].
Tempi minimi	t_{SS} 20 ns, t_{SH} 50 ns, t_{SW} (nSEL alto tra due comandi) 80 ns [DS-Si4464 p. 17, tab. 8].
Chip select	Software (GPIO). Una transazione = nSEL basso, comando, argomenti, nSEL alto.
Protocollo	Dopo ogni comando leggere CTS con `READ_CMD_BUFF` finché vale `0xFF`; tempo tipico 20 µs [DS-Si4464 p. 17]. I registri «Fast Response» (comandi `0x50`, `0x51`, `0x53`, `0x57`) si leggono senza CTS [DS-Si4464 p. 19].

Nella tabella: CPOL e CPHA sono i due bit che definiscono il modo SPI (polarità e fase del clock). SDI e SDO sono i pin dati visti dal Si4464 (SDI = ingresso del Si4464 = MOSI dell'MCU; SDO = uscita del Si4464 = MISO dell'MCU). t_{SS} = tempo minimo tra la discesa di nSEL e il primo fronte di clock; t_{SH} = tempo minimo tra l'ultimo fronte di clock e la salita di nSEL; t_{SW} = tempo minimo con nSEL alto tra due comandi. Con il CS gestito via software questi tempi sono quasi sempre rispettati da soli; in caso di dubbio si controllano con l'oscilloscopio.

5.3 SPI2 – FRAM FM25V10

Parametro	Valore
Pin	PB13 SCK, PB14 MISO, PB15 MOSI (AF5); PB12 /CS come GPIO.
Modo	Modo 0 o modo 3 (il chip riconosce il modo dal livello di SCK quando /CS scende) [DS-FM25V10 pp. 5–6].
Clock massimo	40 MHz con VDD 2,7 – 3,6 V [DS-FM25V10 p. 17].
Organizzazione	131 072 × 8 bit, indirizzo di 3 byte (17 bit utili, i 7 bit alti «don't care») [DS-FM25V10 pp. 4–5].
Scrittura	Nessun ritardo di scrittura («NoDelay»). Prima di ogni WRITE o WRSR serve WREN [DS-FM25V10 p. 6].
/WP, /HOLD	Fissi a 3V3: la protezione hardware dello status register non è usabile.
Avvio	Nessun accesso prima di t_{PU} = 250 µs dal power-up [DS-FM25V10 p. 19].

Tabella 5.3. Codici operativi della FM25V10 [DS-FM25V10 p. 6].

Comando	Codice	Funzione
WREN	`0x06`	abilita la scrittura (latch WEL)
WRDI	`0x04`	disabilita la scrittura
RDSR	`0x05`	legge lo status register
WRSR	`0x01`	scrive lo status register (BP1, BP0, WPEN)
READ	`0x03`	lettura
FSTRD	`0x0B`	lettura veloce (con byte dummy)
WRITE	`0x02`	scrittura
SLEEP	`0xB9`	sleep; risveglio con /CS, t_{REC} 400 µs max [DS-FM25V10 pp. 11, 19]
RDID	`0x9F`	Device ID, 9 byte: `7F 7F 7F 7F 7F 7F C2 24 00` [DS-FM25V10 p. 11]

Regola – F-15: chip select all'avvio

All'avvio configurare il prima possibile PB12 (CS della FRAM) e PA8 (NSEL del Si4464) come uscite a livello **alto**, prima di qualsiasi altra inizializzazione SPI [LOG F-15]. Le due linee non hanno pull-up esterni (decisione P-12, «Lascia com'è»).

5.4 I²C

Bus	Pin	Pull-up	Dispositivi
I2C2	PB10 SCL, PB11 SDA (AF4)	R408, R407 10 kΩ a 3V3, sempre montati	U404 DS3231M, indirizzo 7 bit `0x68` (byte `0xD0`/`0xD1`) [DS-DS3231M p. 16]
I2C1	PB6 SCL, PB7 SDA (AF4)	R207, R206 4,7 kΩ a 3V3 **solo con JP201 chiuso**	bus esterno verso J203 e dock J708 (pin 9, 11). Protezione ESD D202 (PESD5V0L2BT)

- **Velocità I2C2.** Il DS3231M supporta 400 kHz [DS-DS3231M p. 1]. Con pull-up da 10 kΩ il tempo di salita dipende dalla capacità del bus: 100 kHz è la scelta prudente; 400 kHz va confermato misurando il tempo di salita (limite 300 ns in fast mode) **da verificare**.

- **JP201 (I2C1).** Aperto di serie: i pull-up li fornisce il dock. Si chiude solo sulla scheda che deve dare i pull-up al bus [LOG R-13]. I pull-up interni dell'STM32 non sostituiscono quelli esterni. Se il bus resta a livello basso senza dock, il firmware deve gestire il timeout e non bloccarsi.

5.5 UART e USB

- **USART1** su PA9 (TX) e PA10 (RX), AF7, collegata al CH340E U402 [LOG F-07]. Il CH340E supporta da 50 bps a 2 Mbps [DS-CH340E p. 1]. RTS, CTS e TNOW del CH340E non sono collegati: niente controllo di flusso.
- Il CH340E è alimentato dal 3V3 (VCC e V3 uniti) [REV-1104 §2.4]: con la scheda spenta la porta USB non compare sul PC.
- L'USB interno dell'STM32 non è usato (PA11/PA12 vanno al CAN).
- **Bootloader**: TP1 (BOOT0) alto al reset, poi STM32CubeProgrammer su UART [LOG F-07]. Con il watchdog attivo serve R413 montata (capitolo 7).

5.6 CAN

- **FDCAN1** su PA11 (RX) e PA12 (TX), AF9 [DS-STM32L562 p. 135]. Transceiver TCAN3414 (IC501) in modo normale fisso: STB e SHDN sono a GND [LOG R-17; REV-1104 §2.4].
- CAN classico e CAN FD fino a 8 Mbps [DS-TCAN3414 p. 1].
- Timeout di dominante su TXD: 1,2 – 4,0 ms [DS-TCAN3414 p. 9]. Un TXD basso più a lungo disabilita il driver: limita il bitrate minimo utilizzabile.
- Terminazione 120 Ω (R27) inserita solo con JP6 chiuso [SCH]. Linee verso J202 e J708 (pin 10 CANL, 12 CANH), protezione ESD D201.

5.7 ADC: sensori di temperatura PT1000


Misura	Pin	Canale	Catena
Temperatura PA	PB1 (pin 26)	ADC12_IN16	R_RTD2 PT1000, R4, IC1 TLV9051, R5/R6/R7
Temperatura buck	PC1 (pin 9)	ADC12_IN2	R_RTD1 PT1000, R8, IC5 TLV9051, R12/R9/R10

[LOG F-08, S-06; DS-STM32L562 pp. 98, 104]

Nella tabella: **Canale** «ADC12_IN16» = canale 16, disponibile sia su ADC1 sia su ADC2 (qui si usa ADC1). **Catena** = i componenti che portano la temperatura al pin: la PT1000 (R_RTD), la resistenza che con lei forma il partitore, l'operazionale e le tre resistenze che ne fissano il guadagno.

5.7.1 Circuito

Ogni PT1000 forma un partitore con una resistenza da 3,16 kΩ verso 3V3. L'operazionale amplifica la differenza rispetto a un riferimento ricavato dallo stesso 3V3. Le resistenze sono allo 0,1 % [LOG rev. 1.18].



Valori per la catena del PA (IC1); la catena del buck (IC5) usa R8, R12, R9, R10 con gli stessi valori [SCH].

5.7.2 Formule di conversione

Con $G = 1 + R_5/R_6 + R_5/R_7$ e $k = R_5/R_6$:

$$\frac{V_{\text{out}}}{V_{\text{DDA}}} = G\,\frac{R_t}{R_4 + R_t} - k, \qquad G = 1 + \frac{105}{63{,}4} + \frac{105}{19{,}6} = 8{,}0133, \quad k = \frac{105}{63{,}4} = 1{,}65615 \tag{5.1}$$

L'ADC usa VDDA (= 3V3) come riferimento, quindi la misura è raziometrica: con un codice N a 12 bit, $r = N/4095$,


$$x = \frac{r + k}{G}, \qquad R_t = R_4\,\frac{x}{1 - x} \tag{5.2}$$

e la temperatura si ricava dalla PT1000 (IEC 60751, $R_0 = 1000\,\Omega$, $A = 3{,}9083 \times 10^{-3}$, $B = -5{,}775 \times 10^{-7}$):

$$T = \frac{-A + \sqrt{A^2 - 4B\,(1 - R_t/R_0)}}{2B}. \tag{5.3}$$

Il termine C della norma, valido sotto 0 °C, sposta il risultato di circa 0,01 °C a −40 °C (calcolo: $R_0 C (T - 100) T^3 \approx 0{,}04\,\Omega$ contro $\approx 3{,}9\,\Omega/°\text{C}$) e si può trascurare.

Verifiche del calcolo: $V_{\text{out}} = 0$ per $R_t = 823\,\Omega$ (≈ -46 °C) e $V_{\text{out}} = V_{\text{DDA}}$ per $R_t = 1567\,\Omega$ (≈ 147 °C), in accordo con la revisione [REV-1104 §2.5]. A −40 °C l'uscita vale 0,10 V, a 125 °C 2,97 V [LOG R-18].



La sensibilità non è costante: 20,6 mV/°C a −40 °C, 18,3 a 15 °C, 14,6 mV/°C a 125 °C (calcolo dalle formule sopra). La media fra −40 e 125 °C è 17,4 mV/°C, in accordo con il valore ≈17,3 mV/°C del log [LOG R-18]. Un LSB a 12 bit (0,81 mV) vale quindi circa 0,04 – 0,06 °C. Corrente nella PT1000: $3{,}3/4{,}16\,\mathrm{k} \approx 0{,}79\,\mathrm{mA}$ [REV-1104 §2.5].

Regola – F-08: calibrazione

Misura raziometrica su VDDA. Fare una calibrazione a un punto per canale e salvare l'offset (per esempio in FRAM). Senza calibrazione l'offset del TLV9051 vale circa ±0,9 °C [LOG F-08, R-18].

Nota – impostazioni ADC

Le uscite dei TLV9051 hanno bassa impedenza: non servono tempi di campionamento lunghi [LOG §29]. L'oversampling hardware dell'ADC riduce il rumore. Il tempo di campionamento minimo per l'impedenza di sorgente è nella tabella 110 del datasheet [DS-STM32L562 p. 246].

5.8 Timer

Nessuna funzione hardware richiede un timer. Il firmware può usare liberamente SysTick e i timer per la sua temporizzazione, con due vincoli:

- **PC6 (WDI) non va mai pilotato da un timer** (TIM3_CH1 o PWM): il refresh del watchdog deve dipendere dal ciclo principale [LOG F-11].
- Le attese delle sequenze RF (10 µs, capitolo 6) richiedono una base dei tempi con risoluzione di almeno 1 µs (per esempio il contatore DWT_CYCCNT del Cortex-M33 o un timer a 1 MHz).

5.9 Interrupt

Sorgente	Pin	Linea	Configurazione
Si4464 nIRQ	PC0	EXTI0	Fronte di discesa, pull-up interno. Nella ISR leggere e cancellare lo stato con `GET_INT_STATUS` (`0x20`) **da verificare** sulla API della revisione B1.
PPS dal dock	PC14	EXTI14	Solo se il segnale verrà usato (§4.6), **da verificare**.
FDCAN1, USART1, I2C, SPI	–	interrupt di periferica	Liberi.

Nella tabella: **Linea** = linea EXTI, cioè il numero di interrupt esterno (la linea N è legata al bit N della porta: PC0 → EXTI0). «Interrupt di periferica» = l'interrupt lo genera la periferica stessa (fine trasmissione, dato ricevuto…), non un pin. ISR = la routine che gestisce l'interrupt.

Segnali che **non** arrivano all'MCU: INT/SQW del DS3231M (solo pull-up R411) e uscita 32 kHz del DS3231M [LOG S-09, R-12; REV-1104 P15]; GPIO0…GPIO3 e TXRAMP del Si4464 [SCH]; ST del TPS2121 e PG del buck.

6

Parte RF

Questo è il capitolo più importante. La catena RF non ha protezioni hardware contro alcuni errori di sequenza: **la protezione del commutatore e del PA è affidata al firmware** [LOG P-02, R-04].

In parole semplici

Il pin PC2 dell'MCU sceglie tra trasmissione e ricezione. Basso = trasmetto: lo switch collega l'antenna al PA, il PA si accende e l'LNA si spegne. Alto = ricevo: tutto il contrario. La regola d'oro è una sola: **PC2 si cambia solo quando il Si4464 non sta trasmettendo**, e dopo aver aspettato almeno 10 µs. Se PC2 cambia mentre esce potenza, lo switch riceve più potenza di quanta ne sopporti e si può rompere.

6.1 Architettura TX e RX

6.1.1 Catena di trasmissione

Si4464 (IC204, uscita TX in classe E, match AN648) → attenuatore a π R245/R246/R247+R248 (≈10,8 dB) → PA QPA9510 (IC2) → rete d'uscita del PA → filtro passa-basso FL201 (LFCG-490+) → porta RF2 dello switch HMC349A (IC202) → porta comune RFC → MMCX J201 [SCH; LOG §41; REV-1104 §2.2].

6.1.2 Catena di ricezione

MMCX → RFC → porta RF1 dello switch → filtro passa-basso C209–L201–C210 → LNA TQP3M9036 (Q201) → match RX (AN643, 4 elementi) → ingressi differenziali RXp/RXn del Si4464 [SCH; LOG rev. 1.45, P11].

Nota – nota sullo schematico

Vicino al filtro RX lo schematico dice «435MHz filtro passa banda», ma il filtro è un passa-basso. Il satellite è solo UHF: la nota va ignorata [LOG rev. 1.45, P11].

6.1.3 Il comando unico PC2

PC2 (net `/MCU/UHF.EN_TX_ANT_SW`) pilota contemporaneamente tre cose [LOG §41; SCH]:

1. il pin CTRL dello switch HMC349A (EN dello switch è a GND);
2. il gate del P-MOS Q701 (FDN308P) tramite R703 0 Ω. Il source di Q701 è sul 3V3, il pull-up R702 100 kΩ tiene il gate alto. Il drain alimenta APC1/APC2 del PA tramite il partitore R242 33 Ω / R243 220 Ω, con C252 10 nF;
3. l'ingresso dell'invertitore U701 (74AUP2G14), la cui uscita `EN_RX_LNA` va al pin Shut Down dell'LNA tramite R202 0 Ω.




Figura 6.1. Il pin PC2 e i suoi tre carichi (schema semplificato dalla netlist). PC2 **basso**: Q701 conduce, il PA riceve tensione sull'APC, lo switch va sul ramo TX, l'invertitore spegne l'LNA. PC2 **alto** o non pilotato (R702 lo tira su): tutto il contrario, cioè ricezione.

Conseguenze. PC2 **basso** = switch su TX, APC alimentata (PA acceso), LNA spento. PC2 **alto** (o in alta impedenza, grazie a R702) = switch su RX, APC a zero, LNA acceso [REV-1104 §2.2].

I livelli logici sono compatibili: HMC349A V_{INH} 2 V min, TQP3M9036 spento da 2,5 V a VDD e acceso da 0 – 0,4 V [REV-1104 §2.2; DS-TQP3M9036 p. 2]. Il percorso dello switch segue la tabella di verità del datasheet: con EN = L, CTRL = H collega RF1 (RX), CTRL = L collega RF2 (TX) [DS-HMC349A p. 8, tab. 4].

6.2 Tabelle di verità

6.2.1 Stati della catena RF

Tabella 6.1. Stati della catena RF in funzione di PC2 e dello stato del Si4464.

Stato	PC2	Switch	Q701	APC	PA	LNA	Si4464
Reset / boot MCU	Hi-Z → H (R702)	RF1 (RX)	OFF	0 V	standby	acceso	controllato da IC205 (modo A)
OFF (radio spenta)	H	RF1 (RX)	OFF	0 V	standby	acceso	shutdown (SDN = H)
IDLE / READY	H	RF1 (RX)	OFF	0 V	standby	acceso	READY o SLEEP
RX	H	RF1 (RX)	OFF	0 V	standby	acceso	RX
TX armato	L	RF2 (TX)	ON	2,7 – 2,87 V	acceso, senza pilotaggio	spento	READY (**non** in TX)
TX	L	RF2 (TX)	ON	2,7 – 2,87 V	acceso	spento	TX

Stato	PC2	Switch	Q701	APC	PA	LNA	Si4464
VIETATO	commuta	–	–	–	–	–	in TX o appena uscito da TX

[SCH; LOG §41, F-02, F-14; REV-1104 §2.2; APC: LOG rev. 1.45]

Nota – come leggere la tabella 6.1

- **Stato**: la situazione della radio vista dal firmware. «TX armato» = PC2 è già basso ma il Si4464 non trasmette ancora: è il passaggio intermedio obbligato prima di trasmettere.
- **PC2**: H = alto, L = basso. «Hi-Z → H (R702)» = durante il reset il pin non è pilotato e la resistenza R702 lo porta alto: la scheda parte da sola in ricezione.
- **Switch**: porta collegata all'antenna. RF1 = ramo di ricezione, RF2 = ramo di trasmissione.
- **Q701**: il transistor che alimenta il PA. ON = conduce, OFF = aperto.
- **APC**: tensione sul pin di accensione del PA. 0 V = PA a riposo; 2,7 – 2,87 V = PA acceso.
- **PA**: «standby» = spento, consumo quasi nullo. «acceso, senza pilotaggio» = acceso ma senza segnale in ingresso: consuma la corrente di riposo (circa 200 mA) ma non trasmette.
- **LNA**: acceso o spento. Dipende solo da PC2.
- **Si4464**: stato interno della radio. READY = pronta, non trasmette e non riceve. SLEEP = basso consumo. TX = trasmette. RX = riceve. Shutdown = spenta dal pin SDN.
- **VIETATO** (riga rossa): cambiare PC2 mentre il Si4464 è in TX, o subito dopo, rompe lo switch (regola F-14). I trattini vogliono dire che lo stato degli altri blocchi non conta: la situazione è da evitare comunque.

Nota – consumi da ricordare

- L'LNA non si può spegnere da solo: con PC2 alto è sempre acceso, anche con la radio in shutdown. Assorbe circa 45 mA a 3,3 V [REV-1104 §2.2, DS-TQP3M9036 p. 7].
- Con PC2 basso il PA, anche senza segnale, assorbe la corrente di riposo: 208 mA tipici a 3,6 V [DS-QPA9510 p. 3]. Tenere PC2 basso solo per la durata della trasmissione.

6.2.2 Shutdown e reset del Si4464 (SDN, $\overline{\text{MR}}$)

Il pin SDN del Si4464 è alto = radio spenta [DS-Si4464 p. 46]. È pilotato dal supervisore IC205 (TPS3825-33, uscita RESET push-pull attiva alta) tramite R204 0 Ω. PC4 (net `RF_MR_N`) va all'ingresso $\overline{\text{MR}}$ di IC205, con pull-up R208 10 kΩ. In laboratorio si può escludere IC205 (modo B): si toglie R204 e si monta R205 0 Ω, che collega PC4 direttamente a SDN [LOG §46, R-19].

Tabella 6.2. Comando della radio con PC4 nei due modi di montaggio [LOG §46].

Condizione	PC4	SDN Si4464	Effetto
Modo A (di serie): R204 montata, R205 DNP			
3V3 sotto soglia	qualsiasi	H	radio spenta (soglia 2,88/2,93/3,00 V)
reset radio	L (almeno 1 µs)	H, poi per t_d dopo il rilascio	radio spenta, registri persi
normale	H o Hi-Z (R208)	L dopo t_d = 120 – 300 ms	radio attiva; D203 acceso
Modo B (ripiego): R204 rimossa, R205 = 0 Ω			

Condizione	PC4	SDN Si4464	Effetto
reset / boot MCU	Hi-Z (R208 → H)	H	radio spenta
radio spenta	H	H	radio spenta
radio attiva	L	L	radio attiva; D203 non indica più lo stato della radio

[tempi: DS-TPS3825 pp. 6–8; DS-Si4464 p. 21]

Nota – come leggere la tabella 6.2

- **Modo A** e **modo B** sono due modi di montare la scheda. Si passa da uno all'altro spostando una resistenza da 0 Ω (R204 o R205). Di serie è montato il modo A. DNP = resistenza non montata.
- **SDN Si4464**: H = radio spenta (perde la configurazione), L = radio accesa.
- t_d: ritardo del supervisore IC205. Dopo che PC4 torna alto, o dopo che il 3V3 torna sopra la soglia, IC205 aspetta t_d prima di accendere la radio. Può essere 120 ms come 300 ms: il firmware deve contare sul caso peggiore, 300 ms.
- **Soglia** 2,88/2,93/3,00 V: valori minimo / tipico / massimo. Se il 3V3 scende sotto questa tensione, IC205 spegne la radio da solo.
- **D203**: LED rosso. Nel modo A è acceso quando la radio è accesa.

Regola – F-05: reset del Si4464

- Il firmware deve sapere com'è montata la scheda: costante di compilazione `MODO_A` / `MODO_B` [LOG F-05].
- **Modo A**: PC4 basso = reset. Dopo il rilascio di PC4 (o all'accensione) aspettare il ritardo del supervisore, poi il POR del Si4464, poi controllare CTS prima di mandare POWER_UP.
- **Modo B**: tenere SDN (= PC4) alto almeno 10 µs [DS-Si4464 p. 21], poi PC4 basso, attendere il POR, controllare CTS.

Da verificare – ritardo del supervisore

La nota F-05 e la nota sullo schematico indicano 200 ms. È il valore tipico: il datasheet dà t_d = 120 ms min, 200 ms tip., 300 ms max [DS-TPS3825 p. 8]. Il firmware deve aspettare almeno 300 ms, oppure fare polling di CTS con un timeout di almeno 300 ms più il POR. Il tempo esatto del POR del Si4464 dopo SDN basso non è stato trovato nel datasheet (riferimento indicativo: shutdown→TX/RX 15 ms [DS-Si4464 p. 20]): **da verificare** su AN625/API.

6.3 Sequenze di commutazione

6.3.1 Tempi dei componenti

Grandezza	Valore	Fonte
Commutazione dello switch HMC349A (t_{ON}, t_{OFF})	160 ns	[DS-HMC349A p. 3]
Accensione/spegnimento del PA da APC	175 ns **da verificare**	[DS-QPA9510 p. 3]; la revisione del 04/11 riporta 1,7 µs [REV-1104 P04]

Salita dell'APC (Q701 ON)	$\tau = C_{252}\,(R_{242} \parallel R_{243}) = 10\,\text{nF} \times 28{,}7\,\Omega = 0{,}29\,\mu\text{s}$	calcolo
Discesa dell'APC (Q701 OFF)	$\tau \leq C_{252}R_{243} = 2{,}2\,\mu\text{s}$; sotto 0,5 V («OFF») dopo $\tau \ln(2{,}87/0{,}5) = 3{,}8\,\mu\text{s}$	calcolo; soglia OFF [DS-QPA9510 p. 3]
LNA: accensione / spegnimento	1 µs / 0,5 µs	[DS-TQP3M9036 p. 2]
Invertitore U701	$t_{\text{pd}} \leq 4{,}3\,\text{ns}$	[DS-SN74AUP2G14 p. 1]

Nella tabella: t_{ON} e t_{OFF} sono i tempi di accensione e spegnimento; τ è la costante di tempo di un circuito RC (dopo τ la tensione ha fatto il 63 % della variazione, dopo 3τ il 95 %); $R_{242} \parallel R_{243}$ è il parallelo delle due resistenze; t_{pd} è il ritardo di propagazione della porta logica. «Calcolo» vuol dire che il valore è ricavato dai componenti e non preso da un datasheet.

L'APC si scarica più lentamente di quanto lo switch commuti: se PC2 sale mentre il PA è ancora pilotato, per alcuni microsecondi il PA spinge circa 31 dBm su una porta ormai terminata, oltre il massimo assoluto di 26,5 dBm [LOG P-02].

6.3.2 Sequenza RX→TX

1. Verificare che il Si4464 **non** sia in TX (stato READY o RX). Se è in RX, portarlo in READY con `CHANGE_STATE`.
2. Verificare che PA_PWR_LVL sia al valore F-01 (paragrafo 6.4).
3. Portare PC2 **basso**.
4. Attendere **almeno 10 µs**: switch, APC e LNA si assestano [REV-1104 P04; LOG F-02].
5. Inviare `START_TX`. Il Si4464 fa la sua rampa di potenza interna.
6. Attendere la fine del pacchetto (interrupt PACKET_SENT su nIRQ). Impostare lo stato finale del TX a READY.

6.3.3 Sequenza TX→RX

1. Attendere la fine del pacchetto (o forzare l'uscita da TX con `CHANGE_STATE` a READY).
2. Controllare che il Si4464 sia davvero fuori da TX (stato del chip o registro Fast Response).
3. Attendere **almeno 10 µs** [LOG F-14].
4. Solo ora portare PC2 **alto**.
5. Attendere che l'LNA si accenda (1 µs) e l'APC si scarichi (3,8 µs); per uniformità usare ancora 10 µs.
6. `START_RX`.
7. Controllare che il Si4464 risponda ancora (F-10, paragrafo 6.7).

Attenzione – F-14: mai commutare PC2 durante la trasmissione

Prima si ferma la trasmissione (Si4464 fuori da TX), si attendono almeno 10 µs, solo dopo si commuta PC2 verso RX. **Mai commutare PC2 durante la trasmissione o subito dopo** [LOG F-14]. Senza questa regola il commutatore può superare il massimo assoluto di 26,5 dBm sulla porta terminata a

ogni commutazione [LOG P-02; DS-HMC349A p. 4]. Il limite in hot switching è 30 dBm.

Da verificare – testo della nota F-14

La nota F-14 chiede di avere «PA spento/APC a zero» prima di commutare PC2. Con l'hardware attuale l'APC è comandata proprio da PC2: non si può azzerare l'APC prima di commutare PC2. L'unica cosa che il firmware può fare prima è togliere il pilotaggio al PA, cioè portare il Si4464 fuori da TX. Questo manuale interpreta F-14 in questo modo; l'interpretazione va confermata dal team.

6.3.4 Diagrammi temporali




Figura 6.2. Passaggio da ricezione a trasmissione (non in scala). Ogni riga è un segnale e il tempo scorre da sinistra a destra. Le linee tratteggiate segnano gli eventi scritti in alto: PC2↓ = il firmware porta PC2 basso; START_TX = comando di trasmissione; PACKET_SENT = interrupt di fine pacchetto. Le zone grigie sono i tempi di assestamento (switch 160 ns, APC 0,29 µs, spegnimento LNA 0,5 µs).





Figura 6.3. Passaggio da trasmissione a ricezione (non in scala). Si legge come la figura 6.2. PC2↑ = il firmware porta PC2 alto, START_RX = comando di ricezione. La freccia rossa è l'attesa obbligatoria della regola F-14: PC2 sale solo quando il Si4464 ha smesso di trasmettere. Lo spegnimento lento dell'APC (fino a 2,2 µs) non è un problema perché il PA non riceve più segnale.

6.3.5 Macchina a stati consigliata



Ogni riquadro è uno stato del firmware; sotto il nome c'è il livello di PC2 e lo stato del Si4464 in quello stato. Le frecce sono i passaggi possibili e sopra ciascuna c'è cosa deve fare il firmware per passare. Il riquadro rosso (TX) è l'unico in cui esce potenza. PC2 cambia solo nei passaggi READY↔TX ARMATO e FINE TX→READY, mai mentre si è in TX.

6.4 Limiti di potenza

6.4.1 Tabella dei limiti

Tabella 6.4. Limiti di potenza e tensione della catena TX/RX.

Punto	Limite	Valore atteso	Fonte e note
Uscita del Si4464 (PA_PWR_LVL)	**mai +20 dBm**	circa 0 dBm, da tarare (M-01)	[LOG F-01; REV-1104 §2.2]
Attenuatore Si4464→PA	–	10,76 dB	[REV-1104 §2.2, calcolo del revisore]
Ingresso del PA	13 dBm abs. max	−10,8 dBm; 9,2 dBm con Si4464 a +20 dBm	[DS-QPA9510 p. 2; REV-1104 §2.2]
Guadagno / compressione del PA	–	≈42,5 dB, P1dB ≈32 dBm a 430 MHz (a 3,6 V; a 3,3 V un po' meno)	[EVB Qorvo pp. 6–7; REV-1104 §4]
Tensione APC	3,0 V abs. max	2,87 V a vuoto (3V3 = 3,3 V); 2,96 V max (3V3 = 3,405 V); 2,7 – 2,8 V sotto carico	[DS-QPA9510 p. 2; LOG rev. 1.45, P09]
Filtro FL201	2 W fino a circa 83 °C (3,5 W a 25 °C)	perdita 1,15 dB	[REV-1104 §2.2]
Switch, percorso passante	33,5 dBm (VDD 5 V, 85 °C)	30,3 – 30,7 dBm; 32,5 dBm con Si4464 a +20 dBm	[DS-HMC349A p. 4; LOG 1.29-01, P-03]
Switch, hot switching	30 dBm (85 °C)	**0**: PC2 si commuta senza RF	[DS-HMC349A p. 4; LOG F-02]
Switch, porta terminata	26,5 dBm (85 °C)	**0**: vedi F-14	[DS-HMC349A p. 4; LOG P-02]
Uscita d'antenna (MMCX)	$\leq$ **31 dBm**	29 – 30 dBm	[LOG F-01, M-06]


Punto	Limite	Valore atteso	Fonte e note
LNA in TX (perdita dello switch)	22 dBm	≈−14,5 dBm	[DS-TQP3M9036 p. 2; REV-1104 §2.2]
Ingresso RX del Si4464	10 dBm abs. max	dipende dal segnale in antenna	[DS-Si4464 p. 13]

Nota – come leggere la tabella 6.4

- **Punto**: il punto della catena in cui si guarda la potenza o la tensione, nell'ordine in cui la attraversa il segnale.
- **Limite**: il valore da non superare. «abs. max» = massimo assoluto, oltre il quale il componente si può rompere. Le temperature tra parentesi sono le condizioni in cui il datasheet garantisce il limite.
- **Valore atteso**: quanto ci si aspetta di avere con il firmware corretto. Il secondo valore, «con Si4464 a +20 dBm», è il caso vietato da F-01: serve a mostrare quanto poco margine resterebbe.
- **Hot switching**: potenza ammessa sullo switch *mentre* commuta. **Porta terminata**: potenza ammessa sulla porta che in quel momento non è collegata all'antenna.
- **P1dB**: potenza d'uscita alla quale il PA comincia a saturare. Oltre questo punto alzare l'ingresso non fa crescere l'uscita, ma aumenta le armoniche.
- Unità: dBm = potenza riferita a 1 mW (30 dBm = 1 W); dB = rapporto tra due potenze (guadagno o perdita).

Calcolo della tensione APC a vuoto: $V_{\mathrm{APC}} = V_{3\mathrm{V3}} \cdot R_{243}/(R_{242}+R_{243}) = 3{,}3 \cdot 220/253 = 2{,}870\,\mathrm{V}$; con $V_{3\mathrm{V3}} = 3{,}405\,\mathrm{V}$ si ottiene 2,961 V. La resistenza di Thevenin è 28,7 Ω: con la corrente APC di 4,6 mA [DS-QPA9510 p. 3] la tensione scende di circa 0,13 V. Il firmware non può regolare l'APC: è fissa. La potenza si regola solo con PA_PWR_LVL.

6.4.2 Diagramma dei livelli



Stime ricavate dai valori della tabella 6.4: obiettivo costruito a ritroso da 29,5 dBm all'MMCX (M-06) con 0,8 dB di perdita dello switch [REV-1104 §4] e 1,15 dB di FL201; caso a +20 dBm da 32,5 dBm al commutatore [LOG 1.29-01]. In saturazione la potenza d'uscita resta vicina alla Psat qualunque sia il pilotaggio [LOG R-04].

Regola – F-01: limite rigido di potenza

- PA_PWR_LVL del Si4464 è una **costante** tarata sul prototipo con la misura M-01, per avere $\leq$ **31 dBm** all'uscita d'antenna. Non deve essere modificabile da telecomando; al massimo il firmware satura il valore richiesto [LOG F-01].
- Il Si4464 non deve mai trasmettere a +20 dBm.
- Scrivere PA_PWR_LVL dopo ogni POWER_UP e dopo ogni caricamento della configurazione WDS, prima del primo START_TX. Secondo la documentazione API il valore di default è `0x7F`, cioè il massimo dei 128 passi: **da verificare** sulla API della revisione B1.
- Se M-05 (armoniche) non passa, ridurre la potenza di 2 – 3 dB [LOG M-05].

Regola – F-03: durata della trasmissione

Preferire trasmissioni a impulsi o con duty cycle limitato. L242 e FL201 scaldano in trasmissione continua alla massima potenza. Se serve un TX continuo, ridurre il valore F-01 [LOG F-03]. La temperatura del PA si legge su PB1.

Attenzione – carico in uscita

Non trasmettere mai senza antenna o senza un carico da 50 Ω adatto alla potenza sull'MMCX. Il datasheet del Si4464 avverte che il PA si può danneggiare se acceso senza carico [DS-Si4464 p. 13]; il QPA9510 garantisce l'assenza di danni fino a VSWR 10:1 solo nelle condizioni di prova del datasheet [DS-QPA9510 p. 3].

6.5 TCXO e configurazione base del Si4464

6.5.1 Clock di riferimento

- TCXO Y201 ECS-TXO-20CSMV4-320-AY: 32,000 MHz, onda sinusoidale troncata, stabilità codice A = ±0,5 ppm, temperatura codice Y = −30 – 85 °C [DS-ECS pp. 1–2].
- Accoppiato in AC a XIN tramite C204 10 nF e R201 33 Ω; XOUT è flottante; test point TP701 su XIN [SCH]. Il Si4464 consiglia 0,6 – 1,4 V picco-picco in AC, massimo 1,8 V [DS-Si4464 p. 38].
- Errore di frequenza dovuto alla stabilità: $435 \cdot 10^6 \times 0{,}5 \cdot 10^{-6} = \pm 217{,}5$ Hz (calcolo). La tolleranza iniziale a 25 °C va letta sul datasheet ECS: **da verificare**.

Da verificare – campo di temperatura del TCXO

La versione `-AY` è specificata da −30 °C; per −40 °C servirebbe la `-AN` [REV-1104 P07; LOG R-07]. Sotto −30 °C la frequenza non è garantita.

6.5.2 Configurazione

Regola – F-04: clock del Si4464

POWER_UP con l'opzione TCXO (TCXO a 32 MHz su XIN, XOUT flottante) e banco di capacità del quarzo GLOBAL_XO_TUNE = 0 [LOG F-04; DS-Si4464 p. 38].

Tabella 6.5. Parametri e comandi principali. I codici vengono dalla documentazione API Silicon Labs consultata in rete (revisione C2A); per la Si4464-B1B vanno confermati con WDS: **da verificare**.

Elemento	Valore	Note
Frequenza portante	435 MHz	banda Si4464 353 – 479 MHz [DS-Si4464 p. 9]
`POWER_UP`	comando `0x02`	BOOT_OPTIONS: modo PRO; XTAL_OPTIONS: bit TCXO = 1
XO_FREQ	32 000 000 = `0x01E84800`	4 byte, MSB per primo (conversione decimale/esadecimale: calcolo)
`GLOBAL_XO_TUNE`	0 (gruppo `0x00`, indice `0x00`)	default `0x40`: va scritto a 0 (F-04)
`PA_PWR_LVL`	gruppo `0x22`, indice `0x01`	128 passi [DS-Si4464 p. 35]; valore = costante F-01
`PART_INFO`	comando `0x01`	risposta PART = `0x4464` attesa
`GET_INT_STATUS`	comando `0x20`	nella ISR di nIRQ
`START_TX` / `START_RX`	`0x31` / `0x32`	stato finale configurabile (READY)
`CHANGE_STATE`	`0x34`	per forzare READY
`READ_CMD_BUFF`	`0x44`	CTS = `0xFF` [DS-Si4464 p. 17]

Nella tabella, «comando» è il primo byte che si manda via SPI al Si4464. Le «proprietà» (XO_FREQ, GLOBAL_XO_TUNE, PA_PWR_LVL) sono impostazioni interne: si scrivono con il comando `SET_PROPERTY`, indicando il gruppo e l'indice della proprietà. CTS = il Si4464 è pronto a ricevere un nuovo comando.

6.5.3 Procedura di inizializzazione della radio

1. PC2 alto (RX, PA spento) e NSEL (PA8) alto.
2. Modo A: PC4 alto; attendere almeno 300 ms (t_d max). Modo B: PC4 alto per almeno 10 µs, poi basso.
3. Polling di CTS (`0xFF`) con timeout.
4. `POWER_UP` con opzione TCXO e XO_FREQ = 32 MHz; attendere CTS.
5. `PART_INFO`: controllare che il chip sia un Si4464. In caso contrario segnalare l'errore in telemetria e non trasmettere.
6. Caricare la configurazione generata da WDS (`radio_config.h`: Si4464, TCXO 32 MHz, 435 MHz, modulazione e data rate della missione, PA a +20 dBm classe E come da match AN648 [SCH nota UHF]).
7. Scrivere GLOBAL_XO_TUNE = 0 e PA_PWR_LVL = costante F-01 (sovrascrivono i valori di WDS).
8. Configurare nIRQ (interrupt PACKET_SENT, PACKET_RX, errori CRC) e passare in RX o READY.

6.6 Protezione della ricezione

Il massimo assoluto all'ingresso RX del Si4464 è 10 dBm [DS-Si4464 p. 13]. Davanti c'è un LNA da circa 21 dB [REV-1104 §4]. Il segnale massimo ammesso all'MMCX è quindi circa $10 - 21 + 0{,}8 + 0{,}17 \approx -10\,\text{dBm}$ (calcolo: guadagno LNA, perdite di switch e filtro RX [REV-1104 §4, P11]).

Attenzione – al banco

- Non collegare mai un generatore o un altro trasmettitore direttamente all'MMCX senza attenuatori. Tenere il segnale all'MMCX sotto −20 dBm (10 dB di margine sul calcolo sopra).

- Prova tra due schede SYMPHONY: con 30 dBm in uscita servono almeno 50 dB di attenuazione ($30 - 50 = -20\,\mathrm{dBm}$; calcolo).
- La revisione indica che l'abs max si supera già con segnali in antenna oltre circa −5 dBm [REV-1104 §2.2].

6.7 Supervisore e verifica dopo la trasmissione

In TX il PA assorbe circa 1,7 A dal 3V3. Se il rail scende sotto la soglia di IC205 (2,88 V min, 3,00 V max), il supervisore spegne il Si4464 per circa t_d e la trasmissione si interrompe [LOG §46]. Il danno non c'è, ma il Si4464 perde la configurazione.

Regola – F-10: controllo dopo ogni TX

Dopo ogni trasmissione controllare che il Si4464 risponda ancora (CTS, PART_INFO o stato del chip). Se è stato resettato: reinizializzarlo (procedura del paragrafo 6.5), contare l'evento e segnalarlo in telemetria [LOG F-10]. Utile anche registrare VDDA (VREFINT) subito dopo la TX.

6.8 Collaudo RF

Il firmware di collaudo deve permettere di: trasmettere a PA_PWR_LVL fisso e noto, ripetere la trasmissione a impulsi o in continuo per un tempo limitato, ricevere in continuo, leggere temperature e VDDA dalla console.

Tabella 6.6. Misure di collaudo collegate al firmware [LOG M-01…M-06].

ID	Misura	Criterio	Cosa serve dal firmware
M-01	Pout all'uscita d'antenna su 50 Ω (attenuatore di potenza), a temperatura ambiente e se possibile a caldo, con il Si4464 al valore F-01 e al massimo	$\leq$ 31 dBm con il valore F-01; altrimenti ridurre la VAPC con R242/R243	build di collaudo con PA_PWR_LVL impostabile da console; fissa il valore definitivo di F-01
M-02	Adattamento d'uscita del PA (S22 o potenza in banda 430 – 440 MHz)	–	TX a frequenza programmabile
M-03	3V3 al pin 5 di IC205 durante una TX a piena potenza (valore F-01)	minimo $\geq$ 3,05 V; altrimenti modo B e aggiornamento di F-05	TX ripetuta; costante `MODO_A/B`
M-04	NRST con R413 DNP e firmware bloccato	impulso basso 140 – 280 ms ogni 1,12 – 2,24 s; con R413 montata nessun reset	comando che blocca il refresh di WDI
M-05	Armoniche H2 e H3 al connettore d'antenna, TX alla potenza massima	entro la specifica di missione; altrimenti −2 – −3 dB via firmware	TX continua limitata nel tempo
M-06	Potenza all'MMCX e corrente del PA a pilotaggio fisso	attesa 29 – 30 dBm; se più bassa, accordare C260/C262 e ripetere M-05	PA_PWR_LVL fisso

Nella tabella: **ID** = codice della misura nel log; **Criterio** = quando la misura è superata e cosa fare se non lo è; **Cosa serve dal firmware** = la funzione che il firmware di collaudo deve offrire per poter fare la misura. Pout = potenza d'uscita. S22 = adattamento d'uscita del PA, misurato con un analizzatore di reti.

VAPC = tensione sull'APC. H2 e H3 = seconda e terza armonica (870 MHz e 1305 MHz). DNP = resistenza non montata.

Nota – set-up consigliato

MMCX → attenuatore di potenza da 50 Ω dimensionato per almeno 2 W continui → misuratore di potenza o analizzatore di spettro. Sonde dell'oscilloscopio: TP702 (PC2), TP703 (EN_RX_LNA), TP701 (XIN del Si4464) per verificare le sequenze dei paragrafi 6.3. Le misure M-01, M-03 e M-06 vanno ripetute con il firmware definitivo.

7

Supervisione e affidabilità

7.1 Watchdog esterno STWD100 (U403)

7.1.1 Collegamenti

Pin U403	Collegato a	Note
1 $\overline{\text{WDO}}$	NRST dell'MCU	Open-drain, attivo basso; pull-up R2 10 kΩ
3 $\overline{\text{EN}}$	R413 0 Ω **DNP** verso 3V3	Pull-down interno: EN flottante = watchdog **attivo**
4 WDI	PC6 (`/MCU/WDT_WDI`)	Refresh dal firmware
5 VCC	3V3 (C425 100 nF)	

[LOG rev. 1.41; SCH]

Nella tabella: la barra sopra il nome ($\overline{\text{WDO}}$, $\overline{\text{EN}}$) vuol dire «attivo basso». $\overline{\text{EN}}$ basso = watchdog acceso. Open-drain = l'uscita può solo tirare NRST verso massa; il livello alto lo dà R2. DNP = resistenza non montata: senza R413 il pin EN resta basso grazie al pull-down interno del chip, quindi il watchdog è acceso.

In parole semplici

Il watchdog è un timer esterno di circa 1,6 s. Ogni volta che il firmware cambia il livello di PC6, il timer riparte da zero. Se il firmware si blocca e PC6 non cambia più, il timer arriva in fondo e resetta l'MCU. In volo è sempre acceso; al banco si spegne montando R413.

7.1.2 Tempi (versione NY)

I valori sono quelli della versione montata (codice STWD100NYWY3F). t_{WD} = tempo massimo senza impulsi prima del reset; t_{PW} = durata dell'impulso di reset su NRST. Il firmware deve rispettare il valore **minimo** di t_{WD} (1,12 s).

Parametro	min	tip	max	Fonte
Timeout t_{WD}	1,12 s	1,6 s	2,24 s	[LOG rev. 1.41 (DS Rev 10, tab. 4)]
Impulso di reset t_{PW}	140 ms	210 ms	280 ms	idem
Pull-down interno su EN	32 kΩ	63 kΩ	100 kΩ	idem
Impulso minimo su WDI ed EN	1 µs			idem; glitch <100 ns ignorati

Nella versione Y il timer si azzera sia sul fronte di salita sia su quello di discesa di WDI [DS-STWD100 Rev 8 p. 14 (pagina stampata 11)].

Regola – F-11, F-12, F-13: watchdog

- **F-11**: commutare PC6 almeno ogni circa 1 s, anche durante le operazioni lunghe (t_{WD} min 1,12 s). Il fronte va generato **dal software nel ciclo principale**, dopo aver verificato che il sistema funziona. Mai con un timer in PWM o con un interrupt a tempo autonomo: il timer continuerebbe a girare con la CPU bloccata [LOG F-11, rev. 1.42].
- **F-12**: primo fronte entro 1,12 s dall'accensione, prima delle inizializzazioni lente (per esempio l'attesa di 300 ms del Si4464) [LOG F-12].
- **F-13**: all'avvio leggere `RCC_CSR` per la causa del reset (pin NRST = watchdog esterno o debugger) e riportarla in telemetria [LOG F-13].

Nota – schema di refresh consigliato

Un approccio robusto è il «watchdog a richiesta»: ogni task critico alza un suo flag; il ciclo principale commuta PC6 solo se tutti i flag sono alzati, poi li azzera. Un periodo di commutazione di qualche centinaio di millisecondi lascia margine rispetto a 1,12 s. Nelle attese lunghe (scritture, sequenze di avvio) inserire refresh espliciti.

Attenzione – R413 e configurazione di volo

R413 non montata = watchdog sempre attivo (volo). R413 0 Ω montata = EN alto, watchdog spento (debug SWD, bootloader UART) [SCH nota MCU; LOG rev. 1.42]. Un GPIO su EN è stato scartato di proposito: un firmware fuori controllo non deve poter disattivare il proprio watchdog. R413 non ha il flag «Exclude from BOM»: il controllo della BOM prima dell'ordine è procedurale [LOG P-06].

Dopo un reset dell'MCU PC6 è in alta impedenza. Se il firmware non riparte entro 1,12 s, il watchdog resetta di nuovo: è il comportamento voluto [LOG rev. 1.41].

7.2 Supervisore TPS3825 (IC205) e RF_MR_N

- Soglia sul 3V3: 2,88/2,93/3,00 V (min/tip/max) [LOG §46].
- Ritardo dopo il rilascio: t_d = 120/200/300 ms [DS-TPS3825 p. 8].
- $\overline{\text{MR}}$: impulso minimo 1 µs [DS-TPS3825 p. 8]; soglie 0,3 V_{DD} e 0,7 V_{DD}; pull-up interno 90 kΩ [DS-TPS3825 pp. 5, 7] più R208 10 kΩ esterno.
- Uscita RESET (attiva alta) → R204 → SDN del Si4464. Uscita $\overline{\text{RESET}}$ → R209 1,5 kΩ → LED D203 [SCH].
- Uso da firmware e modi A/B: paragrafo 6.2.2. Misura M-03: paragrafo 6.8.

7.3 RTC DS3231M (U404)

7.3.1 Collegamenti

I2C2 (PB10/PB11, pull-up 10 kΩ), indirizzo `0x68`. $\overline{\text{RST}}$ su PB9. INT/SQW ha solo il pull-up R411 e non arriva all'MCU; l'uscita 32 kHz è scollegata (R410 rimossa) [SCH; LOG rev. 1.45, P03]. Alimentazione di backup da 10 supercondensatori CPH3225A (110 mF) caricati dal 3V3 tramite BAT54WS e 1 kΩ: il requisito è tenere l'ora per pochi secondi; l'autonomia stimata è di circa 7 h [LOG R-06, R-24].

7.3.2 Registri da impostare all'avvio

Tabella 7.3. Registri di controllo del DS3231M [DS-DS3231M pp. 11, 13, 15].

Registro	Bit	Valore al POR	Impostazione consigliata
`0Eh` Control	EOSC (7), BBSQW (6), CONV (5), INTCN (2), A2IE (1), A1IE (0)	EOSC = 0, BBSQW = 0, INTCN = 1, A1IE = A2IE = 0	Lasciare EOSC = 0 (oscillatore attivo anche in batteria), BBSQW = 0, INTCN = 1, allarmi disabilitati: INT/SQW non è collegato.
`0Fh` Status	OSF (7), EN32KHZ (3), BSY (2), A2F (1), A1F (0)	OSF = 1, EN32KHZ = 1	**EN32KHZ = 0** (F-16). OSF: leggerlo, poi azzerarlo dopo aver scritto un'ora valida. Azzerare A1F e A2F.
`10h` Aging	SIGN + DATA	0	Lasciare 0 (non serve per la precisione dichiarata) [DS-DS3231M p. 15].
`00h–06h`	ora e data (BCD)	non definiti al primo POR	Scrivere l'ora (da terra o dal dock) quando OSF = 1.

Nella tabella: **Registro** = indirizzo del registro (h = esadecimale); **Bit** = nome del bit e, tra parentesi, la sua posizione (7 = bit più significativo); **Valore al POR** = come si trova il registro la prima volta che il chip viene alimentato. EOSC = spegne l'oscillatore; BBSQW = onda quadra anche in batteria; CONV = forza una misura di temperatura; INTCN = il pin INT/SQW fa da interrupt invece che da onda quadra; A1IE/A2IE = abilitano gli allarmi 1 e 2; OSF = l'oscillatore si è fermato, quindi l'ora non è affidabile; EN32KHZ = abilita l'uscita a 32 kHz; BSY = misura di temperatura in corso; A1F/A2F = allarmi scattati. BCD = ogni cifra decimale in 4 bit (per esempio 59 = `0x59`).

Regola – F-09 e F-16: DS3231M

All'avvio scrivere EN32KHZ = 0 (registro `0Fh`, bit 3): il pin 32 kHz non è usato e l'uscita abilitata consuma la carica di backup (circa 0,85 µA contro 0,75 µA a 3 V) [LOG F-16]. Dopo un'interruzione lunga controllare il flag OSF e risincronizzare l'ora [LOG F-09].

Nota – F-09 e F-16

F-09 (rev. 1.29) e F-16 (rev. 1.45) contengono la stessa regola su EN32KHZ. F-09 aggiunge il controllo di OSF.

7.3.3 Pin RST (PB9)

$\overline{\text{RST}}$ è un'uscita open-drain con pull-up interno da 50 kΩ e anche un ingresso per pulsante con antirimbalzo [DS-DS3231M p. 7]. Va basso quando VCC scende sotto V_{PF} e resta basso per t_{REC} (250 ms tip., 300 ms max) dopo il ritorno di VCC [DS-DS3231M pp. 3, 10]. Lo stato di RST non influisce su I2C e RTC [DS-DS3231M p. 4].

- Configurare PB9 come **ingresso senza pull**. Si può usare come indicatore di power-fail.
- Non configurare PB9 come uscita push-pull: entrerebbe in conflitto con l'uscita del DS3231M. Portare RST basso da firmware avvia un ciclo di reset del DS3231M [DS-DS3231M p. 10]: non serve.

7.4 FRAM FM25V10 (U401)

- 1 Mbit (131 072 byte), 10^{14} cicli di lettura/scrittura, scrittura senza attesa [DS-FM25V10 p. 1].

- La FRAM all'accensione ha la scrittura disabilitata: WREN prima di ogni WRITE/WRSR [DS-FM25V10 p. 6].
- Controllare RDID all'avvio (`7F 7F 7F 7F 7F 7F C2 24 00`) come test di presenza del bus SPI2 [DS-FM25V10 p. 11].
- /WP è fisso alto: la protezione hardware dello status register non c'è. Usare i bit BP1/BP0 se serve proteggere zone della memoria [DS-FM25V10 p. 7].
- Consiglio di progetto firmware: proteggere i dati critici (offset di calibrazione F-08, contatori di reset F-10/F-13, configurazione) con CRC e doppia copia.

8

LED e debug

8.1 LED dell'Engineering Model

Nessun LED è collegato a un GPIO dell'MCU [SCH]. I due LED danno un riscontro visivo indipendente dal firmware.

LED	Pilotato da	Acceso quando	Note
D203 (rosso)	$\overline{\text{RESET}}$ di IC205, tramite R209 1,5 kΩ	il Si4464 è fuori reset (SDN basso, modo A)	0,93 mA continui. Spento durante il reset della radio o con il 3V3 sotto soglia. Nel modo B non indica più lo stato della radio [LOG rev. 1.45, P14; §46].
D9 (verde)	3V3 tramite R49 10 kΩ e JP1	3V3 presente **e** JP1 chiuso	JP1 aperto di serie. Luce molto debole (circa 0,09 mA), voluto: serve solo per il debug iniziale [LOG S-13].

Nota – come usare D203 al banco

D203 è il modo più rapido per vedere un reset della radio durante la trasmissione (calo del 3V3, misura M-03): se si spegne per circa 200 ms durante una TX, IC205 è intervenuto. In parallelo il firmware deve rilevare l'evento con F-10.

8.2 Flight Model

Regola – LED sul Flight Model

Sul Flight Model i LED di debug non si montano: D203 e R209 (e D9) vanno esclusi dalla BOM di volo [LOG rev. 1.45, P14]. Il firmware non deve dipendere dai LED. Ogni informazione utile che oggi si legge dai LED va anche in telemetria (stato della radio, reset, eventi F-10).

Altre differenze tra configurazione di sviluppo e di volo:

Elemento	Sviluppo (banco)	Volo
R413 (EN watchdog)	montata: watchdog spento	**non montata**: watchdog attivo
R205 / R204	modo A di serie; modo B solo se M-03 fallisce	secondo l'esito di M-03 (costante `MODO_A/B`)
LED D203, D9	montati	non montati
JP201, JP6	secondo il banco	secondo l'architettura del bus del satellite
Firmware	build di collaudo con comandi di test	build di volo: PA_PWR_LVL fisso (F-01), nessun comando di test RF

8.3 Strumenti di debug

- **SWD** su J1 (TC2030): SWDIO, SWCLK, NRST, SWO, 3V3 e GND. Serve R413 montata per lavorare con i breakpoint.
- **Console** su USART1 tramite CH340E e USB-C. La scheda deve avere il 3V3 (EN_DOCK).
- **Bootloader di sistema**: TP1 (BOOT0) alto al reset, STM32CubeProgrammer in UART [LOG F-07].
- **Test point**: TP701 (XIN Si4464, clock del TCXO), TP702 (PC2), TP703 (EN_RX_LNA), TP1 (BOOT0) [SCH].

9

Note firmware e checklist

9.1 Elenco consolidato F-01…F-16

Le note F-xx sono le richieste che il progetto hardware fa al firmware, raccolte nel log. Colonne della tabella: **ID** = codice della nota; **Regola** = che cosa deve fare il firmware; **Motivo** = che cosa succede all'hardware se non lo fa; **Fonte** = dove si trova la nota nel log; **Priorità** = gravità delle conseguenze.

Priorità: **Critica** = rischio di danno all'hardware o di perdita del satellite; **Alta** = malfunzionamento sicuro se non rispettata; **Media** = qualità, consumi, diagnostica.

Tabella 9.1. Note per il firmwarista dal log hardware.

ID	Regola	Motivo	Fonte	Priorità
F-01	PA_PWR_LVL del Si4464 è una costante tarata con M-01 per avere $\leq$31 dBm all'antenna; non modificabile da telecomando; mai +20 dBm.	Con il Si4464 al massimo il PA satura e lo switch riceve $\approx$32,5 dBm contro 33,5 dBm abs. max.	LOG R-04, rev. 1.29	Critica
F-02	Entrata in TX: Si4464 non in TX $\rightarrow$ PC2 = L $\rightarrow$ attesa $\rightarrow$ START_TX. Uscita: Si4464 fuori da TX $\rightarrow$ solo dopo PC2 = H. Mai cambiare PC2 mentre il Si4464 trasmette.	Hot switching dell'HMC349A, limite 30 dBm.	LOG R-04, rev. 1.29	Critica
F-03	Trasmissioni a impulsi o con duty cycle limitato; se serve TX continuo ridurre F-01.	L242 e FL201 scaldano in TX continuo.	LOG rev. 1.25, R-04	Alta
F-04	POWER_UP con opzione TCXO (32 MHz su XIN) e GLOBAL_XO_TUNE = 0.	Clock esterno: il banco di capacità va azzerato.	LOG §2; DS-Si4464 p. 38	Alta
F-05	Costante MODO_A / MODO_B. Modo A: PC4 L = reset; dopo il rilascio attendere il ritardo di IC205 (fino a 300 ms) e il POR, poi CTS. Modo B: logica invertita, SDN alto $\geq$10 µs.	Supervisore IC205 escludibile (R204/R205).	LOG R-19, rev. 1.34	Alta
F-06	HSE_VALUE = 24000000.	Quarzo Y1 da 24 MHz: altrimenti UART, CAN e timer sbagliati.	LOG S-04, rev. 1.15	Alta
F-07	Console su USART1 PA9/PA10 (AF7) verso il CH340E, non UART4. Bootloader: BOOT0 (TP1) alto al reset, STM32CubeProgrammer in UART.	Collegamento hardware della console.	LOG rev. 1.8	Media
F-08	ADC1 canale 16 (PB1, PA) e canale 2 (PC1, buck), misura raziometrica su VDDA; calibrazione a un punto per canale.	Offset del TLV9051 $\approx\pm$0,9 °C.	LOG S-06, R-18	Media
F-09	All'avvio EN32KHZ = 0 (`0Fh` bit 3); dopo un'interruzione lunga controllare OSF e risincronizzare l'ora.	Uscita 32 kHz non usata; ora non valida dopo lo stop dell'oscillatore.	LOG S-09, rev. 1.20	Media

continua nella pagina seguente

ID	Regola	Motivo	Fonte	Priorità
F-10	Dopo ogni TX controllare che il Si4464 risponda (CTS, PART_INFO, stato); se resettato reinizializzare, contare, segnalare in telemetria.	Possibile reset da calo del 3V3 in TX (IC205).	LOG R-19, rev. 1.34	Alta
F-11	Commutare PC6 (WDI) almeno ogni ≈1 s, dal ciclo principale; mai con timer/PWM o interrupt autonomo.	t_{WD} min 1,12 s; un timer girerebbe anche con la CPU bloccata.	LOG rev. 1.41–1.42	Critica
F-12	Primo impulso su WDI entro 1,12 s dall'accensione, prima delle inizializzazioni lente.	Altrimenti reset ciclico all'avvio.	LOG rev. 1.41	Critica
F-13	All'avvio leggere RCC_CSR (causa del reset) e riportarla in telemetria.	Diagnosi dei reset del watchdog esterno.	LOG rev. 1.41	Media
F-14	TX→RX: prima fermare la TX (Si4464 fuori da TX), attendere ≥10 µs, solo dopo PC2 verso RX. Mai commutare PC2 durante o subito dopo la TX.	Porta terminata dell'HMC349A: 26,5 dBm abs. max; l'APC si scarica in alcuni µs.	LOG P-02, rev. 1.43	Critica
F-15	All'avvio PB12 (CS FRAM) e PA8 (NSEL Si4464) uscite alte prima di ogni inizializzazione SPI.	Nessun pull-up esterno sui CS.	LOG P-12, rev. 1.44	Critica
F-16	All'avvio EN32kHz = 0 nel DS3231M.	Risparmio sulla carica di backup.	LOG P03, rev. 1.45	Media

9.2 Checklist di avvio del firmware

L'ordine è importante: le prime voci proteggono l'hardware e il watchdog.

1. **Prime istruzioni dopo il reset** (prima di `SystemInit` lunghe o di copie di memoria lente)
   - ☐ PA8 (NSEL) e PB12 (CS FRAM) uscite push-pull a livello alto (F-15).
   - ☐ PC2 uscita push-pull a livello **alto**: switch su RX, PA spento.
   - ☐ PC4 uscita a livello alto in entrambi i modi: nel modo A la radio esce dal reset dopo t_d, nel modo B resta spenta.
   - ☐ PC6 uscita e primo fronte su WDI (F-12). Annotare l'istante.
2. **Diagnostica del reset**
   - ☐ Leggere e salvare `RCC_CSR`, poi azzerare i flag (F-13).
3. **Clock**
   - ☐ HSE 24 MHz (`HSE_VALUE = 24000000`) e PLL (F-06). Gestire il guasto dell'HSE (CSS) con un ripiego su MSI/HSI.
4. **GPIO**
   - ☐ Pin liberi in modo analogico (tabella del paragrafo 4.4).
   - ☐ PC0 ingresso con pull-up, EXTI0 sul fronte di discesa (non ancora abilitato).
   - ☐ PB9 ingresso senza pull. PC13–PC15 ingressi (in attesa di decisione, §4.6).
5. **Periferiche**
   - ☐ USART1 (console), FDCAN1, ADC (canali 2 e 16, VREFINT).

- ☐ SPI2 e FRAM: RDID, lettura della configurazione e degli offset di calibrazione (F-08).
- ☐ I2C2 e DS3231M: EN32KHZ = 0 (F-16), controllo di OSF (F-09), `0Eh` = INTCN 1, allarmi off.

6. **Radio** (refresh di WDI durante le attese)
   - ☐ Attendere almeno 300 ms dal rilascio di PC4 (modo A), polling di CTS con timeout (F-05).
   - ☐ SPI1 modo 0, $\leq$10 MHz.
   - ☐ POWER_UP con TCXO, XO_FREQ 32 MHz; GLOBAL_XO_TUNE = 0 (F-04).
   - ☐ PART_INFO; configurazione WDS; **PA_PWR_LVL = costante F-01** (F-01).
   - ☐ Abilitare EXTI0 (nIRQ) e passare in RX o READY.
7. **Ciclo principale**
   - ☐ Refresh di WDI condizionato allo stato dei task (F-11).
   - ☐ Telemetria: causa del reset, contatore F-10, temperature, VDDA.

9.3 Checklist per ogni trasmissione

- ☐ Antenna o carico da 50 Ω presenti (al banco).
- ☐ Temperatura del PA (PB1) entro i limiti scelti dalla missione; duty cycle limitato (F-03).
- ☐ Si4464 in READY, PA_PWR_LVL = F-01.
- ☐ PC2 = L, attesa $\geq$10 µs, START_TX (F-02).
- ☐ Fine pacchetto, Si4464 fuori da TX, attesa $\geq$10 µs, PC2 = H (F-14).
- ☐ Verifica che il Si4464 risponda; se no reinizializzare e contare l'evento (F-10).

9.4 Errori da non fare

Attenzione – riepilogo

- Commutare PC2 mentre il Si4464 trasmette o subito dopo (F-02, F-14).
- Lasciare PA_PWR_LVL al valore di default o renderlo modificabile da terra (F-01).
- Generare WDI con un timer o con DMA (F-11).
- Inizializzare SPI1 o SPI2 prima di aver portato alti PA8 e PB12 (F-15).
- Configurare PB9 (RST del DS3231M) come uscita push-pull.
- Collegare un generatore all'MMCX senza attenuatori (paragrafo 6.6).
- Tenere PC2 basso fuori dalla trasmissione: il PA assorbe la corrente di riposo e scalda.

A

Componenti e datasheet

Questa tabella dice da quale documento viene ogni dato citato con la sigla DS-xxx. Colonne: **Rif.** = sigla del componente sulla scheda; **Parte** = codice del componente; **Datasheet** = produttore, revisione del documento e sigla usata nel manuale; **Pagine chiave** = dove si trovano le informazioni usate. Le pagine sono quelle del PDF (il numero che mostra il lettore PDF), non quelle stampate in fondo alla pagina.

Rif.	Parte	Datasheet (sigla)	Pagine chiave
U301	STM32L562RET6P	ST DS12736 Rev 5 (DS-STM32L562)	p. 33 TrustZone; p. 65 VREFINT; p. 87 pinout LQFP64 «P»; pp. 94–126 tab. 21 pin; p. 126 note su PC13–15 e pin JTAG; pp. 127–129 AF0–AF7; p. 135 AF8–AF15; p. 276 SPI
IC204	Si4464-B1B-FMR	Silicon Labs Si4464/63/61/60 Rev 1.4 (DS-Si4464)	p. 9 banda TX; p. 13 abs. max; p. 17 SPI; p. 19 FRR; pp. 20–21 stati, POR, SDN; p. 35 PA_PWR_LVL; p. 38 TCXO; pp. 46–47 pin
Y201	ECS-TXO-20CSMV4-320-AY	ECS (DS-ECS)	pp. 1–2 codici di stabilità e temperatura
IC2	QPA9510	Qorvo, 23/06/2025 (DS-QPA9510); EVB 410–470 MHz Test Summary 30/06/2025 (EVB Qorvo)	DS p. 2 abs. max e tabella APC; p. 3 caratteristiche; EVB pp. 2–3 BOM, pp. 6–7 guadagno e P1dB
IC202	HMC349AMS8GE	ADI Rev. F (DS-HMC349A)	p. 3 tempi; p. 4 abs. max di potenza; p. 8 tabella di verità e sequenza di accensione
Q201	TQP3M9036	Qorvo (DS-TQP3M9036)	p. 2 shutdown, tempi, abs. max; p. 7 dati a 3,3 V
U701	74AUP2G14	TI SN74AUP2G14 (DS-SN74AUP2G14)	p. 1 t_{pd}
IC205	TPS3825-33	TI SLVS165 (DS-TPS3825)	pp. 4–8 pin, soglie, t_d, MR
U403	STWD100NYWY3F	ST DocID14134 Rev 8 locale, Rev 10 citata nel log (DS-STWD100)	Rev 8 p. 14 trigger sui due fronti; Rev 10 tab. 4 pp. 12–13 (dal log)
U404	DS3231M	Maxim (DS-DS3231M)	p. 3 t_{REC}; p. 7 pin; pp. 11–15 registri; p. 16 indirizzo
U401	FM25V10	Cypress 001-84499 Rev *D (DS-FM25V10)	pp. 4–6 SPI e opcode; p. 11 sleep e ID; p. 17 f_{SCK}; p. 19 t_{PU}
IC501	TCAN3414	TI (DS-TCAN3414)	p. 1 velocità; p. 3 pin; p. 9 timeout di dominante
U402	CH340E	WCH (DS-CH340E)	p. 1 baud rate
IC4	TPS2121	TI SLVSEA3F (DS-TPS2121)	§7.5 VREF; §9 priorità
IC3	TPSM863257	TI (DS-TPSM863257)	p. 7 soft-start
IC1, IC5	TLV9051	TI (DS-TLV9051)	offset (dal log R-18)
FL201	LFCG-490+	Mini-Circuits (DS-LFCG490)	perdita e potenza (dalla revisione del 04/11)
Q701	FDN308P (clone TECH PUBLIC)	–	solo funzione di interruttore (LOG P18)

B

Da verificare e incongruenze

B.1 Incongruenze tra schematico, log e datasheet

Un'incongruenza è un punto in cui due fonti dicono cose diverse. Qui sono segnalate e non corrette: le decisioni spettano al team. Le sigle I-1, I-2… servono solo a richiamarle dal resto del manuale.

#	Incongruenza	Dettaglio e proposta
I-1	PC13, PC14, PC15 collegati al dock	PC13 = `GPIOSX_2` (J708.13), PC14 = `GPIO_PPS` (J708.17), PC15 = `GPIOSX_0` (J708.14). Collegamento voluto, confermato dal team il 06/11/2026. Il log (R-12, S-09, P15) dice ancora che questi segnali non arrivano all'MCU: va aggiornato. Restano da definire funzione, direzione e livelli (V-5, V-6).
I-2	Ritardo del supervisore	F-05 e la nota sullo schematico UHF dicono 200 ms; il datasheet dà 120/200/300 ms (p. 8). Il firmware deve usare 300 ms.
I-3	Testo di F-14	F-14 chiede «PA spento/APC a zero» prima di commutare PC2, ma l'APC è comandata da PC2. Si può solo togliere il pilotaggio (Si4464 fuori da TX). Confermare l'interpretazione.
I-4	Tempo di accensione/spegnimento del QPA9510	La revisione del 04/11 (P04) riporta 1,7 µs; nel testo estratto del datasheet (p. 3) la riga «Turn ON/OFF Time» riporta 175 e la riga successiva 1.7 (probabilmente la corrente in A alla potenza massima). Il valore va letto sul PDF. Non cambia la regola dei 10 µs.
I-5	F-09 e F-16 duplicate	Le due note contengono la stessa regola su EN32KHZ. Si possono unire.
I-6	Nota «filtro passa banda» sul foglio UHF	Il filtro RX è un passa-basso. Decisione del log: ignorare la nota (P11).
I-7	LED D203 nel modo B	La nota sullo schematico dice «D203 acceso = radio attiva»; nel modo B non è più vero (LOG §46).
I-8	Versione del datasheet STWD100	Il log cita la Rev 10 (tab. 4, pp. 12–13); il file locale è la Rev 8. I valori di t_{WD} e t_{PW} sono presi dal log.
I-9	Etichetta «5v_TX_EN» su PC4	La tabella della rev. 1.17 del log indica PC4 come «5v_TX_EN»; oggi PC4 è `RF_MR_N`. Testo storico superato.

B.2 Dati da verificare

Sono i dati marcati **da verificare** nel testo. La colonna di destra dice dove trovare la risposta: un documento da leggere, una misura da fare o una decisione da prendere.

#	Dato	Dove verificarlo
V-1	Codici dei comandi e delle proprietà del Si4464 (POWER_UP, PART_INFO, GET_INT_STATUS, START_TX/RX, CHANGE_STATE, READ_CMD_BUFF, PA_PWR_LVL, GLOBAL_XO_TUNE) e valori di default	API Silicon Labs per la revisione B1 (AN625) e file generati da WDS. Valori presi dalla documentazione API della revisione C2A.
V-2	Default di PA_PWR_LVL = `0x7F` (massima potenza)	Idem. Se confermato, F-01 va applicata prima di ogni TX.
V-3	Tempo di POR del Si4464 dopo SDN basso	AN625 / datasheet; oggi si usa il polling di CTS con timeout.
V-4	Valore di PA_PWR_LVL per $\leq$31 dBm all'antenna	Misura M-01 sul prototipo.
V-5	Livelli, polarità e uso di PPS, GPIOSX_0, GPIOSX_2	Specifica del dock e decisione del team (I-1).
V-6	Pull interni di PC13–PC15	Dipende da V-5.
V-7	Modo dei GPIO dopo il reset (analogico)	Reference manual RM0438, registro GPIOx_MODER.
V-8	VREF+ collegato internamente a VDDA nel package LQFP64	Datasheet DS12736 (tabella dei pin) o RM0438.
V-9	Soglia di power-fail V_{PF} del DS3231M	DS-DS3231M p. 3 (tabella non leggibile nel testo estratto).
V-10	Frequenza I2C2 a 400 kHz con pull-up da 10 kΩ	Misura del tempo di salita sul prototipo.
V-11	Tolleranza iniziale del TCXO a 25 °C	DS-ECS p. 1.
V-12	Tempo di accensione del QPA9510 (I-4)	DS-QPA9510 p. 3 sul PDF.
V-13	Campo di temperatura del TCXO (−30 °C) rispetto al requisito di missione	Decisione del team (LOG R-07, REV-1104 P07).
V-14	Comando per la portante continua (CW) di collaudo	WDS / API Si4464.

B.3 Misure di collaudo ancora da fare

M-01 (potenza e valore F-01), M-02 (adattamento del PA), M-03 (3V3 in TX e scelta del modo A/B), M-04 (watchdog), M-05 (armoniche), M-06 (potenza all'MMCX e corrente del PA). Le misure M-01, M-03 e M-05 possono cambiare costanti del firmware (F-01, `MODO_A/B`, riduzione di potenza).