SYMPHONY V2 – Sbroglio della sezione RF

10/11/2026 · Progetto di lavoro: **DESIGN/SYMPHONY_V2_CLAUDE_PCB** (copia) · Originale intatto in DESIGN/SYMPHONY_V2 e backup in DESIGN/SYMPHONY_V2_BACKUP_ORIGINALE_10_11

1. Sintesi

Voce	Risultato
Net RF instradate	**Tutte le net /UHF/ collegate (0 unconnected), tranne RF_SDN lasciata volutamente: è un segnale digitale verso l'MCU**
Errori DRC ECSS nella zona RF	**0**
Avvisi residui	**4 distanze 0.21–0.244 mm contro i 0.25 della netclass RF, tutte sui pin di Q201 (DFN, passo 0.5): sopra il minimo ECSS di 0.20**
Piste	F.Cu 116.8 mm (153 segmenti) · In2 5.1 mm (1 tratto) · B.Cu 1.9 mm (collegamento a R203, che è sul lato bottom)
Via	4 di segnale e 40 GND (sui pad GND, nei pad esposti di IC204/IC202/Q201 e lungo le piste RF). Tutte da 0.85/0.25 mm, passanti
Zone	GND su F.Cu nella sola area RF (sopra y = 99 mm), GND pieno su In1 e In3

2. Criteri usati

Elemento	Scelta	Motivo
Linee 50 Ω su top	CPWG 0.38 mm, gap 0.25 mm	Stackup reale: 0.199 mm di PP3313 (εr 4.1) verso il GND di In1, quindi circa 50.9 Ω (0.20 mm darebbe circa 72 Ω)
Linee 50 Ω su In2	Stripline 0.17 mm	Tra il GND di In1 (0.244 mm sopra) e quello di In3 (0.207 mm sotto): circa 50.5 Ω
RX_P / RX_N (alta impedenza), TCXO, XIN, TQP_SD	0.20 mm	Non sono linee a 50 Ω; netclass RF_DIFF / RF_CLK
RF_PA_OUT, PA_VCC	1.0 / 0.5 mm	Netclass RF_PA_OUT / PA_BIAS
Uscita dai pin a passo fine	Pista stretta (larghezza del pin − 0.12, minimo 0.20) entro 1 mm dal pad	Per rispettare i 0.20 mm ECSS sui QFN/DFN; su IC204 l'uscita è dritta lungo l'asse del pin
Uso del top	Solo tra componenti vicini (≤ 4 mm)	Come da tua indicazione; le linee più lunghe scendono su In2 con 2 via


Via	0.85/0.25 mm, solo passanti	È la più piccola tra le tue che rispetta la regola ECSS dell'anello ≥ 0.30 mm: 0.45/0.30 e 0.75/0.25 non la rispettano

3. Spostamenti di componenti (correzioni del report di piazzamento)

Componente	Prima	Dopo	Effetto
L206	(143.35, 96.99)	(144.33, 92.99)	Ora a 1.6–2.3 mm dai pin RX_P/RX_N di IC204 (prima circa 7.5 mm)
C220	(145.78, 96.17)	(146.93, 92.74)	Accanto a L206, sul lato RX_N
L205	(141.13, 96.27)	(141.82, 95.12)	Più vicino a IC204
C218	(138.80, 98.69)	(144.33, 96.82)	Segue L205 sul nodo RX_MATCH
C36	(114.26, 117.19)	(115.17, 117.17)	Più vicino a VOUT del buck IC3 (3.8 → 2.9 mm)
U202 (ESD USB)	(120.73, 120.32)	(117.70, 128.44)	D+/D− a circa 2.8 mm da J15, prima dei componenti a valle

Non spostati per mancanza di spazio: C251 e C241 sul pin 14 del PA, dove l'area è occupata da Q701/R242/R243/C252. Da sistemare a mano se serve. Le poche piste USB e RF che avevi già tracciato sono state tolte nella copia, perché con le nuove posizioni non andavano più bene. Nell'originale ci sono ancora.

4. Screenshot dello sbroglio (area RF)



Rosso = F.Cu · arancio = In2 · blu = B.Cu / via / fori. Zone GND non mostrate, per leggere meglio le piste. Il bordo blu è l'anello GND già presente nel tuo progetto.

5. Punti aperti

> **Regola nel .kicad_dru:** il file contiene «RF vietata su layer interni (ECSS 7.1.2f)» per le netclass RF_50R_CPWG/MS. Per questo ho alzato la soglia di discesa su In2 a 4 mm: RF_ATT_IN (3.7 mm) resta sul top e la regola è rispettata. L'unico tratto su In2 è RX_P (netclass RF_DIFF, non soggetta alla regola). Se vuoi davvero le linee lunghe su In2, quella regola va tolta o cambiata.

- **Netclass RF_50R_CPWG:** nel progetto la larghezza è ancora 0.20 mm. Le piste disegnate sono a 0.38 mm: aggiorna la netclass, altrimenti KiCad userà 0.20 per le piste nuove.
- **4 avvisi di distanza su Q201** (0.21–0.244 mm): dipendono dal passo del footprint. Si possono accettare con una regola locale (0.20 mm vicino ai pad di Q201).
- **Restano a te:** RF_SDN, 3V3 delle parti RF e alimentazioni, e tutto il digitale.
- **Via nei pad esposti** (IC204, IC202, Q201): chiedere a JLC via chiuse e riempite (via-in-pad), come già previsto per IC2.
- **Errori DRC non RF già presenti nell'originale** e non toccati: anello GND sul bordo, via 0.45/0.30, serigrafie, footprint diversi dalla libreria.
- **Prima della produzione:** rileggere tutto in KiCad (F11 per il riempimento delle zone) e rifare il DRC.

Sbroglio generato con script pcbnew (KiCad 10.0.8) sul solo file della copia. Il PCB aperto nella tua sessione KiCad non è stato toccato.