

SYNTHÈSE DE CIRCUITS COMBINATOIRES

MAMADOU LAMINE NDIAYE, ESP DAKAR

Document en cours de relecture, version du 2015/01/25

SYSTÈME COMBINATOIRE

C'est un système où chacune des sorties est une combinaison logique des entrées à l'instant seuleme sortie ne dépend que des combinaisons d'entrée. Pour une combinaison des variables d'entrée, l'ét sortie est unique.




Figure : Système combinatoire

MÉTHODOLOGIE DE SYNTHÈSE DES CIRCUITS COMBINATOIRES

La méthodologie de synthèse des circuits combinatoires se fait en en plusieurs étapes:

- Analyse du cahier des charges
- Identification des variables d'entrées et de sorties
- Représentation du problème sous forme de table de vérité
- Établissement de la ou des fonctions fonctions résultantes
- Simplification et établissement de logigramme
- Prototypage d'essai et réalisation finale



A partir d'un cahier des charges, il faut analyser le problème pour une bonne compréhension perme traduction en circuit logique. L'étude du cahier des charges permet d'identifier les variables du systè trée, sortie). Lorsque le nombre de variables est faible, on peut utiliser directement la table de véril le cas contraire le circuit est décomposé en différents blocs fonctionnels que l'on peut étudier sépa Dans tous les cas il est nécessaire d'établir la ou les fonctions logiques et éventuellement procéde simplifications avant d'envisager le prototype et la réalisation finale.

SIMPLIFICATION DES FONCTIONS LOGIQUES

La simplification des fonctions logique cherche à obtenir une expression logique comportant un minimal de termes, ainsi qu'un nombre minimal de variables dans chaque terme dans le but de simp de réduire le coût de la réalisation matérielle. Plusieurs méthodes existent;

SIMPLIFICATION ALGÉBRIQUE

Elle utilise les théorèmes généraux de l'Algèbre de BOOLE et aux identités remarquables (formules taires) que nous avons vu lors de la leçon précédente.

Le principe consiste à :

- Regroupement des termes ayant des variables communes et mises en facteur
- Réplication de termes existants
- Suppression de termes superflus

Exemple

$$S = A.\overline{B}.\overline{C} + A.B.\overline{C} + \overline{A}.B.C + A.B$$

En factorisant et en utilisant les propriétés de BOOLE on a :

$$S = A.\overline{B}.\overline{C} + A.B.\overline{C} + \overline{A}.B.C + A.B.C$$

$$S = \overline{C}(A.\overline{B} + A.B) + B.C(A + \overline{A})$$

$$S = \overline{C}.A + C.B$$

SIMPLIFICATION PAR TABLEAU DE KARNAUGH

Le tableau de Karnaugh est une forme particulière de la table de vérité. Il comprend 2^N cases, N nombre de variables d'entrées de la fonction considérée. Dans chaque case est inscrite la valeur de l Les variables sont disposées selon le code GRAY ou code binaire réfléchi. Lorsque l'on passe d'une case adjacente, une seule variable change. Simplification : Pour exprimer la sortie S:

- Effectuer des groupements de cases adjacentes successivement contenant des 1.
- La taille d'un groupe est une puissance de 2^k (8,4,2,1...). On cherche toujours le groupement maxim
- Le résultat d'un groupement est le produit des variables constantes (qui ne changent pas).
- Le résultat final est la somme des résultats des groupements.
- Une même case peut appartenir à deux groupements différents.

Exemple: Considérons l'exemple de la table de vérité suivante :

	Entrées				
С	В	Α	S		
0	0	0	0		
0	0	1	1		
0	1	0	0		
0	1	1	1		
1	0	0	0		
1	0	1	0		
1	1	0	1		
1	1	1	1		

$$S = A.\overline{B}.\overline{C} + A.B.\overline{C} + \overline{A}.B.C + A.B.C$$

Simplification forme somme de produit
 $S = A.\overline{C} + B.C$


Tableau de Karnaugh

BA	00	01	11	10
c \				
0	0	1	1	0
1	0	0	1	1

En regroupant les 1, on a ${\rm S=A.}$

C 0 0 1 1 0	
0 0 1 1 0	
1 0 0 1 1	

Schéma logique



En utilisant l'expression sous forme de produit de somme on regroupe les 0 et on a :

Schéma logique






DIAGRAMME TEMPOREL

Tracez les formes d'onde de sortie pour la sortie X pour la figure ci-dessous.



$$X = \left(\overline{\overline{A} + \overline{B}}\right).B.C = A.B.C$$

w 5 w



Dans un système numérique de traitement d'informations plusieurs opérations sont nécessaires : le et le décodage (transposition de données d'un code à un autre), le multiplexage (aiguillage des detc., Ces opérations sont effectuées par des circuits combinatoires spécialisés. Nous allons mainte garder comment synthétiser un décodeur 7 segments.

DÉCODEUR 7 SEGMENTS

Un décodeur est un circuit qui permet de passer d'un code à un autre. Il comporte N entrées et M Le décodeur 7 segments permet de transcoder chaque chiffre séparément :unité, dizaine centain s'appuie sur le codage BCD (Décimal codé en Binaire) qui transforme les nombres décimaux en rem chacun des chiffres décimaux par 4 chiffres binaires. Chaque chiffre (de 0 à 9) est codé en binaire su (E1, E2, E3 et E4). Pour un nombre à 3 chiffres (ex : 123), on aura 4 valeurs binaires pour chaque centaines, dizaines et unités : 0001 0010 0011. Le décodeur permet de transformer ces 4 bits prover 4 fils en entrée (E1, E2, E3, E4) du décodeur en 7 bits à la sortie du décodeur. Chaque fil de la sortie codeur est connecté à une LED de l'afficheur (a, b, c, d, e, f, g).

Chaque afficheur alimente ses 7 segments (leds) en fonction du code binaire à la sortie du décodeus spondant aux chiffres de 0 à 9 ainsi que les lettres de A à F.

DRAET W6 W

Table de vérité du Décodeur 7 Segments en décimal

Avec les 4 variables d'entrée on a 24 soit 16 cases dans la table de vérité mais nous n'avons besoin dix premières valeurs (0 à 9). Il y a donc 6 valeurs à éliminer 10, 11, 12,13,14 et 15. On mettre un x (1) au niveau des sorties pour ces différentes valeurs.

Valeur		Ent	rées					Sortie	s		
Code	E4	E3	E2	E1	Sa	Sb	Sc	Sd	Se	Sf	Sg
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1
10	1	0	1	0	x	x	x	x	x	x	X
11	1	0	1	1	x	x	x	x	x	x	X
12	1	1	0	0	x	x	x	x	x	x	x
13	1	1	0	1	x	x	x	x	x	x	X
14	1	1	1	0	x	x	x	x	x	x	X
15	1	1	1	1	x	x	x	x	x	x	X

Equations logiques des 7 sorties en décimal

Segment Sa

E2E1	00	01	11	10
E4E3				
00	1	0	1	1
01	0	1	1	1
11	1	1	1	1
10	1	1	1	1

E2E1 E4E3	00	01	11	10
E4E3				
00 (1)	0	1 (1
01	0	1	1	1
11	1	1	1/	1
10	1	1	1	1

$Sa = \overline{E1}.\overline{E3} + E4 + E2 + E1.E3$

Simplification des équations logiques des 7 segments

Segment Sa

E2E1 E4E3	00	01	11	10
E4E3				
00 (1	0	1 (1
01	0	1	1	1
11	1	1	1	1
10	1	1	1	1

 $Sa = \overline{E1}.\overline{E3} + E4 + E2 + E1.E3$

Segment Sb

E2E1	00	01	11	10
E4E3				
00	1	1	1	1
01	1	0	1	0
11	1	0	1	0
10	1	1	1	1

 $Sb = \overline{E3} + E1.E2 + \overline{E1}.\overline{E2}$

Segment Sc

E2E1	00	01	11	10
E4E3				
00	1	1	1	0
01	1	1	1	1
11	1	1	1	1
10	1	1	1	0

 $Sc = E3 + E1 + \overline{E2}$

Segment Sd

E2E1	00	01	11	10
E4E3				
00	1	0	1	1
01	0	1	0	1
11	1	1	1	1
10	1	1	1	1

 $Sd = \overline{E1}.\overline{E3} + E4 + \overline{E1}.E2 + E2.\overline{E3} + E1.\overline{E2}.E3$

Segment Se

E2E1	00	01	11	10
E4E3				
00	1	0	0	1
01	0	0	0	1
11	0	0	0	1
10	1	0	0	1

$$Se = \overline{E1.E3} + \overline{E1.E2}$$

Segment Sf

E2E1	00	01	11	10
E4E3				
00	1	0	0	0
01	1	1	0	1
11	1	1	1	1
10	1	1	1	1

$$Sf = E4 + \overline{E1}.\overline{E2} + \overline{E1}.E3 + \overline{E2}.E3$$

Segment Sg

E2E1	00	01	11	10
E4E3				
00	0	0	1	1
01	1	1	0	1
11	1	1	1	1
10	1	1	1	1

$$Sg = E4 + \overline{E1}.E2 + E2.\overline{E3} + \overline{E2}.E3$$

Le logigramme du décodeur pourra être réalisé à partir de ces équations.