

Enseignes et afficheurs à LED

Commande d'une matrice à LED avec une FPGA



Dr. Mamadou Lamine NDIAYE

Commande d'une matrice à LED avec une carte FPGA



Mamadou Lamine NDIAYE

Commande d'une matrice à LED avec une carte FPGA



- Présentation de la matrice à LED
- Contrôle par FPGA de la matrice à LED
- Simulation des signaux de contrôle
- Test sur la carte Adafruit

Présentation de la matrice à LED



Matrice 16X32(Adafruit)

- 512 Led RGB rangées sous forme de matrice 16X32
- Nécessite 12 pins (6 données et 6 contrôle) et une alimentation de 5V (2A minimum suggérée)


Matrice 32X32(Adafruit)

- 1024 Led RGB rangées sous forme de matrice 32X32
- Nécessite 13 pins (6 données et 7 contrôle) et une alimentation de 5V (4A minimum suggérée)
- Contrôle par Microcontrôleur et carte FPGA

Présentation de la matrice à LED



Matrice 16X32(Adafruit)



Présentation de la matrice à LED



Matrice 32X32(Adafruit)




Enseignes et afficheurs à LED I FPGA


Matrice à LED RGB 16X32 de Adafruit





Alimentation

Existe en 2 types de connecteur pour l'alimentatio









ırs à LED ı FPGA


Input pins


Matrice à LED RGB 16X32 de Adafruit





Connecteur IDC


Existe 2 connecteurs (input et output)












Contrôle de la Matrice à LED RGB 16X32 de Adafruit



Spécifications des pins IDC

- Les pins R1, G1 and B1 délivrent les données de couleurs pour la première moitiée des leds (1-8x32).
- Les pins R2, G2 and B2 délivrent les données de couleurs pour la deuxième moitiée des leds (9-16x32).
- Les pins A, B, C permettent de sélectionner les 8 sections de leds à commander. Pour un 16X32 D doit être à la masse.
- LAT (latch) signale la fin de la ligne des données,
- CLK (clock) rythme le contrôle de chaque bit de données.
- OE (output enable) permet d'activer l'affichage ou de verrouiller.




Masse

Contrôle de la Matrice à LED RGB 16X32 de Adafruit



Assignation des pins IDC pour test sur DE0 ALTERA

Matrix Pin	FPGA Pin	Pin Name
R1	PIN_E7	GPIO 18
G1	PIN_E10	GPIO 27
B1	PIN_E8	GPIO 20
R2	PIN_F9	GPIO 22
B2	PIN_C9	GPIO 24
G2	PIN_B11	GPIO 29
A	PIN_E11	GPIO 26
В	PIN_D11	GPIO 31
C	PIN_C11	GPIO 28
CLK	PIN_A12	GPIO 30
OE	PIN_D12	GPIO 32
LAT	PIN_B12	GPIO 33




Contrôle de la Matrice à LED RGB 16X32 de Adafruit



Assignation des pins IDC pour test sur DE0 ALTERA

Matrix Pin	FPGA Pin	Pin Name
R1	PIN_E7	GPIO 18
G1	PIN_E10	GPIO 27
B1	PIN_E8	GPIO 20
R2	PIN_F9	GPIO 22
B2	PIN_C9	GPIO 24
G2	PIN_B11	GPIO 29
A	PIN_E11	GPIO 26
В	PIN_D11	GPIO 31
С	PIN_C11	GPIO 28
CLK	PIN_A12	GPIO 30
OE	PIN_D12	GPIO 32
LAT	PIN_B12	GPIO 33

					_		
			GF	PIO-	0		
			JP1				
	GPIO_0_IN0	1			2	GPIO_00	_
VCC3P3 O-	GPIO_0_IN1	3		4	GPIO_01		
	GPIO_02	5	5 7 9		6	GPIO_03	
	GPIO_04	7			8	GPIO_05	
	GPIO_06	9			10	GPIO_07	
		11			12		
	GPIO_08	13	5 7 9 21	. .	14	GPIO_09	
	GPIO_010	15			16	GPIO_011	
	GPIO_012	17			18	GPIO_013	
	GPIO_014	19			20	GPIO_015	
	GPIO_016	21			22	GPIO_017	
	GPIO_018	23			24	GPIO_019	
	GPIO_020	25			26	GPIO_021	
	GPIO_022	27			28	GPIO_023	
		29			30		
	GPIO_024	31		XI	32	GPIO_025	
	GPIO_026	33			34	GPIO_027	P.
	GPIO_028	35		<u> </u>	36	GPIO_029	_
	GPIO_030	37		7	38	GPIO_031	
	GPIO_032	39			40	GPIO_033	
					J		
						L	





Activer l'afficheur pendant 10ms toutes les 0,5 s.

- OE (output enable) permet d'activer l'affichage de la matrice.
- Génération d'un signal de période 500ms
- Durée niveau bas : 10 ms (activation)
- Durée niveau haut : 490 ms (verrouillage)



Activer l'afficheur pendant 10ms toutes les 0,5s.

- OE (output enable) permet d'activer l'affichage de la matrice.
- Génération d'un signal de période 500ms
- Durée niveau bas : 10 ms (activation)
- Durée niveau haut : 490 ms (verrouillage)

```
architecture Behavioral of test0 is
begin
 process (clk_in)
         variable cpt : integer := 0;
       begin
                 if (cpt < 1000000) then
                         oe <= '0';
                      elsif (cpt < 50000000) then
                         oe <= '1';
                      else
                         cpt := 0;
                      end if;
                      cpt := cpt + 1;
       end process;
end Behavioral;
```




Activer l'afficheur pendant 10ms toutes les 0,5s.


```
use IEEE.STD LOGIC 1164.ALL;
     use ieee.numeric std.all;
  entity test1 is
    port (
          clk_in : in std_logic;
oe : out std_logic
   end test1;
10
11
    marchitecture Behavioral of test1 is
    ■begin
13
    process (clk in)
      variable cpt : integer := 0;
   begin
16
       if (cpt < 10) then -- cpt < 1000000
                    oe <= '0';
                elsif (cpt < 500) then -- cpt < 50000000
                    oe <= '1':
20
21
                else
22
                    cpt := 0;
23
                end if;
24
                cpt := cpt + 1;
25
        end process;
26
     end Behavioral;
```

- Paramètres de simulation
 - O Durée 0 à 100 us
 - Période clk_in 20 ns
 - Multiplication par 100000 pour les tests











































Activer l'afficheur pendant 10ms toutes les 0,5s.





Activer l'afficheur pendant 10ms toutes les 0,5s.





- Les pins **R1**, **G1** and **B1** délivrent les données de couleurs.
- LAT (latch) signale la fin de la ligne des données,
- CLK (clock) rythme le chargement des données.
- OE (output enable) permet d'activer l'affichage ou verrouiller l'affichage.
- Génération d'un signal de période 500ms
- Durée niveau bas : 10 ms (activation)
- Durée niveau haut : 490 ms (verrouillage)



```
library IEEE;
      use IEEE.STD LOGIC 1164.ALL;
   use ieee.numeric std.all;
    entity test0 is
         port (
         clk_in : in std logic;
           -- LED Panel IO
           clk out : out std logic;
          rgb1 : out std_logic_vector(2 downto 0);
10
          lat : out std_logic;
oe : out std_logic
11
12
13
          );
14
      end test0;
15
    Marchitecture Behavioral of test0 is
         signal s rgb1 : std logic vector(2 downto 0) := (others => '0');
17
         signal s lat : std logic := '0';
18
         signal s oe : std logic := '1';
19
         signal clk div2 : std logic := '0';
20
         signal clk div4 : std logic := '0';
21
         signal trigger : integer := 0; -- pour déclencher la fin du chargement
22
23
```



```
27
    ⊟begin
28
    process (clk div4)
29
            variable cpt : integer := 0;
            variable cpt1 : std logic vector (31 downto 0) := (others => '0');
30
31
         begin
32
             -- asssignation
33
             rgb1 <= s rgb1;
34
             lat <= s lat;
35
             oe <= s oe;
36
             -- chargement registre
37
             if (unsigned(cpt1) < 32) then
44
             else
             cpt1 := std logic vector( unsigned(cpt1) + 1 );
67
68
         end process;
69
70
         -- gestion clk out
71
    math process (clk in)
80
         -- Diviseur de frequence
81
         process (clk in)
92
      end Behavioral;
```



```
28
         process (clk div4)
29
            variable cpt : integer := 0;
30
            variable cpt1 : std logic vector (31 downto 0) := (others => '0');
         begin
32
             -- asssignation
33
             rgb1 <= s rgb1;
             lat <= s lat;
34
35
             oe <= s oe;
36
             -- chargement registre
37
       if (unsigned(cpt1) < 32) then
38
                if (cpt1(0) = '1') then
39
                   s rgb1(2) <= '1';
40
                else
41
                 s rgb1(2) <= '0';
42
               end if:
43
                trigger <= 0;
44
             else
67
             cpt1 := std logic vector( unsigned(cpt1) + 1 );
68
         end process;
```




```
44
             else
45
                -- lat s'execute une seule fois par cycle et lorsque le registre est plein
46 ⊟
               if (unsigned(cpt1) = 32) then
                   s lat <= '1';
                elsif (unsigned(cpt1) >= 33) then
                   s lat <= '0';
49
50
                   -- oe pour Activer l'afficheur pendant 10ms toutes les demi-secondes
51 =
52 =
               if (cpt < 10) then -- cpt < 1000000
                   s oe <= '0';
53 =
54 =
                elsif (cpt < 500) then -- cpt < 50000000
                   s oe <= '1';
55
                else
56
                 cpt := 0;
57
                 cpt1 := (others => '0');
               end if;
58
59
              cpt := cpt + 1;
60
                end if:
61
62
               -- trigger
               if (unsigned(cpt1) > 32) then
63
                    trigger <= 1;
64
                end if:
65
66
            end if:
             cpt1 := std logic vector( unsigned(cpt1) + 1 );
67
68
         end process;
```




```
69
        -- gestion clk out
    process (clk in)
71
   begin
72
73
        if (trigger = 0) then
74
       clk out <= clk div2;
        else
75
76
           clk out <= '0';
          end if:
        end process;
79
        -- Diviseur de frequence
80
81
    process (clk in)
            variable cpt3 : integer := 0;
82
83
      begin
            if (cpt3 \mod 2 = 0) then
84
85
               clk div2 <= not clk div2;
         end if;
      if (cpt3 mod 4 = 0) then
                clk div4 <= not clk div4;
88
        end if;
89
            cpt3 := cpt3 + 1;
90
91
        end process;
92
     end Behavioral;
```














Circuits logiques programmable: FPGA



- Présentation de la matrice à LED
- Contrôle par FPGA de la matrice à LED
- Simulation des signaux de contrôle
- Test sur la carte Adafruit