


#### Enseignes et afficheurs à LED





#### **Dr. Yves Tiecoura**




- Gestion du temps
- Timers, prédivision, logique de gestion et registres de comparaison
- Mise en œuvre : exemple du MSP430
- Interruptions des timers

## Gestion précise du temps




- Gérer le temps en jouant avec le temps d'exécution des instructions est compliqué...
- Des circuits spécialisés vont nous aider!
- Par exemple pour générer un PWM :





## Compteur binaire




• La base d'un timer est un compteur binaire :
















## Prédivision









## Logique de gestion








## Registres de comparaison





### Les timers de microcontrôleurs



- Intel 8253 comme complément aux microprocesseurs
- Le timer très simple des premiers PIC
- Les AVR et leurs timers 8 et 16 bits
- Des timers 32 bits complexes sur les ARM
- Timers 16 bits du MSP430

### Le timer A du MSP430







Figure 12-1. Timer\_A Block Diagram

### Le timer A du MSP430





# Le registre de contrôle



#### 12.3.1 TACTL, Timer\_A Control Register

15	14	13	12	11	10	9	8		
		Unused					TASSELx		
rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)		
7	6	5	4	3	2	1	0		
	IDx		MCx	Unused	TACLR	TAIE	TAIFG		
rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)		
Unused	Bits 15-10	Unuse	d						
<b>TASSEL</b> x	Bits 9-8	Timer_	A clock source se	elect					
		00	TACLK						
		01	ACLK						
		10	SMCLK						
		11	INCLK (INCLK device-specific		cific and is often	en assigned to	the inverted T	BCLK) (see the	
IDx	Bits 7-6	Input divider. These bits select the divider for the input clock.							
		00	/1						
		01	/2						
		10	/4						
		11	/8						

## Le registre de contrôle



#### 12.3.1 TACTL, Timer\_A Control Register

15	14	13	12	11	10	9	8	
		Unused				TASSELx		
rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	
7	6	5	4	3	2	1	0	
	IDx	М	Cx	Unused	TACLR	TAIE	TAIFG	
w-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	
	Bits 5-4	00 Sto 01 Up 10 Cor	p mode: the time mode: the time ntinuous mode	x = 00h when T imer is halted. er counts up to e: the timer counts	TACCR0.	Fh.	•	
	Bit 3	11 Up/down mode: the timer counts up to TACCR0 then down to 0000h. Unused						
R	Bit 2	Timer_A clear. Setting this bit resets TAR, the clock divider, and the count direction. The TACL automatically reset and is always read as zero.						
	Bit 1	0 Inte	errupt enable. errupt disabled errupt enabled		s the TAIFG in	terrupt reques	t.	
	Bit 0	Timer_A into	errupt flag interrupt pend	ling				

Interrupt pending






```
1 int main() {
   WDTCTL = WDTPW + WDTHOLD; // Watchdog hors service
   BCSCTL1 = CALBC1 1MHZ;
   DCOCTL = CALDCO 1MHZ; // Fréquence CPU
   P1DIR |= (1<<0); // P1.0 en sortie pour la LED
   TACTL0 = TASSEL 2 + ID 3 + MC 2;
   while (1) {
              // Boucle infinie
    if (TACTL0 & TAIFG) {
      TACTLO &= ~TAIFG;
      P10UT ^= (1<<0); // Inversion LED
```

## Les registres de comparaison





## Les registres de comparaison



#### 12.3.4 TACCTLx, Capture/Compare Control Register

15	14	13	12	11	10	9	8			
	CMx		CCISx		SCCI	Unused	CAP			
rw-(0)	rw-(0)	rw-(0)	rw-(0)	rw-(0)	r	r0	rw-(0)			
7	6	5	4	3	2	1	0			
	OUTMODx		CCIE	CCI	OUT	cov	CCIFG			
rw-(0)	rw-(0)	rw-(0)	rw-(0)	r	rw-(0)	rw-(0)	rw-(0)			
CCIE	Bit 4	Capture/compare interrupt enable. This bit enables the interrupt request of the corresponding C								
		0 Inte	errupt disabled							
		1 Inte	errupt enabled							
CCI	Bit 3	Capture/compare input. The selected input signal can be read by this bit.								
OUT	Bit 2	Output. For output mode 0, this bit directly controls the state of the output.								
		0 Output low								
		1 Ou	tput high							
cov	Bit 1	Bit 1 Capture overflow. This bit indicates a capture overflow occurred. COV must be reset with								
		0 No	capture overflo	w occurred						
		1 Ca	oture overflow of	occurred						
CCIFG	Bit 0 Capture/compare interrupt flag									
		0 No	interrupt pendir	ng						
			errupt pending							





```
14 int main() {
15
    TACCR0 = 62500; // 62500 * 8 us = 500 ms
    while (1) {  // Boucle infinie
18
      if (TACCTL0 & CCIFG) {
19
20
        TACCTLO &= ~CCIFG;
        TACCR0 += 62500;
21
22
23
24 }
        P10UT ^= (1<<0); // Inversion LED
```

## Les interruptions associées aux timers



- Les timers deviennent très intéressant lorsqu'ils sont associés à des interruptions
- Une interruption peut être générée au dépassement de capacité du compteur
- Des interruptions peuvent se produire par les registres de comparaison
- Bien d'autres modes sont disponibles





```
14 int main() {
16 TACTL |= TAIE; // Interruption de l'overflow 
17 BIS_SR (GIE); // Autorisation générale des i
   _BIS_SR (GIE); // Autorisation générale des interruptions
while (1) { // Boucle infinie vide
}
20 }
21// Timer_A1 Interrupt Vector (TAIV) handler
22 #pragma vector=TIMERO A1 VECTOR
interrupt void Timer A1 (void) {
    switch (TAIV) { // discrimination des sources d'interruption

25
26
27
28
29
30
31
32
33
}

    case 2: // CCR1 : not used
      break;
    case 4: // CCR2 : not used
       break;
    case 10: // Overflow
      P10UT ^= (1<<0); // Inversion LED
       break;
```





```
14 int main() {
15
TACCTLO |= CCIE; // Interruption de la comparaison
   _BIS_SR (GIE); // Autorisation générale des interruptions
18 while (1) { // Boucle infinie vide
19
20 }
21 #pragma vector=TIMER0 A0 VECTOR
interrupt void Timer A0 (void) {
23 CCR0 += 62500;
24 P10UT ^= (1<<0); // Inversion LED
25 }
```





```
14 int main() {
15
    TACTL |= TAIE; // Interruption de l'overflow
    TACCTLO |= CCIE; // Interruption de la comparaison
    _BIS_SR (GIE); // Autorisation générale des interruptions
    while (1) {      // Boucle infinie vide
19
20
21 }
22 #pragma vector=TIMERO_A1_VECTOR
23 __interrupt void Timer_A1 (void) {
    switch (TAIV) { // discrimination des sources d'interruption
25
    case 2: // CCR1 : not used
26
     break;
27
              // CCR2 : not used
   case 4:
28
    break;
29303132
    case 10: // Overflow
      P10UT |= (1<<0); // Activer le signal au début du cycle
      break:
33 }
34 #pragma vector=TIMERO_AO_VECTOR
35 __interrupt void Timer_A0 (void) {
   P10UT &=~(1<<0); // Désactiver le signal au moment donné
37|}
                    // par le registre de comparaison
```



- Gestion du temps
- Timers, prédivision, logique de gestion et registres de comparaison
- Mise en œuvre : exemple du MSP430
- Interruptions des timers