

UNIVERSITÀ DEGLI STUDI DI FIRENZE



DIPARTIMENTO INGEGNERIA
DELL'INFORMAZIONE

PERCORSO IN LAUREA MAGISTRALE IN
ELETTRONICA DEI SISTEMI AD ALTA FREQUENZA

ELETTRONICA INDUSTRIALE

DI

ERVIN VAVLA

Relatori:

Nome1
nome2

Correlatori:

Nome1
nome2

Knowledge

di cosa tratta

Contents

Knowledge	i
1 BJT	2
1.1 Differential amplifier	2
1.1.1 Basic definitions	2
1.1.2 Simple differential circuits	2
1.1.3 differential mode	2
2 PLL	3
2.1 Principio di funzionamento	3
2.1.1 Simple PLL problem:	4
2.2 Ripple problem and solution	5
2.3 PLL blocks	5
2.3.1 Phase Detector (PD)	5
2.3.2 Mixer PD	6
2.4 PLL loop operation	6
2.5 PLL transfer function	6
2.5.1 Stability considerations	7
2.6 Phase margin consideration	7
2.6.1 Come calcolare il margien di fase?	7
2.6.2 margine	8
2.7 Design example	8
2.8 Frequency multiplication	8
2.9 Type 1 PLL	8
2.10 Type 2 PLL	9
2.11 Charge pump	12
2.12 PFDCP behavioral simulation	12
2.13 Charge pump PLL	12
2.13.1 Stability considerations	12
2.14 Open loop bandwidth and phase margin	12
2.15 high order pll	12

1 BJT

test

1.1 Differential amplifier

1.1.1 Basic definitions

1.1.2 Simple differential circuits

I circuiti mostrati in seguito usano mosfet ma tutta la trattazione si rivolgerà solo ai BJT.

1.1.3 differential mode

2 PLL

test

2.1 Principio di funzionamento

Fà in modo che la frequenza di uscita sia uguale alla frequenza di ingresso e questo funziona quando la differenza di fase tra uscita ed ingresso è costante.



Figure 1

il PLL è un sistema di controllo la cui fase di uscita è legata alla fase di ingresso, in particolare la fase di uscita segue la fase di ingresso. In generale l'obiettivo del PLL è fare in modo che $F_{out} = F_{in}$. Questo si ottiene quando la fase di uscita è agganciata alla fase di ingresso, ovvero quando la differenza di fase tra uscita e ingresso è costante. In altre parole, se questa differenza di fase varia nel tempo, le frequenze dei due segnali non sono uguali.

Noi quindi vogliamo sincronizzare la fase in ingresso con quella di uscita, come conseguenza il PLL può seguire la frequenza in ingresso oppure può generare nuove frequenze multiple di quella di ingresso.

DISEGNO GRAFICO XOR




Figure 2

I blocchi principali del PLL sono molto noti ma in questo momento voglio studiare un passo alla volta. Nella figura REF si osserva la forma più semplice, sebbene errata perché incompleta, di un PLL. Da qui si osserva che il PLL sfrutta un feedback negativo. La frequenza di uscita torna in ingresso e la fase di uscita viene comparata con quella di ingresso, generando degli impulsi. Quindi il VCO riceve gli impulsi e modifica la sua frequenza di uscita secondo una relazione lineare.




Figure 3

Prima di continuare devo ripassare la modulazione FM. Quello che mi interessa ora, a discapito della correttezza del PLL, è lo studio preliminare del VCO. Se la tensione di controllo del VCO è affetta da ripple succederà che, insieme alla componente fondamentale, si genereranno bande laterali, cioè il ripple modula la VCO e genera nuovi contributi in frequenza.

REMINDER FM MODULATION

Immaginiamo che VCO applichi una modulazione FM e che la sua uscita sia il risultato di una modulazione con un segnale di ingresso supposto a bassa frequenza (o anche alta). La tensione di uscita si esprime in




Figure 4

generale come:

$$v_{out} = \sin \left(\omega_c t + K_{vco} \int x_{BB}(t) dt \right) \quad (1)$$

Dove ho scritto la fase come $Phase = \int Frequency$. Dove la fase $\phi = K_{vco} \int x_{BB}(t) dt$ e sò che la fase è integrale della frequenza nel nostro caso, per esempio

$$v_{out} = \sin \left((\omega_c + K_{vco} v_1) \cdot t \right) \quad (2)$$

Il termine $\omega_c + K_{vco} v_1$ è la frequenza di uscita ω_{out} ed è utile notare come essa sia direttamente proporzionale alla tensione di ingresso V_1 secondo una relazione lineare.




Figure 5




Figure 6

2.1.1 Simple PLL problem:

Quindi ritornando al caso originale. Io sò che

$$V_F = V_0 \cos \left[\omega_{in} t + K_{vco} \int x_{BB}(t) dt \right] \quad (3)$$

Supponiamo che all'uscita del PD ci sia una componente di ripple e, per semplicità, consideriamone solo la prima armonica ω_1 . Di conseguenza posso scrivere questo ripple come

$$V_m \sin(\omega_1 \cdot t) \quad (4)$$

La V_F diventerà:

$$V_F = V_0 \cos \left[\omega_{in} t + K_{vco} \int V_m \sin(\omega_1 t) dt \right] \quad (5)$$

Quindi, dato il segnale sinuoidale in base base posto in ingresso al VCO ottengo due componenti di banda laterale.

$$V_0 \cos(\omega_{in} t) - \frac{K_{vco} V_m}{2\omega_{in}} V_0 \cos[(\omega_{in} + \omega_1)t] + \frac{K_{vco} V_m}{2\omega_{in}} V_0 \cos[(\omega_{in} - \omega_1)t] \quad (6)$$

Dalle equazioni vedo anche che tra le componenti c'è un legame: Diminuendo K_{vco} diminuisco l'ampiezza dei lobi, allo stesso modo con l'ampiezza del ripple V_m . voglio comparare l'ampiezza fondamentale con quella laterale.

$$\frac{A_{sideBand}}{A_{in}} = \frac{K_{vco} V_m}{2\omega_{in}} \quad (7)$$

la cosa più importante è la v_m . diminuendo il ripple migliora.. ma questo significa avere tensione costante cioè DC.. all'ingresso vco voglio una DC! quindi se la differenza di fase è costante allora tutto è agganciato ma se la differenza varia cioè il pll comincia a lavorare ed a aggiustare la frequenza. ma si genera ripple in ingresso di vco. si creano sideband e questo non ci piace eprchè vogliamo solo una win all'ingresso di vco cioè oscillatore perfetto. dobbiamo quindi trovare uan soluzione per convertire questo impuso in una dc. si userà un sistema di filtraggio




Figure 7

2.2 Ripple problem and solution

2.3 PLL blocks

2.3.1 Phase Detector (PD)

Il più semplice phase detector è a tutti gli effetti una porta logica XOR. l'uscita dello xor ci permette di osservare lo sfasamento tra i due segnali di ingresso ma..(lab digitale).

E' importante ricordare che un segnale impulsivo così dato è a tutti gli effetti un segnale ripple che crea problemi al blocco VCO. Della risposta impulsiva ci interessa il suo valore medio ottenuto tramite l'operazione di filtraggio e mostrato in figura.




Figure 8: I

valore medio V_{dcout} è mostrato in figura dal quale si osserva un segnale che va da 0 a V_M al variare della differenza di fase. quando $\Delta\phi$ è 0 la V_{dc} è 0 cioè non c'è uscita DC. quando $\Delta\phi$ raggiunge

180°(cioè segnale 1 e segnale 2 sono completamente opposti) l'uscita sarà massima VM perchè in uscita si avrà un segnale costante al valore alto. il ragionamento è duale tra 180 e 360°.

2.3.2 Mixer PD

Il Mixer è un altro esempio di componente che può essere sfruttato come phase detector. La forma più semplice di mixer è dato da un interruttore MOS operante come un "poor man's phase detector".




Figure 9

al gate di controllo è applicato il segnale $S_1 = A_1 \cos(\omega_1 t)$ mentre al drain è applicato il segnale $S_2 = A_2 \cos(\omega_2 t)$. in uscita da questo si aggiunge un LPF. la grandezza che si ottiene all' uscita del MOS risulterà analogo a quello di un mixer:

$$X_{out}(t) = S_1 = A_1 \cos(\omega_1 t) \cdot S_2 = A_2 \cos(\omega_2 t) \quad (8)$$

all'uscita del sistema di filtraggio LPF ed assunto che $\omega_1 = \omega_2$ avremo due componenti (formule trigonometriche?)

$$\overline{X_{out}} = \frac{A_1 A_2}{2} \cos 2\omega_1 t + \Delta\phi + \frac{A_1 A_2}{2} \cos \Delta\phi \quad (9)$$

dove in generale la prima componente è eliminata perchè filtrata dal LPF.

ottengo quindi che

$$\overline{X_{out}} = \frac{A_1 A_2}{2} \cos \Delta\phi \quad (10)$$

allo stesso modo dello XOR, la differenza di fase mi darà un certo valore in uscita. Il mixer non è molto popolare se comparato allo xor




Figure 10

2.4 PLL loop operation

2.5 PLL transfer function

$$H_{open}(s) = H_{PD}(s) \cdot H_{LPF}(s) \cdot H_{VCO}(s) \quad (11)$$

$$H_{PD}(s) = K_{PD} \quad (12)$$

$$H_{LPF} = \frac{1}{R_1 C_1 s + 1} \quad (13)$$




Figure 11




Figure 12

$$H_{VCO}(s) = \frac{K_{VCO}}{s} \quad (14)$$

$$H_{closed}(s) = \frac{H_{open}}{1 + H_{open}} = \frac{K_{PD}K_{VCO}}{R_1C_1s^2 + s + K_{PD}K_{VCO}} \quad (15)$$

2.5.1 Stability considerations

$$H = \frac{w_n^2}{s^2 + 2\zeta w_n s + w_n^2} \quad (16)$$

2.6 Phase margin consideration

2.6.1 Come calcolare il margine di fase?

si immagini un sistema retroazionato: sappiamo che

$$H_{closed} = \frac{H}{1 + \beta H} \quad (17)$$

che posso scrivere come

$$H_c = \frac{H(j\omega)}{1 + \beta H(j\omega)} = \frac{out}{in} \quad (18)$$

Il sistema diventa instabile quando la frequenza quando il denominatore si annulla. ovvero esisterà un ω che chiamerò ω_u t.c $1 + \beta H(j\omega_u) = 0$ che causerà un'uscita infinita. Assumiamo per semplicità che $\beta = 1$, allora si ha

$$H(j\omega_u) = -\frac{1}{\beta} \quad (19)$$

allora il modulo sarà unitario e fase pari a -180 , ovvero

$$|H(j\omega_u)| = 1 \quad (20)$$

$$\angle(H(j\omega_u)) = -180^\circ \quad (21)$$

queste due condizioni vanno a accecare instabilità. quindi prima di tutto devo trovare la frequenza tale per cui il modulo è unitario e poi devo controllare che la fase sia diversa da -180 gradi.

$$\zeta = \frac{1}{2} \sqrt{\frac{w_{LPF}}{K_{PD}K_{vco}}} ; \quad w_n = \sqrt{K_{PD}K_{vco}w_{LPF}} ; \quad w_{LPF} = \frac{1}{R_1C_1} ;$$

Table 1: Caption

2.6.2 margine

la fase deve essere diversa da -180 gradi, quindi noi dobbiamo andare a mettere una certa quantità di margine. definisco il margine di fase come la distanza tra la fase del sistema e la fase al quale si verifica instabilità, ottenendo:

$$PM = \angle H(j\omega_u) - (-180) \quad (22)$$

ESEMPIO, se avessi una $\omega_u = 10MHz$ ed $\angle H(j\omega_u) = -135^\circ$ mi ritroverei una $PM = 45^\circ$. questo però è un risultato ideale. non posso pensare di progettare un sistema con un PM di 45° perchè sarei al limite della stabilità. Quindi nella realtà devo cercare di aumentare questo PM scegliendolo per esempio pari a 65° . Tornando al PLL: Conosco la funzione di trasferimento del PLL a catena aperta $H_{open}(s) = \frac{K_{PD}K_{VCO}}{(R_1C_1s+1)s}$ Per calcolare il margine di fase trovo la frequenza alla quale il modulo è unitario, $|H_{open}(j\omega_u)| = 1$:

$$\frac{K_{PD}K_{VCO}}{\sqrt{1 + (R_1C_1\omega_u)^2} \cdot \omega_u} = 1 \quad (23)$$

$$\frac{K_{PD}K_{VCO}}{1 + \left(1 + \left(\frac{\omega_u}{\omega_{LPF}}\right)^2\right) \cdot \omega_u} = 1 \quad (24)$$

$$\frac{\omega_u}{\omega_{LPF}} = \sqrt{\frac{K_{PD}K_{VCO}}{\omega_u^2} - 1} \quad (25)$$

arrivo a trovare

$$\arg(H_{open}(j\omega_u)) = -90 - \tan^{-1} \frac{\omega_u}{\omega_{LPF}} \quad (26)$$

$$PM = 90 - \tan^{-1} \frac{\omega_u}{\omega_{LPF}} \quad (27)$$

da questa equazione capisco che vorrei essere nella condizione in cui $\omega_{LPF} \gg \omega_u$ ma questo è un problema per quanto riguarda il ripple, poichè il LPF, affinché sia in grado di mandare una tensione DC priva di ripple all'ingresso del VC= deve avere una frequenza di taglio quanto più possibile bassa cioè mi servirebbe che ω_{LPF} diminuisca. Se ω_{LPF} diminuisce allora $\tan^{-1} \frac{\omega_u}{\omega_{LPF}}$ aumenta rendendo la fase ancora più negativa, degradando il margine di fase e rischiando l'instabilità. Alotra cosa da notare è che se ω_{LPF} diminuisce allora anche il fattore di smorzamento diminuisce rischiando l'instabilità. Devo quindi fare un compromesso. robe per cui questo circuito non è preferito

GRAFICI

2.7 Design example

2.8 Frequency multiplication

2.9 Type 1 PLL




Figure 13

E' il circuito base che si studia. Facile da studiare ma in generale non preferito.

Dagli studi fatti precedentemente abbiamo diverse precisazioni che spiegano i principali problemi del Type I PLL e del perchè viene evitato nei sistemi high end:

- il fattore di smorzamento(ζ) è inversamente proporzionale alla K_{VCO} , detto loop gain;
- aumentare K_{VCO} riduce il margine di fase

-latex SVANTAGGIO: elevato loop gain porta maggiore instabilità del sistema

- il fattore di smorzamento(ζ) è direttamente proporzionale alla ω_{LPF}

-latex SVANTAGGIO: se la frequenza di taglio del LPF viene ridotto al fine di ottenere minore ripple, si creerà maggior instabilità.

SVANTAGGIO: Un pll così semplice riesce a rilevare solo la differenza di fase e non di frequenza. In certi casi però può rilevare la frequenza. Quando questo è possibile si dice che il type I PLL soffre di un limitato "range di acquisizione". cioè, se la frequenza del vco e del riferimento sono molto diversi, il PLL può non agganciarsi mai alla frequenza di riferimento.

Il range di acquisizione basso è principalmente causato dalla semplicità del phase detector. Questo infatti produce un'informazione non sufficiente nel caso si presenti frequenze diverse al suo ingresso. poche informazioni non permettono di inseguire grosse variazioni di frequenza

2.10 Type 2 PLL




Figure 14

Il type 2 risolve il problema del limitato range di acquisizione oltre a sistemare gli svantaggi del 1° tipo. Il range di acquisizione elevato è ottenuto aggiungendo al classico PD-XOR il frequency detector, un blocco che permette di variare il range di acquisizione a seconda delle necessità.

l'insieme del PD e FD costruisce il PFD ovvero il phase/frequency detector. Il pfd lavora come FD quando i due segnali hanno frequenze molto distanti tra loro. altrimenti, quando le frequenze sono vicine, il PFD lavora come phase detector.

è il circuito più popolare, più usato. Il vantaggio del II è che risolve il range di acquisizione.. perchè il PD non fornisce informazioni utili quando le frequenze sono troppo distanti? prendiamo il PD-mixer: GRAFICO

Al punto A avrò:

$$\cos(\omega_1 - \omega_{in}) + \cos(\omega_1 + \omega_{in}) \quad (28)$$

al punto B avrò un grafico del genere: grafico. –

cosa succede quando al tempo iniziale $t=0$, $\omega_{in} = 1GHz$ mentre la frequenza iniziale del PLL (vco out) è $\omega_1 = 1.5GHz$?

il contributo in frequenza risultante (dalla differenza) sarà fuori dalla banda del filtro e quindi non ci sarà nessuna informazione all'ingresso del VCO.

Una soluzione basica sarebbe aumentare la frequenza di taglio del LPF in modo da permettere l'agganciamento. però il problema che si creerebbe è che il LPF non sarebbe più in grado di bloccare efficacemente il ripple. WLPF quindi è consigliabile che deve essere trattato come parametro fisso e più possibile basso. COME FUNZIONA PFD?

al fronte di salita del segnale A, il pin di uscita QA diventa alto. Al fronte di salita del segnale B, il segnale di uscita Qb diventa alto ma contemporaneamente (con un piccolo delay) viene mandato il segnale reset che azzerà le uscite QA e Qb

CIRCUITO




Figure 15: Type 2 PLL

il segnale A e B sono connessi al clock. pertanto al fronte di salita di A il contenuto del registro 1-DFF viene aggiornato con il valore presente correntemente al suo ingresso ($Q_a=1$). al fronte di salita di B succede la stessa cosa ($Q_a=1$). ma siccome ora l'and ha in input entrambi 1, parte il comando reset che azzerà i registri. il fatto che il segnale QB sia un impulso e non direttamente uno 0 come accadrebbe nel caso ideale, è dovuto alla presenza del ritardo di propagazione (T_{delay} dell'and gate) della porta logica and. seppur piccola è comunque qualcosa di diverso da zero e che si nota nella realtà.




Figure 16: Caption for image 1







Figure 17: Caption for image 2

Figure 18: Overall caption for the figure





2.11 Charge pump

2.12 PFDCP behavioral simulation

2.13 Charge pump PLL

2.13.1 Stability considerations

2.14 Open loop bandwidth and phase margin

2.15 high order pll

