

****

计算机组成原理 大作业

|  |  |
| --- | --- |
| 学 号： | **20188068** |
| 姓 名： | **孔天欣** |
| 提交日期： | **2020-12-18** |
| 成 绩： |  |

**东北大学秦皇岛分校计算机与通信工程学院**

**2020**

**RISC-V架构的发展现状及展望综述**

**摘 要**：本文从RISC精简指令集计算机入手，通过介绍RISC的概念和发展情况，并比较RISC和CISC的区别和优势，引出时下流行并在快速发展的RISC-V开源精简指令集，并对其特点和实现方法分别进行了研究和概括。在文章最后，本文又分别介绍了RISC-V在Ioc市场、服务器市场和手机市场领域的发展前景和潜力，以及在中国的应用现状、技术产品和未来技术演变趋势。

**关键词：**RISC，RISC-V，IoT，精简指令集

**Abstract**: This article starts with the RISC simplified instruction set computer, introduces the concept and development of RISC, and compares the differences and advantages of RISC and CISC, leads to the popular and rapidly developing RISC-V open source simplified instruction set, and its characteristics And the realization method were studied and generalized respectively. At the end of the article, this article introduces the development prospects and potential of RISC-V in the Ioc market, server market and mobile phone market, as well as its application status in China, technical products and future technological evolution trends.

**Keywords**: RISC, RISC-V, IoT, simplified instruction set

1. RISC-V 概述

1.1 RISC

精简指令集计算机（英语：reduced instruction set computer，缩写：RISC）是计算机中央处理器的一种设计模式。区别于CISC，这种设计模式可以想像成是一家模块化的组装工厂，对指令数目和寻址方式都做了精简，可以使得实现更容易，指令并行执行程度更好，编译器的效率更高。

相比之下，CISC的指令系统复杂庞大，各种指令使用频度相差很大；指令字长不固定，指令格式多，寻址方式多;可以访存的指令不受限制；CPU中设有专用寄存器；绝大多数指令需要多个时钟周期方可执行完毕；采用微程序控制器；难以用优化编译生成高效的目标代码。

1.2 RISC-V

RISC-V是加州大学伯克利分校设计并发布的一种开源指令集架构，其目标是成为指令集架构领域的Linux，应用覆盖IoT(Internet of Things)设备、桌面计算机、高性能计算机等众多领域。RISC-V的出现是为了解决以下问题：

(1) 当前多数指令集架构都是受专利保护的，比如x86、MIPS等，使用这些架构需要商业授权，限制了竞争的同时也无法激发创新活力。

(2) 由于沉重的历史包袱，当前的指令集架构都比较复杂，不适合学术研究。

(3) 当前的指令集架构都是针对某一领域的，比如:x86主要是面向服务器、ARM主要是面向移动终端，为此对应的指令集架构针对该领域做了大量的领域特定优化，缺乏一个统一的架构可以适用多个领域。

为此， 加州大学伯克利分校的研究人员决定设计一种新的指令级架构，并决定以BSD授权的方式开源，希望借此可以有更多创新的处理器产生，有更多的处理器开源，并以此降低成本。[1]

RISC-V自2014年正式发布以来，受到了包括谷歌、IBM、Oracle等在内的众多企业，以及包括剑桥大学、苏黎世联邦理工大学、中国科学院在内的众多知名学府与研究机构的关注和参与，围绕RISC-V的生态环境逐渐完善，并涌现了众多开源处理器及SoC采用RISC-V架构，这些处理器既有标量处理器，也有超标量处理器，既有单核处理器，也有多核处理器。

2. RISC-V 技术特性

2.1 RISC-V 特性

1. 精简指令集

虽然RISC-V与ARM同属于精简指令集架构，但因RISC-V是近年来才推出，没有背负向后兼容的历史包袱，架构短小精悍。相比于x86和ARM动辄几百数千页，RISC-V的规范文档仅有一百多页。受益于短小精悍的架构以及模块化的特性，RISC-V架构的指令数目也是非常的简洁。基本的RISC-V指令数目仅有40多条，加上其他的模块化扩展指令也总共只有几十条指令。

2. 模块化与增量型 ISA

计算机体系结构的传统方法是增量ISA，新处理器不仅必须实现新的ISA扩展，还必须 实现过去的所有扩展。目的是为了保持向后的二进制兼容性，这样几十年前程序的二进制 版本仍然可以在最新的处理器上正确运行。RISC-V的不同寻常之处，除了在于它是最近诞生的和开源的以外，它还是模块化的。它的核心是一个名为RV32I的基础ISA，运行一个完整的软件栈。RV32I是固定的，永远不会改变。这为编译器编写者，操作系统开发人员和汇编语言程序员提供了稳定的目标。[2]

3. 开源

RISC-V全面开源，且具有全套开源免费的编译器、开发工具和软件开发环境（IDE），其开源的特性允许任何用户 自由修改、扩展，从而能满足量身定制的需求，大大降低指令集修改的门槛。而ARM需要支付高昂的IP费用才可使用，甚至需支付“预付款”才可看到细节。

4. 大量成员推动迭代

迄今为止，全球已有超过 325 家公司和机构加入了 RISC-V 基金会，其中既包括高通、英伟达、三星和谷歌等国际巨头，也有阿里巴巴、华米、华为、芯原、乐鑫等中国公司的身影。 RISC-V基金会负责维护RSIC-V指令集标准手册与架构文档，每年 RISC-V基金会都会举办各种专题讨论会和全球活动。

5. 适用于互联网前沿技术的应用场景

随着物联网、移动计算、人工智能、大数据和云的快速发展，迫切需要底层芯片在算力上的驱动，由于RISC-V指令集以模块化的方式组织在一起，可以通过一套统一的架构满足各种不同的应用场景，并且由于开源不受专利限制、能够任意移植调用软核等优势，成为人工智能与物联网时代的新秀。

2.2 RISC-V 指令集

指令集经典的五级流水线包括：取指、译码、执行、访存和写入。

取指阶段：RISC-V 通过对指令编码的规整、简化，提高取指速度。 同时，在指令编码增加必要的要素、或通过对指令功能的明确定义，减少了取指时的判断时间，从而提高取指速度，降低损失。

译码、执行阶段：RISC-V 拥有规整和简洁的指令编码，提高了译码速度，降低了硬件设计负担。同时，依托可选的压缩指令子集， RISC-V 提高了代码密度，执行阶段无需区分指令长度，提高了执行效率。

访存阶段：RISC-V 通过对指令的简化和限制，虽然降低了部分性能，但也降低了访存部分硬件实现的难度。

3. RISC-V 展望

3.1 RISC-V 市场前景

3.1.1 IoT市场

在半导体的历史上，X86、ARM作为主流架构一直都占有着很大的市场。随着物联网时代的来临，RISC-V作为新兴架构，以其精简的体量，或许在未来的IoT领域中能取得绝对的优势。因为IoT领域对AI芯片即要求高计算能力，又需要低延迟。所以，IoT芯片设计速度要快、成本要低、能量身定制。同时嵌入式市场具备少量多样的特点，在各细分应用场景并未形成真正壁垒，架构的选择五花八门。目前，国内外已有多家芯片企业投入大量资金研发RISC-V在IoT领域的应用。

3.1.2 服务器市场

虽然目前RISC-V的高性能市场一片空白，但RISC-V本身用来设计高性能芯片是没有问题的，学术界已经有基于RISC-V 架构的511核处理器（Celerity）。只是基于RISC-V的低门槛特点，进入的企业体量较为小巧，没有足够的资金做长期布局与研发，高性能等需要较长研发时间的领域尚无人尝试。

3.1.3 手机市场

根据SiFive首席执行官Naveed Sherwani的预测，两年之后RISC-V就会进军手机市场，与高通、苹果、三星、联发科等ARM公司抢智能手机处理器市场，同时有可能威胁低功耗笔记本处理器。目前ARM公司的营收数据略有下滑，导致其作出了相应的改善策略，不再需要付费才能看到设计细节。

3.2 RISC-V 在中国的发展

3.2.1 中国RISC-V联盟

2018年11月，中国开放指令生态（RISC-V）联盟于8日在浙江乌镇召开的世界互联网大会上宣布成立。联盟理事长由中国工程院院士、中科院计算所研究员倪光南担任。图灵奖得主、美国加州大学伯克利分校教授David Patterson在成立仪式上发布了由中科院计算所翻译的中文版《RISC-V手册》。

RISC-V中国联盟希望用10年左右的时间，到2030年逐步完成开源芯片生态的建立。据了解，RISC-V中国联盟发起单位包括中科院计算所、北京大学、清华大学、百度、中芯国际等近20家研究机构和企业，目前已有一批企业构建了开源芯片关键技术。但只有RISC-V指令集还远远不够，还需要开发基于RISC-V的开源工具链、开源IP、开源SoC等才能形成开源芯片生态，这需要更多支持开源芯片的力量参与和贡献。

3.2.2 国产RISC-V处理器

1. 蜂鸟E200Core与SoC

蜂鸟E200系列处理器是由芯来科技公司开发的一款开源RISC-V处理器。蜂鸟E200主要面向极低功耗与极小面积的场景，非常适合替代传统的8051内核或者Cortex-M系列内核，应用于IoT或者其他低功耗场景。

2. 黄山1号

华米科技推出的黄山1号芯片是全球首款集成了AI神经网络的可穿戴处理器，其拥有四大核心人工智能引擎，包括心脏生物特征识别引擎、ECG Pro以及心律异常监测引擎。同时，它还是全球首款RISC-V开源指令集可穿戴处理器，具备AI驱动、闪电性能、苗条功耗三大特点。

3. 玄铁910

阿里巴巴旗下半导体公司平头哥正式发布了一款RISC-V处理器玄铁910，是目前业界性能最强的一款RISC-V处理器，它可以用于设计制造高性能端上芯片，应用于5G、人工智能以及自动驾驶等领域。在性能方面，玄铁910支持16核，单核性能达到7.1Coremark/MHz，主频达到2.5GHz，比目前业界最好的RISC-V处理器性能高40%以上。[3]

3.3 RISC-V技术结合

RISC-V也可以和其他当前流行的前沿技术思想进行结合，例如在AI层面，使用卷积神经网络(Convolutional Neural Network,CNN)的硬件加速与通用CPU相结合，既有通用性，又有针对具体问题情景的优化，成为一种高效地解决卷积神经网络加速问题的方案。以RISC-V为代表的开源处理器加上加速器的模式并结合全自动化设计方法,有助于更高效地进行相关设计，也在前沿领域得到了广泛的研究和实现。[5]

参考文献

1. 潘树朋, 刘有耀. RISC-V微处理器以及商业IP的综述[J]. 单片机与嵌入式系统应用, 2020(6).
2. David Patterson, Andrew Waterman,RISC-V手册[M]. http://crva.ict.ac.cn/documents/RISC-V-Reader-Chinese-v2p1.pdf,2020:13-15.
3. 胡振波.手把手教你设计CPU——RISC-V处理器篇[M].北京：人民邮电出版社，2018：46-50.
4. 雷思磊. RISC-V架构的开源处理器及SoC研究综述[J]. 单片机与嵌入式系统应用, 2017(2):56-60,76.
5. 傅思扬,陈华,郁发新.基于RISC-V的卷积神经网络处理器设计与实现[J].微电子学与计算机,2020,37(4):49-54.