Architettura pt.2

in sintesi ma non troppo, con colori carini.

Grazie a:

- oppunti del Mega per la teoria
- evodica e @ Emre per
- -me per la bellezza di questi appunti :>

ECCEZIONI

GESTIONE DI:

ECCEZIONI Origine interna eventi distinti dai salti che alterano il flusso sequenziale INTERRUPT origine esterna

e.g. due tipi di eccezioni possono essere l'esecuzione di un'istruzione non valida e l'averflow aritmetico

OPERAZIONE FONDAMENTALE salvare l'indirizzo dell'istruzione che genera l'istruzione nell'EPC, exception program counter e trasferire il controllo ad un indirizzo preciso del sistema operativo, che a sua volta potra intraprendere le giuste azioni:

interrompere l'esecuzione oppure
 utilizzare l'EPC per determinare il punto da cui partire.

COMUNICARE L'ECCEZIONE ci sono due metodi per farlo:

- [MPS] si prevede un registro dedicato cause register contenente un campo che indica la causa
 - interrupt vettorizzati l'indirizzo a cui si deve trasferire il controllo viene determinato dalla causa dell'eccezione stessa

Nel dettaglio, in MIPS si ha:

- istruzione indefinita dopo lo stato 1 non si ha alcuna istruzione, il campo op non identifica alcun opcode e si avrà lo stato 10 (eccezione per istruzione indefinita)
- overflow aritmetico l'ALU riesce autonomamente ad identificario e si ha un segnale chiamato overflow come output che porta allo stato 11 (eccezione per overflow aritmetico)
- e vengono aggiunti 2 nuovi segnali di controllo:

 EPCWrite
- · CausaWrite
- · PCsrc, che è un segnale aggiuntivo di 1 bit per fornire il valore corretto al bit meno significativo del cause register, detto Causa Int

ALTRE MODIFICHE ALLA DATAPATH • Il multiplexor anteposto al PC diviene di 4 ingressi: un ingresso aggiuntivo connesso alla costante Ox (0000000, selezionabile con PCSource-11 · in EPC decessore scritto PC-4, quindi l'input dell'EPC è collegato all'output della ALU eventuali eccezioni annidate si gestiscono con politica FIFO IMPLEMENTAZIONE MIPS Introduce i sequenti registri: · BadVAddr indirizzo di mamoria di una reference di memoria sbagliata (bad address) · Status interrupt mask · Cause tipo di eccazione indivized dell'istruzione the ha causato l'eccezione · Config Configuratione Lo accessibili con l'istruzione mfc0 e mtc0 interrupt mask contiene 1 bit per agnuno dei 6 livelli hardware e z sofware d: interrupt {1 allows interrupt 0 disables interrupt Quando arriva un interrupt, imposta il suo interrupt pending bit nel caux register. Quando è in pending, interromperó il processore quando la sua mosti lat sova aftiva. status register offre alla interrupt mash, contiene: • User made 0=Nernal mode, Spim ë 1 perchë van implementa la Mernal mode exception level 1 dopo il verificarsi di una eccezione, e è 1 blocca la gestione di altre interrupt o exception · interrupt enable 1 per consentire le interrupt 31 15 2 Cause register Branch Pending Exception interrupts 15 Status register

EXCEPTION HANDLER IN MIPS

- · Sitrova alla locazione oxeoooodeo del segmento Nevnel text
- Registri del coprocessore viservati al gestore:
- \$NO , \$N.1

Deve preservare tutti i legistri macchina, travne i due precedenti • MIPS rileva e tratta le eccezioni PRIMA del ampletamento dell'esecuzione della istruzione

- MIPS rileva e tratta le eccezioni PRIMA dal completamento dell'esecuzione della istruzione corrente:
 - se l'eccezione era interruzione, l'esecuzione deve riprendere dall'istruzione corrente (EPC)
 se si tratta di un altro tipo di eccezione e si può proseguire, l'esecuzione deve riprendere
 dall'istruzione successiva (EPC+4).

GESTIONE 1/0

GESTIONE DELLE PERIFERICHE

Si usa la parte di memoria dove ci saranno gli vari spazi dedicati alle varie periferiche e agni registro della periferica appare anche in memoria in una locazione dedicata, permette le operazioni di accesso alla periferica esattamente come le letture e scritture in memoria

periferica componente con cui la cou comunica mediante un interfaccia costituita da registri periferica e specifica la periferica coinvolta in uno certa operazione mediante un indirizzo

INSEME MINIMALE OI REGISTRI DI INTERFACCIA se nel bus si ha la giusta combinazione binaria si attiva la periferica corrispondente

I registri di interfaccia nella comunicazione tra cru e periferica:

- registro di stato rappresenta lo stato della periferica
- registro dati registro di input/output per la cru a seconda della periferica (di ingresso come lo tastiera, o di uscita come la console)

PROBLEMA DI CONTROLLO

La CPU esegue ininterrollamente istruzioni ad una certa frequenza mentre le periferiche generano dati solo in certi momenti ad una certa frequenza.

Losi introduce il controllo di programma la cou controlla il valore del registro di stato di una periferica e ne copia il valore della locazione nello spazio di indirizzamento in cui è mappato ad un registro della cou, per poterlo usare successivamente in una

comparazione: { PERIFERICA NON PRONTA: riese que il controllo fintantoché é pronto, senza fare altro PERIFERICA PRONTA: inizia il trasferimento dei dati

Questo "stallo" è chiamato busy wait.

TRASFERMENTO

Il trasferimento dal registro della periferica alla memoria dati si ottiene caricandone prima il valore nei registri della cpu, una lw/sw da registro periferica e poi una lw/sw Con la memoria.

EFFICIENZA DELLA GESTIONE

Ci sono due metodi di valutazione:

· banda passante quantità di dati che si può trasferire per unità di tempo, misura di flusso

• latenza tempo che intercorre tra l'istanza Ready, che indica che la periferica è pronta, e l'istante in cui il dato viene trasferito, misura di tempo

TRASFERIMENTO MULTIPLO DI DATI

Stesso nucleo di comunicazione (ciclo interno) che dovrà essere ripetuto molte volte, in un ciclo esterno che comprenderà altre istruzioni ausiliarie:

imposto in due registri il numero di byte da trasmettere e un puntatore alla locazione di memoria dove risiedono

inizio procedura

inizio ciclo esterno

Carico in un registro della cpu il

totti i dati sono trosmensi?

No

promino dato da trosmette in periferica

Five della procedura
del trosferimento dati

trasferimento
del contotore dei
bighe rimasti e incremento
del puntatore al buffer

URGENZA DI TRASFERIMENTO

Alcune periferiche hanno più urgenea di trasferire i dati, quindi esistono eventuali interruzioni durante l'input/output, chiamate interrupt, che libera la cou dal busy/wait e fa comunicare cou e periferiche sons a l'interventa diretto della cou

senea l'intervento diretto della cpu. Serve hardware aggiuntivo:

- · bus di controllo che trasmette il segnale ready dalla perifevica alla cpu
- quando una periferica genera un'interrupt, la CPU esegue una serie di istruzioni predefinite contenuta a partire dalla locazione di memoria prestabilita dentro quella dedicata al Kennel che sono:
 - · salva lo stato della computazione al momento dell'interrupt
 - · identificazione della periferica interrompente
 - gestione della periferica, col trasferimento del dato
 - ripristina lo stato della computazione a prima dell'interruzione
 ritorno dell'interrupt (eret)

TIPI DI GESTIONE

- Unica linea di interruzione pertutte le periferiche, si ha un unico gestore ma ciè, nella CPU, modo di analizzare lo stato di alcune linee di interruzione grazie al cause register (scelta di MIPS)
- Vettorizzazione l'interrupt genera un codice che la identifica su delle linee di bus dedicate. Quando arriva l'interrupt la cru usa il codice come spiazzamento nel vettore interruzioni ed esegue
- il codice all'indirizzo "base del voltore+codice periferica".

 direct memory access si rende la periferica autonoma nell'accesso alla memoria, così da renderla capace di gestire da sola i trasferimenti, liberando la cou dal busy/wait. Si aggiun gono due registri che specificano indirizzo di memoria con il quale scambiare dati

 specifica la quantità dei dati da trasferire.
- performance elevate a livello di banda passante e latenza

IMPLEMENTAZIONE MIPS

Un device terminale é composto da due unita indipendent:

- receiver riceve l'input dal terminale
- transmitter trasmette l'input alla console Un programma li controlla usando 4 registri:
- •receiver control register Oxffff0000, si usano z bit : ready, 1 se e presente un input
- interrupt enable, richiesta interrupt
- receiver data register 0xffff0004, 8 bit de conservano l'input (1 cavattere)
 - transmitter control register 0xffff0008, si usano 2 bit: ready, 1 se é pronto ad acceltave • interrupt enable, richiesta interrupt
 - transmiller data register 0xffff000c, 8 bit the rengono inviati alla console

CACHE

GERARCHIA DI MEMORIA

Un programma non accede a tutle le sue istruzioni e a tutti i suoi dati con la stessa probabilità. Come soluzione si è trovata la gerarchia di memoria che consiste in un insieme di livelli di memoria, ciascuno caraflerizzato da una diversa velocità e dimensione.

PRINCIPIO DI LOCALITÀ

Un programma in un certo momento accede soltanto ad una piccola porzione del suo spazio di indirizzamento.

Ci sono due tipi di località:

- temporale ciè la tendenza a riferirsi allo stesso demento in poco tempo
- spazide c'è la tendenza a riferirsi ad elementi con indirizzi vicini tra loro Questo principio struttura la memoria in modo gerarchico:
- + vicina al processore => + veloce
- + grande => + lontan a
- + costosa => + Vicina al processore
- + economica >> + lontana

DEFINIZIONI BASE

tutti i dati sono nel livello più basso.

• blocco/linea la più piccola quantità di informazione che puó essere presente/assente in

Un livello di memoria vicino alla CPU contiene dati memorizzati in ogni livello sottostavite e

una gerarchia di memoria

- hit l'informazione richiesta dal processore si trova in uno dei blocchi nel livello superiore di memoria
- miss l'informazione richiesta dal processore non sitrora in uno dei bloodhi nel livello superiore di memoria
- hit rate frequenza di hit, frazione degli accessi alla memoria nei quali l'informazione richiesta è stata trovata nel livello superiore di memoria.
- · miss rate frequenza di miss, frazione degli accessi alla memoria nei quali l'informazione richiesta non è stata trovata nel livello superiore di memoria.
- · hit l'miss rate determina le prestazioni

- tempo di hit tempo di accesso al livello superiore della memoria, compreso il tempo Necessario a stabilire se il tempo di accesso si risolva in un successo o in un fallimento
 - penalità di miss il tempo necessario a sostituire un blocco dal livello superiore con un nuovo blocco del livello inferiore della gerandia, e trasferire i dati di questo blocco al processore

DIRECT MAPPED CACHE

La cache è il livello della memoria gerarchica che si trava tra il processore e la memoria principale.

La direct mapped associa una solo locazione della cache ad ogni Word della memoria definendo una corrispondenza tra l'indirizzo in memoria e la locazione nella cache.

Per trovare il blocco che corrisponde ad un indirizzo della memoria principale:

indirizzo del blacas % numero di blacchi della cache

- Si hanno poi i seguenti campi:

 tag contiene informazioni per verificare se una word della cache corrisponde ad una word

 cercata
- · indice usato per selezionare il blocco della cache
- · blocco di validità indica se il blocco di memoria associato contiene (True) o no (False) un campo valido
- E le seguenti dimensioni:
- dimensione della cache 2h blocchi, n bit usati per l'indice
- 2^m words, assia m+2 byte, per cui m bit vengono usati

 per individuare una word all'interno di una bocco, mentre 2 bit

 per individuare un byte all'interno di una word

 dimensione del campo tag 32-(n+m+2)

· numero totale di bit 2" (dim_bbcco+dim_code+bit_validità) =2" (zm.32+(32-(n+m+2))+1)

- Le prestazioni sono:
- blocchi più grandi => diminuisce la frequenza di miss
- se troppo grandi vispello alla cache => cresce la frequenza di miss, infatti i blacchi vengono scaricati nella cache prima avacora di utilizzare i dati.

Inoltre => cresce il costo di una miss

ACTRI TIPI DI CACHE

· fully associative agni blocco puó essere collocato in qualsiasi locazione della cache, per trovarlo

é necessario cercarlo in tulle le linee della cache, comportando leviletta e costo. Quindi, non viene impiegata alcuna indicitazione.

• set associative soluzione intermedia: ciascun blocco della memoria ha a disposizione un numero Fisso di locazioni in cache.

I blocchi sono raggruppati in set => ogni indirizzo di memoria corrisponde ad un Unico set e puó essere Ospitato in un blocco qualunque appartenente a quel set

Stabilito il set, per determinare se un certo indirizzo è presente in un blocco del set è

·il blocco è disponibile dopo l'hit/miss e la salezione del set, mentre in una ad accesso diretto il

necessario confrontare in parallelo i tag di tutti i blocchi Ha degli svantaggi:

* N comparatori invece di 1

· Ulteriore ritardo

blocco è disponibile prima della decisione hit/miss

ALGORITMI PER LA SOSTITUZIONE DI PLOCCHI

Nell'accesso diretto, se il blocco di memoria è mappato in una linea di cache già occupata, si elimina il contenuto precedente della linea e si rimpiazza con il nuovo blocco

Nella fully, ogni bboxo è un candidato. Nelle set, ognuno depli n blooch; del set

In particulare, nelle ultime due si pus seguire una politica: · random

- · Least recently Used
- · first in first out

GESTIONE DELLA MISS

- In generale, quando ciè una miss: • inviare Pc-4 alla memoria
- · lettura della memoria
- · scrittura nella cache
- · riawio dell'istruzione de ha causato la miss

ACCESSO IN SCRITTURA

- Scrivere nella cache comporta il dover aggiornare i livelli inferiori della gurarchia di memorie
- Ci sono 3 tecniche risolutive:
- · Write-through i dati sono scritti nella cache e nel livello inferiore. E facile, ma diminuisce la velocità e aumenta il traffico sui bus
- · Write-back i dati sono scritti solo nella cache. Il blocco viene scritto al livello inferiore solo quando de essee sostituito.
- La scrittura avviene alla velocità della cache, ma ogni sostituzione pus provocare un trasferimento in memoria · Write-buffer interposto tra la cache e la memoria di livello inferiore, il processore scrive
- cade e buffer, poi il controller di memoria scrine il buffer in memoria
- É gestito UFO: è efficace se la frequenza di scrittura è « 1/write cycle, altrimenti il buffer pur andare in saturazione.

WRITE MISS Possono essere indolle dalle scritture.

Soluzioni possibili:

- · write allocate il blocco viene caricato in cache a si effettua la scrittura
- · vo-write allocate il bloco viene scritto diretamente nella memoria di livello inferiore senea essere
- trasferito in cache

DATAPATH

REALIZEAZIONE DI UNA DATAPATH

- Si stabilisce il set di istruzioni da implementare
- · Si identificano i componenti del datapath
- · Si stabilisce la metodologia di clocking
- 5: assembla il datapath e si identificano i segnali di controllo
- Si determina il setting dei segnali di controllo, per ogni istruzione
- Si assembla la logica di controllo
- Consideriamo un processore MIPS che esegue operazioni:
 - · aritmetico-logiche add, sub, and, or, sit
 - interazione con la memoria lw, sw
 - · salto beq, i

PASSI PER L'ESECUZIONE DI UN'ISTRUZIONE

- Fetch legge l'istruzione dalla memoria e la salva nell'IR
 - · l'indirizzo di memoria che indica l'istruzione da leggere si trova nel PC
 - · dopo la lettura, con l'Azu si incrementa di 4 il PC
- · decode decodifica i vari campi dell'istruzione per decidere quali sono i passi di esecuzione
- execute esegue i passi necessari per eseguire l'istruzione

IMPLEMENTAZIONE

- · Fetch implementata con instruction memory, program counter, Adder
- · Decode identifica opcode e, se necessario, Func code
- Execute: R-tope con registers e ALU
 - · load and store con data memory unit e sign-extension unit
 - Beq con ALU, Adder, registri, sign-extended

METODOLOGIA DI CLOCKING • singolo ciclo ciclo singolo di lunghezza fissa uguale al tempo necessario per esaguire l'istruzione piú lunga ogni istruzione viene eseguita in un solo ciclo di clock. Comporta delle sfighe: · le istruzioni sono rallentate · Unitā funzionali replicate · multiciclo cido di lunghezza fissa più corto ogni istruzione viene eseguita in più cidi di clock, comporta che: · le unitá funzionali sono usate più volte

si usano registri aggiuntivi per memorizzare i risultati parziali nell'esecuzione delle istruzioni.

IMPLEMENTAZIONE MULTICICLO

- registri aggiuntivi che memorizzano Valori ivitermedi:
 - instruction register memory data register

 - registri A e B

OPERAZIONI

· ALVOUT

- · riutilizzo delle unità funzionali:
- · ALV usata anche per calcolare i salti e incrementare il PC
- · memoria usata sia per leggere le istruzioni che per leggere /scrivere i dati

PASSI PER L'ESECUZIONE MULTICICLO

L'istruzione più lunga si esegue in 5 passi, quella più corta in 3 passi.

Operativamente, per ogni passo, abbiamo le seguenti operazioni e i seguenti segnali di controllo:

fetch per tutle le istruzioni Passo 1

- S.DI CONTROLLO · IR = MEPC] · MemRead, per leggere dalla memoria PC = PC+4
 - IRWrite, per scrivere IR
 - · lor D, per indicare l'indirizzo da done leggere dalla memoria

 - · ALUSICA, ALUSICB, ALUOP, per incrementare ;1 PC
 - · PCWrite, per salvare il nuovo valore del PC

decode per tulle le istruzioni Passo 2	
OPERAZIONI	S. DI CONTROLLO
• A = Reg[R[25:21]]	Aug A 3
	ALUSICB per il calcob di un ALUSICB eventuale branch
Ba Reg [IR(20:163]	N N N N N N N N N N N N N N N N N N N
 ALVOUT = PC+ sign_extended (IRC15:03) << Z 	• ALVOP J
Passo 3:	
execute per le istrucioni lw e sw	
OPERAZIONI	S. DI CONTROLLO
 ALVOut = A + sign_extended (IRC15:03) 	ALUSICA per il calcolo dell'indirizzo
	· ALUSICB di memoria per lw o sw
	• ALVOP)
execute per le istruzioni R-type	
operazion!	S. DI CONTROLLO
• ALVOUT - A op B	• AWSrcA)
	ALUSING & par il calcolo aritmetico-logico
	· ALVOP J
Breake per le istruzioni beq	
OPERAJONI	S. DI CONTROLLO
• se A==B allora Pc=Auout	• ACUSICA)
THE SHOW ICE PRODUC	ALUSICB tra A e B
	• ALVOP
	• PCWriteCond & par scrivere PC
	• PC Source)
per le istruzioni jump	
OFFREION	S DI CONTROLLO
• PC = (PC[34:28], IRC25:0] << Z)	• PCWrite } per scrivere PC
10 - (FCLOT : CG3 , IRCA3: U3 CC)	The state of the s
	• PCSource J

exi	ecute per le istri	rioni lw e sw											
	OPERAZIONI		S. DI CONTROLLO										
	· HOR = M[ALUOUL]		• lorD, per indicare l'indivizeo di mamoria • MemRead, per leggere dalla memoria										
	MEALUOUT 3 = B	appec.											
	MC MEDICOL 3 - 5		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1										
			•Hen Write, per scribe nella memoria										
6e	cute per le istru	zioni R-type											
	OPERAZIONI	100.00	S.DI CONTROLLO										
	· Reg [18(45:41]]	-ALVOUT	Regilite, per scrivere nel register file										
			· Reg Dest, per indicare il registro da scrivere										
			· MemToReg, per server il valore mello acuont										
Pa	560 S:												
240	ake per l'istru	zicane. lw											
	OPERAZIONI		S. DI CONTRAIO										
		L-wate	(Mat 4 1992 12)										
	· Reg[IR[20:16]	3 - NOX	RegWrite, per poter scruce nel register file RegDest, per indicate il registro da scrivere Hentoper and scrivere										
			· MemToReg, per sense il valore dalla monoria										
[n]	sintesi:												
.00.5%	1.0 1.0 1.0 1.0 1.0 1.0 1.0 1.0 1.0 1.0	9 1	memory-reference branches Jumps										
nstr	nome- letion fetch	R-type	IR <= Memory(PC)										
netu	action decode/register fetch		PC <= PC + 4 A <= Reg [IR[25:21]]										
irates	minor danager register return		B <= Reg [IR[20:16]]										
	ution, address computation,	ALUQUI <= A op B	ALUOut <= PC + (sign-extend (IR[15:0]) << 2) ALUOut <= A + sign-extend if (A == B) PC <= [PC [31:28]										
And the last	h/jump completion ory access or R-type	Reg [IR[15:11]] <=	(IR[15:0]) PC <= ALUOUT (IR[25:0]),2'b00] Load: MDR <= Memory[ALUOUT]										
	letion	ALUOut	or Store: Memory [ALUOut] <= B										
			Store: Memory [ALUOut] <= B Load: Reg(IR(20:16)] <= MDR										
Vemo	ory read completion		Load. Reg[IR[20 10]] <= MDR										

ESERCIZI PROBABILI

- 1) Tutti gli esercizi con il data path seguono questo schema, in base alla richiesta:
- Scrittura nel register file => add, and, lw, or, slt, sub
- · registro B sorgente ? add, and, beq, or, slt, sub, sw ma se specifica "usato nella · contenuto del registro B. ALU", si toglie sw
- * registro A sorgente => tutle meno j
- · due o più somme => tutte le istruzione
- · due somme e una sottrazione -> suo, beg sit
- · due somme and, beg, i, or, sit, sub (NO ADD!)
- · sattrazione -> beg, sit, sub • tre somme => add, lw, sw
- 2) Se il registro cause assume il valore 0x00000100, quale eccezione si è verificata?
- - 0x00000100 => acococoa [mantiem i bit da z a 6]

 - 0 -> interrupt [per conscere l'eccezione, consultare
 - tabella pg. 34, Appendice A]
- 3) Se assume valore 0.00000018, quale eccezione si è verificata?
- 8001 1088

6 => IBE error

tip 0x00000000 -> hessung interruzione/eccezione

4 Considerando di avere una cache di 16 blocchi di 4 words, a che humero di blocco viene mappato l'indirizzo 64 (indirizzo al byte): Metodo @Koglas log(blocchi) = bit indice 109 (16)=4

log (words) = "offset" log (4)=2 offset reale = offset + 2 = 2 + 2 = 4

Convertire in binario 64 = 1000000 dal bit meno significativo, cancello l'offset Ora si considerano i bit dell'indice, se sono meno 0100 si aggiungano O a sinistra

nº di blocco Metodo @Emre

- · troviamo l'indice come il metado precedente Amplezza = Words 4 byte 4.4 = 16
- Indirizzo al byte = 64 (da consegna)
- Indirized di blocco = indirizzo bate = 54 = 4 → 0100 % blocchi = ris 4%16 = 4 byte blocco

e hit probability 0.8, qual è il numero medio di CP1? nit = 0.8 humero medio = cp. hit + chp. miss = miss = 1 - hit = 1-0.8=0.2 = 10.0.8+15.0.2=8+3=11

5 Data una macchina con 10 CPI per accessi solo in cache, 15 cicli di miss penality

6 Considerando i dati dell'esercizio precedente, con 2.2 GHz di freguenza di clock, qual è la velocità media in istruzioni/secondi?

Frequenza z - 2 GHz $= z \cdot 2 \cdot 10^9$ Hz $= 22 \cdot 10^6 = 2 \cdot 10^6 = 200$ milioni

W

tip scala di multipli e sottomultipli

408 GIGA MEGA KILO ... MILLI TERA

MICRO NANO

PICO

-																								
7	Di	seg	juito	e.	ser	isi	Sim	ili s	عاالع	cai	che													
	4.1	Si	50p	ρOV	ngo	a di	ave	re 1	una.	cacl	ne (a m	appo	199ic	di)	retto	(0)	n 4	bloo	dhi a	da z	. wo	rds.	
		Se	lac	ad	he	par	te v	noti	a e	si e	5e 9	UR 2	. voll	e u	n la	p c	he (tiliz	20	le lo	ca Zi	oni d	1 MEN	noria
			.,3,								-													
						3																		
		4 }	oloco	:hi				5	z	3	4	4	1	L/w			.,							
		2 '	Word	s									Į	L/W	ora	স	и	د٦						
		5, z	,3,4	1,4	ł			ے	1	4	2	2)	% bloc	bloo	chi	7	64						
						rov	tenut	0					J											
								Z	1	1	2	2	E											
														bloc	2CO									
		В	LOCCH	Ц	C		ENO.	10																
			0																					
			4			1	1	1	4															
			2		2	2	S	2	2															
			3								۲.													
					m	1/11	h	h	h	=>	. }	2 m 3 h	i 5.5											
	7.2	4	bloca	ly:					6	9	44	14	4	١,	14.									
			WOY						4	7	2	3	o	4	. J									
			9,4		4.	L			4	z	Z	3	0) i	7.4									
		,	57/2140	,	,				191	799	h	m	ומי	->	84	m	\$5							
															(:	L n	Ľ							
	7.3	8	bloco	hi					7	9	42	Z	6	١.	1,									
			WOV						3	4	6	J	3)u	الم									
		7.	1 ر د	2 2	2 6				3	0	6	4	3	7.	. &									
		,		1	,-				m	m	m	m	h	=>	Ţ	4 mi	SS							
															Ĺ.	4 VI	C							

suppon	ga di sa	rivere	dati	in ma	niera	#2 que	nziale	. in (in vel	tore in	mevnor	ia
0×0016	00000	a Oxa	FOOK	FF (es	tremi i	ndusi,	indiviz	Zame	nto a	bute !). Vi si	q
		2500										
xranno de	opo aver	scritto	tutlo i	l vellor	e?							
AHezza=	16 bloods											
								di tukk	•			
	ox 0016 a cache ota, alloc aranno de AHezza = Ampiezza	Ox 00100000 Ia cache a Mappota, alloca sulla su uranno dopo aver Altezza = 16 blocch Ampiezza = 4 word:	Ox 00100000 a Ox 0x Ia cache a mappaggio ota, alloca sulla scrittura kranno dopo aver scritto Altezza = 16 blocchi Ampiezza = 4 words => 4.0	Ox 00100000 a Ox 001007 Ia cache a mappaggio diretto ota, alloca sulla scrittura e odo kranno dopo aver scritto tutlo; Altezza = 16 blocchi Ampiezza = 4 words => 4.4byte =	Ox 00100000 a Ox 001007FF (esta cache a mappaggio diretto con 16 ota, alloca sulla scrittura e adolta una cranno dopo aver scritto tutto il vetton Altezza = 16 blocchi Ampiezza = 4 words => 4.4 byte => 16 by	Ox00100000 a Ox001007FF (estremi) la cache a mappaggio diretto con 16 bloa ota, alloca sulla scrittura e odotta una politic aranno dopo aver scritto tutto il veltore?	Ox 00100000 a 0x001007FF (estremi inclusi, la cache a mappaggio diretto con 16 blocchi da 4 ota, alloca sulla scrittura e odotta una politica di mi ranno dopo aver scritto tutto il veltore? Altezza = 16 blocchi Ampiezza = 4 words => 4.4 byte => 16 byte gran.	Ox 00100000 a Ox 001007FF (estremi inclusi, indiviziona cache a mappaggio diretto con 16 blochi da 4 word; ota, alloca sulla scrittura e odotta una politica di write-bo aranno dopo aver scritto tutto il vettore? Altezza = 16 blocchi Ampiezza = 4 words => 4.4 byte => 16 byte grandesza a	Ox 00100000 a Ox 001007FF (estremi inclusi, indivizzame la cache a mappaggio diretto con 16 blochi da 4 mord; se lo ota, alloca sulla scrittura e odotta una politica di mrite-back, aranno dopo aver scritto tutto il veltore? Altezza = 16 blocchi Ampiezza = 4 words => 4.4 byte => 16 byte grandesza di tutt	Ox 00100000 a Ox 001007FF (estremi inclusi, indivizzamento di la cache a mappaggio diretto con 16 blochi da 4 word; se la cadota, alloca sulla scrittura e odotta una politica di write-back, quant aranno dopo aner scritto tutto il vettore? Altezza = 16 blocchi Ampiezza = 4 words => 4.4 byte => 16 byte grandesza di tutto	Ox 00100000 a 0x001007FF (estremi inclusi, indivizzamento al byte) la cache a mappaggio diretto con 16 blochi da 4 mord; se la cache, ini ota, alloca sulla scrittura e adotta una politica di mrite-back, quanti writ aranno dopo aver scritto tutto il veltore? Altezza = 16 blocchi Ampiezza = 4 words => 4.4 byte => 16 byte grandezza di tutto	Altezza = 16 blocchi Ampiezza - 4 words => 4.4 byte => 16 byte grandesza di tutto

dimensione = 2048 bute = 128- noblocchi = 112 [numero di write-back]

Ampiezza 16 byte

Si consideri un processore con doch a 10 MHz, in grado di eseguire tutte le istruzioni in 5 cicli di clock. Questo processore ha una periferica che genera dati da 4 byte alla frequenza di 100 KHz. Supponendo che per arrivare all'istruzione che sposta il dato alla periferica ci vogliono 120 istruzioni dell'handler e che dapo il trasferimento ci vogliono atre 20 istruzioni dell'handler, si dica se è possibile gestire il trasferimento o se il processore perde dati:

Somma_istruzioni cicli_clock freq. periferica = freq. cpu => riesce, ma non ananza il programma

< freq. cpu => si riesce a fare tutto

(80+120) · 5 · D. 1 MHz = 200 MHz > 20 MHz => perdita di dati

0x001007FF => 0111 1111 => 2047 +1 => 2048

Empirica mente:

• CPU > periferica ⇒ si riusando andre...

- CPU < periferica => Non a possibile...
- CPU = periferica => In linea teorica...

5: supponga che un programma impieghi dooms per essere eseguito su una macchina sprowista di Cache e con un tempo di accesso alla memoria RAM di 50nz. Si supponga di eseguire lo stesso

programma su una macchina con lo stesso tempo di memoria RAM e con una cache con tempo di accesso di 1 ns (10°3). Se la hit rate è 0.35, qual è il tempo di esecuzione del programma?

Troviamo N, nº di accessi in memoria 100 ms 100 ms 2000000 Quindi abbiomo, con la cache: Y hit accesso_cache + 7 miss accesso_ram =

= 2000000 0.85.243+200000 - 0.05 - 50 45 = = 1300000+5000000 = 6300000 ns ~ 7 ms

11 Una cru mps esegue una istruzione ogni ciclo di clock, il clock della cru é 500 MHz, il device emette al massimo 1 Nb/s, impostare i registri del DMA occupa 10 cicli di clocki, Si vuole trasmettere un testo di z.10° byte. Qual e il rapporto de tempi

di impiego della cru nel caso di DNA e di 1/0 a controllo di programma? CDP: $t = 2.10^{\circ}$ byte = $\frac{2000 \text{ Mb}}{1 \text{ Mb/s}} = \frac{2000 \text{ s}}{1 \text{ Mb/s}}$ DNA: $t_1 = 10.1 = 2.10^{\circ} = 10^{14}$ $\frac{1}{5000 \text{ MHz}} = 2.10^{\circ} = 10^{14}$

Rapporto: 1044 = 1014

trasmettere e una banda passante di 1461s:

T = bate da trasmettere = 2000 XX = 2000 s 1 Wo/s bomda passante

12 Calcolare il tempo ditvasferimento con controllo di programma, avendo 2000 Nb da

13 Calcolare il tempo di trasfevimento con DNA, sapendo de impostare i registri del DNA occupa 20 cicli di clock, il clock ha una frequenza di 500 MHz:

Togmi cido = $\frac{1}{F}$ $\begin{cases}
10 \cdot \frac{1}{500 \, \text{MHz}} = \frac{1}{500 \, \text{MHz}} = \frac{1}{5 \cdot 10^{2}} = \frac{1}{5 \cdot 10^{2}$

94 Quanti bit sono necessari per una cache a mappaggio diretto con 16 K Byle di dati e blocchi da 4 word, assumendo un indirizzamento a 32 bit? 4 word = 16 byte per bbcco no. di blocchi = dati = 16 Ubyte = 1000 log (1000) = 20 => 20 n. di bit per il tag = 32 - 10 - 4 = 18 nº di bit totali = nº bbodhi totali (nºword·32 + bittag + bit validità)= = 2 to (4.32+18+1) = 147 Nb;t 15 Data una cache a mappaggio diretto con 8 blocchi di z word, sequenza indirizzi dal bloco 4, partendo da o bocco 4 => nº. 3 8 byte ogni bbcco: BLOCCO INIZIALE alternativa: ind. all byte $\times = 3 \times = 24$ (24) => da 24 in poi grandezza bbaco