Національний технічний університет України
«Київський політехнічний інститут імені Ігоря Сікорського»

Факультет інформатики та обчислювальної техніки

Кафедра обчислювальної техніки

Цифрова схемотехніка

Лабораторна робота

№2

«Розроблення модуля комбінаційного суматора».

Виконав: студент
групи ІО-42
Куліков М. М.
Номер у списку групи: 9
Перевірив:
Нікольський С. С.

Київ – 2026

Лабораторна робота №2

Тема: «Розроблення модуля комбінаційного суматора».

Мета: Вивчення особливостей функціональної побудови суматорів. Розроблення функціональної схеми суматора в САПР Quartus II.

Хід роботи:

Варіант: 4209_{10}, у двійковому коді: $100000\ 1110001_2$

Знайдемо h: h7 = 1, h6 = 1, h5 = 1, h4 = 0, h3 = 0, h2 = 0, h1 = 1.

Таблиця 1 – Визначення варіанту

Номер групи	Розряди номера ЗК	Номер варіанта	Розрядність суматора
IX-*2	h3 h2 h1	0 0 1	15



Рисунок 1 – Функціональна схема однорозрядного суматора в Quartus II



Рисунок 2 – Функціональна схема напівсуматора



Рисунок 3 – Логічна реалізація проєкту однорозрядного суматора



Рисунок 4 – Фізична реалізація проєкту однорозрядного суматора

Compilation Report - CLProject_Kulikov_IO42_v1

Propagation Delay

	Input Port	Output Port	RR	RF	FR	FF
1	in_x	out_p	5.965			6.369
2	in_x	out_s	6.077	6.035	6.488	6.437
3	in_y	out_p	6.478			6.912
4	in_y	out_s	6.599	6.581	7.020	6.999
5	in_z	out_p	6.611			7.053
6	in_z	out_s	6.720	6.676	7.132	7.120

Рисунок 5 – Аналіз швидкодії на основі звіту компілятора



Рисунок 6 – Функціональна схема повного однорозрядного суматора



Рисунок 7 – Логічна реалізація проєкту повного однорозрядного суматора



Рисунок 8 – Фізична реалізація проєкту повного однорозрядного суматора

	Input Port	Output Port	RR	RF	FR	FF
1	in_x	out_p	6.478			6.912
2	in_x	out_s	6.599	6.581	7.020	6.999
3	in_y	out_p	5.965			6.369
4	in_y	out_s	6.077	6.035	6.488	6.437
5	in_z	out_p	6.611			7.053
6	in_z	out_s	6.720	6.676	7.132	7.120

Рисунок 9 – Аналіз швидкодії на основі звіту компілятора

Таблиця 2 – Аналіз звіту компілятора

Звіти компілятора	Lab1_SM	Lab2_SM_v2
Total logic elements	2 (< 1%)	2 (< 1%)
Total registers	0	0
Total memory bits	0	0
Embedded multiplier 9-bit elements	0	0
Total pins	5 (3%)	5 (3%)
SM2	1 Logic Cells	2 Logic Cells
Actual Time	7,132 нс	7,132 нс

Отже, відповідно до варіанту, треба розробити 15-розрядний повний суматор. Оскільки схема комбінаційна, то керуючих сигналів нам не треба.



Рисунок 10 – Функціональна схема повного 15-розрядного суматора



Рисунок 11 – Логічна реалізація повного 15-розрядного суматора



Рисунок 12 – Фізична реалізація повного 15-розрядного суматора

Flow Status	Successful - Tue Feb 24 15:53:17 2026
Quartus II 64-Bit Version	13.1.0 Build 162 10/23/2013 SJ Web Edition
Revision Name	Lab2_SM_v3
Top-level Entity Name	Lab2_SM_v3
Family	Cyclone III
Device	EP3C5F256C6
Timing Models	Final
Total logic elements	17 / 5,136 (< 1 %)
Total combinational functions	17 / 5,136 (< 1 %)
Dedicated logic registers	0 / 5,136 (0 %)
Total registers	0
Total pins	47 / 183 (26 %)
Total virtual pins	0
Total memory bits	0 / 423,936 (0 %)
Embedded Multiplier 9-bit elements	0 / 46 (0 %)
Total PLLs	0 / 2 (0 %)

Рисунок 13 – Скриншот з розділу Flow Summary звіту компілятора



Рисунок 14 – Часова діаграма результату додавання двох чисел

Висновки:

Отже, під час виконання лабораторної роботи було вивчено принципи побудови комбінаційних суматорів, а також розроблено повний однорозрядний суматор на базових вентилях і за допомогою мегафункцій з стандартного бібліотечного модуля. Обидва підходи продемонстрували ідентичні часові (7,132 нс) характеристики завдяки алгоритмам оптимізації трасувальника Quartus II. Згідно з індивідуальним варіантом спроєктовано 15-розрядний суматор (для нього задіяно 17 логічних елементів), результати часового моделювання якого підтвердили правильність його роботи.