

	PCB			
No.	Item	Done	Check	Note
			/ Date	
	CheckList 说明:此文件是针对 1X32BIT 的 LPDDR3 的			
	layout 说明,性能和空间折中考虑。			
	PCB 阻抗控制说明			
1	DDR 单端线: 50ohm ±10%	Y		
	DDR 差分线: 100ohm ±10%			
	层叠结构说明			
2	请看附录 A			
	分组说明			
	地址组: A0~A9, CK, CKE0~1, CS0~1, ODT			
	数据组: DQ0-DQ7, DQM0, DQS0/DQS0N为一	Y		
	组,DQ8-DQ15,DQM1,DQS1/DQS1N为一组,			
	DQ组2与DQ组3类推			
	走线宽度说明			
3	单端走线线宽4mi1,差分100ohm走线3.8/8.8mi1;	Y		
	电源和地网络走线尽量=8mi1;			
	间距说明			
4	单端走线的线与线的间距(Air Gap)≥8mil;差	Y		
	分走线到其他线的间距≥8mil			
5	所有DDR信号线到其他网络、地铜皮的距离要≥	Y		
	10mi1			
6	数据组与地址组、数据组与数据组之间的距离要≥	Y		
	8mil			
7	BGA区域里: 线与线的间距 (Air Gap) ≥4mil;	Y		
	线与SMD焊盘的间距≥3.5mi1;线与过孔的间距≥			
	3. 5mil			
	等长说明			
8	地址组──相对于CK信号等长,误差范围为≤	Y		
	50mi1			
9	DQS组──相对于CK信号等长,误差范围为≤	Y		
<u> </u>	500mil			
10	数据组——DQO-DQ7/DMO相对于DQS0做等长,	Y		DQM0,DQM1 不符
	DQ8-DQ15/DM1相对于DQS1做等长,DQ组2与DQ组3			
	类推,误差范围为≤50mi1			
11	所有DDR信号线做等长时要考虑过孔长度的影响	Y		
12	差分走线规则:差分线DQS/CK,差分正负线之间等	Y		
	长误差范围为≤10mil			
	铺铜与过孔说明			
13	参考层要求——不能有信号线的参考层被割断的	Y		
	现象,尽量少出现连续的过孔打断信号线的参考层			





附录 A

Total	4	
layers:	4	
Board	1.0 mm +/-	
thicknes		
s:	10%	
PCB	Typical	
material:	FR4	
Surface	ENIG(化学	
finish:	镍金)	

	Stackup Structure			Impedance Requirements		
Layer	Туре	Thickness (mil)		Impeda nce spec (Ohms)	Refer ence layer	Width (/space) mil
	solder mask	0.5	SM			
1	ТОР	1.6	0.33oz+plating	50±10% 100±10	2	3.8/8.8
				%		
-	prepreg GND	3 1.2	0.5oz			
2		27	0.502			
3	core POWER	1.2	0.5oz			
	prepreg	7				
4	4 BOTTOM 1.6 0.33oz+pla	4.0	0.00	50±10%	3	4
4		U.330z+plating	100±10 %	3	3.8/8.8	
	solder mask	0.5	SM			
	Board thin	39.4				