
	PCB			
No.	Item	Done	Check	Note
			/ Date	
	PCB 阻抗控制说明			
1	DDR 单端线: 50ohm ±10%	Y		
	DDR 差分线: 100ohm ±10%			
	层叠结构说明	Y		
2	请看附录 A	Y		
	分组与拓扑说明	Y		
	地址组: A0~A15, BA0~BA2, CAS, RAS, CS,	Y		
	CKE, WE, ODT			
	数据组:S0DQ0-S0DQ7,S0DQM0,	Y		
	S0DQS0/S0DQS0N为一组			
	S0DQ8-S0DQ15, S0DQM1, S0DQS1/S0DQS1N为			
	一组			
	S0DQ16-S0DQ23, S0DQM2, S0DQS2/S0DQS2N			
	为一组			
	S0DQ24-S0DQ31, S0DQM3, S0DQS3/S0DQS3N			
	为一组			
	TIN 大井沿田 古工1 & CDU类正 & DDAM 国业业机	Y		
	T形拓扑说明:由于1个CPU带两个DRAM,因此地址组的线是1连2的,会出现T形拓扑,在中间分叉	Y		
	生线宽度说明 建线宽度说明	Y		
3	产线见及说明 单端表层走线线宽4mi1, 差分表层走线线宽/线距	Y		
3		I		
	为3.8/8.7mil; 电源和地网络——10mil 间距说明			
4	「向起说明」 単端走线表层线与线的间距(Air Gap)≥8mil、	Y		
+	中端足线表层线与线的问题(Alf Gap)≥6mil, 内层≥10mil,差分线到其他走线间距≥15mil;	1		
5	CK与其他线之间间距15mi1,电源与地网络离其他	Y		
	走线的间距15mi1	1		
6	E线的问题15m11 BGA区域里: 线与线4mi1; 线与SMD PIN 4mi1; 线	Y		
	与过孔4mi1	1		
7	表层地铜离DDR信号线要求距离≥15mi1;	Y		
	等长说明	1		
8	地址组——相对于CK信号等长,误差范围为≤	Y		
	500mi1, 地址控制组内200mi1误差	1		
L	OCOUNTY SEISTETT INDSTITUTE INVIT			

9	地址组——布线走T形拓扑, T点两臂做等长, 每根线的T线等长误差范围为≤50mi1, 即 L2-L3 ≤50	Y		
	L1 trace2 DDR3 L1 trace3 DDR3 L3			
10	地址组——布线走T形拓扑,臂长尽可能地短,T点分叉的每臂长度≤800mi1,即(上图)L2,L3都小于等于800mi1。	Y		
11	DQS组──相对于CK信号等长,误差范围为≤ 500mi1	Y		
12	数据组──DQ相对于DQS做等长,误差范围为≤ 100mil	Y		
13	信号线做等长时要考虑过孔长度的影响	Y		
14	差分走线规则: 差分线DQS/CK, 差分正负线之间等	Y		
	长误差范围为≤10mi1			
	过孔数规则说明			
15	要求DQ/DQS/DM组过孔数要一致	N	N	DM12
	铺铜与过孔说明			
16	参考层要求——不能有信号线的参考层被割断的现象,尽量少出现连续的过孔打断信号线的参考层	Y		



附录 A

Total	4		
layers:	4		
Board	1.0 mm +/-		
thicknes	1.0 11111 +/-		
s:	10%		
PCB	Typical		
material:	FR4		
Surface	ENIG(化学		
finish:	镍金)		

	Control Table Stackup Structure		Impedance Requirements			
Layer	Туре	Thickness (mil)		Impeda nce spec (Ohms)	Refer ence layer	Width (/space) mil
	solder mask	0.5	SM			
1	TOP	1.6	0.33oz+plating	50±10%	2	4
ı	IOF	1.0	0.3302+platting	100±10 %	2	3.8/8.7
	prepreg	3				
2	GND	1.2	0.5oz			
	core	27				
3	POWER	1.2	0.5oz			
	prepreg	7				
4	POTTOM 4.C	1.6	0.33oz+plating	50±10%	3	4
4	воттом	1.0		100±10 %	3	3.8/8.7
	solder mask	0.5	SM			
	Board thin	39.4				