
# 第六章 原子指令

阿尔伯特·爱因斯坦 (1879-1955), 20 世 纪最著名的科学家。他 提出了相对论,在第二 次世界大战中提出制 造原子弹。



所有的事物都应该尽量简单, 但是不能太过简单。

——阿尔伯特·爱因斯坦 (Albert Einstein), 1933

### 6.1 导言

我们假定你已经了解了 ISA 对如何支持多进程,所以我们在这儿只对 RV32A 指令和它们的行为进行解释。如果你觉得需要一些背景知识补充,可以看一下维基百科上的"同步(计算机科学)"词条(英文维基地址: https://en.wikipedia.org/wiki/Synchronization 中文地址: https://zh.wikipedia.org/wiki/%E5%90%8C%E6%AD%A5 )或者阅读《RISC-V 体系结构》2.1 节[Patterson and Hennessy 2017[link]]。

RV32A 有两种类型的原子操作:

- 内存原子操作(AMO)
- 加载保留/条件存储(load reserved / store conditional)

图 6.1[link]是 RV32A 扩展指令集的示意图,图 6.2[link]列出了它们的操作码和指令格式。

### RV32A




图 6.1 RV32A 指令图示

31		25	24 20	19 15	14 12	11 7	6 0	
00010	aq	rl	00000	rs1	010	rd	0101111	R lr.w
00011	aq	rl	rs2	rs1	010	rd	0101111	R sc.w
00001	aq	rl	rs2	rs1	010	rd	0101111	R amoswap.w
00000	aq	rl	rs2	rs1	010	rd	0101111	R amoadd.w
00100	aq	rl	rs2	rs1	010	rd	0101111	R amoxor.w
01100	aq	rl	rs2	rs1	010	rd	0101111	R amoand.w
01000	aq	rl	rs2	rs1	010	rd	0101111	R amoor.w
10000	aq	rl	rs2	rs1	010	rd	0101111	R amomin.w
10100	aq	rl	rs2	rs1	010	rd	0101111	R amomax.w
11000	aq	rl	rs2	rs1	010	rd	0101111	R amominu.w
11100	aq	rl	rs2	rs1	010	rd	0101111	R amomaxu.w

图 6.2 RV32A 指令格式、操作码、格式类型和名称。(这张图源于[Waterman and Asanovi'c 2017[link]]的 表 19.2。)

AMO 指令对内存中的操作数执行一个原子操作,并将目标寄存器设置为操作前的内存值。原子表示内存读写之间的过程不会被打断,内存值也不会被其它处理器修改。

加载保留和条件存储保证了它们两条指令之间的操作的原子性。加载保留读取一个内存字,存入目标寄存器中,并留下这个字的保留记录。而如果条件存储的目标地址上存在保留记录,它就把字存入这个地址。如果存入成功,它向目标寄存器中写入0;否则写入一个非0的错误代码。

AMO 和 LR/SC 指令要求内存地址对齐,因为保证跨 cache 行的原子读写的难度很大。

为什么 RV32A 要提供两种原子操作呢? 因为实际中存在两种不同的使用场景。

编程语言的开发者会假定体系结构提供了原子的比较-交换(compare-and-swap)操作:比较一个寄存器中的值和另一个寄存器中的内存地址指向的值,如果它们相等,将第三个寄存器中的值和内存中的值进行交换。这是一条通用的同步原语,其它的同步操作可以以它为基础来完成[Herlihy 1991[link]]。

尽管将这样一条指令加入 ISA 看起来十分有必要,它在一条指令中却需要 3 个源寄存器和 1 个目标寄存器。源操作数从两个增加到三个,会使得整数数据通路、控制逻辑和指令格式都变得复杂许多。(RV32FD 的多路加法(multiply-add)指令有三个源操作数,但它影响的是浮点数据通路,而不是整数数据通路。)不过,加载保留和条件存储只需要两个源寄存器,用它们可以实现原子的比较交换(见图 6.3[link]的上半部分)。

用 Ir/sc 实现内存字 M[a0]的比较-交换操作

```
# Compare-and-swap (CAS) memory word M[a0] using lr/sc.
# Expected old value in a1; desired new value in a2.
                                                          #加载旧的值
  0: 100526af
               lr.w a3,(a0)
                                # Load old value
                                                         #比较旧的值与 a1 是否相等
              bne a3,a1,80 # Old value equals a1?
  4: 06b69e63
              sc.w a3,a2,(a0) # Swap in new value if so bnez a3,0 # Retry if store failed #如果存入失败,重新尝试
  8: 18c526af
  c: fe069ae3 bnez a3,0
                                                          …比较-交换成功之后的代码…
       ... code following successful CAS goes here ...
                                                         #比较-交换不成功
 80.
                                 # Unsuccessful CAS.
```

```
# Critical section guarded by test-and-set spinlock using an AMO.
0: 00100293 li t0,1 # Initialize lock value
4: 0c55232f amoswap.w.aq t1,t0,(a0) # Attempt to acquire lock
8: fe031ee3 bnez t1,4 # Retry if unsuccessful "地界及代码"
20: 0a05202f amoswap.w.rl x0,x0,(a0) # Release lock. #释放锁
```

# 图 6.3 同步的两个例子。第一个例子使用加载保留 lr.w/条件存储 sc.w 实现比较-交换操作; 第二个例子使用原子交换 amoswap.w 实现互斥。

另外还提供 AMO 指令的原因是,它们在多处理器系统中拥有比加载保留/条件存储更好的可扩展性,例如可以用它们来实现高效的归约。AMO 指令在于 I/O 设备通信时也很有用,可以实现总线事务的原子读写。这种原子性可以简化设备驱动,并提高 I/O 性能。图 6.3[link]的下半部分展示了如何使用原子交换实现临界区。

#### 补充说明: 内存一致性模型

RISC-V 具有宽松的内存一致性模型(relaxed memory consistency model),因此其他线程看到的内存访问可以是乱序的。图 6.2[link]中,所有的 RV32A 指令都有一个请求位(aq)和一个释放位(rl)。aq 被置位的原子指令保证其它线程在随后的内存访问中看到顺序的 AMO操作;rl 被置位的原子指令保证其它线程在此之前看到顺序的原子操作。想要了解更详细的有关知识,可以查看[Adve and Gharachorloo 1996[link]]。

**有什么不同之处?** 原始的 MIPS-32 没有同步机制,设计者在后来的 MIPS ISA 中加入了加载保留/条件存储指令。

### 6.2 结束语

RV32A 是可选的,一个 RISC-V 处理器如果没有它就会更加简单。然而,正如爱因斯坦所言,一切事物都应该尽量简单,但不应该太过简单。RV32A 正是如此,许多的场景都离不开它。

## 6.3 更多请见

- S. V. Adve and K. Gharachorloo. Shared memory consistency models: A tutorial. *Computer*, 29(12):66–76, 1996.
- M. Herlihy. Wait-free synchronization. ACM Transactions on Programming Languages and Systems, 1991.
- D. A. Patterson and J. L. Hennessy. *Computer Organization and Design RISC-V Edition: The Hardware Software Interface*. Morgan Kaufmann, 2017.
- A. Waterman and K. Asanovi'c, editors. *The RISC-V Instruction Set Manual, Volume I: User-Level ISA, Version 2.2.* May 2017. URL https://riscv.org/specifications/.