第十章 RV32/64 特权架构

Edsger W. Dijkstra (1930-2002) 因开发编 程语言的基础性贡献 而获得 1972 年图灵奖。



10.1 导言

简洁性是可靠性的前提。——Edsger W. Dijkstra

到目前为止,本书主要关注 RISC-V 对通用计算的支持:我们引入的所有指令都在用户模式(应用程序的代码在此模式下运行)下可用。本章介绍两种新的权限模式:运行最可信的代码的机器模式(machine mode),以及为 Linux,FreeBSD 和 Windows 等操作系统提供支持的监管者模式(supervisor mode)。这两种新模式都比用和模式有着更高的权限,这也是本章标题的来源。有更多权限的模式通常可以使用权限较低的模式的所用功能,并且它们还有一些低权限模式下不可用的额外功能,例如处理中断和执行 I/O 的功能。处理器通常大部分时间都运行在权限最低的模式下,处理中断和异常时会将控制权移交到更高权限的模式。

嵌入式系统运行时(runtime)和操作系统用这些新模式的功能来响应外部事件,如网络数据包的到达;支持多任务处理和任务间保护;抽象和虚拟化硬件功能等。鉴于这些主题的广度,为此而编撰的全面的程序员指南会是另外一本完整的书。但我们的这一章节旨在强调 RISC-V 这部分功能的亮点。对嵌入式系统运行时和操作系统不感兴趣的程序员可以跳过或略读本章。



图 10.1 是 RISC-V 特权指令的图形表示,图 10.2 列出了这些指令的操作码。显然,特权架构添加的指令非常少。作为替代,几个新的控制状态寄存器(CSR)显示了附加的功能。

本章将 RV32 和 RV64 特权架构一并介绍。一些概念仅在整数寄存器的大小上有所不同,因此为了描述简洁,我们引入术语 XLEN 来指代整数寄存器的宽度(以位为单位)。对于 RV32, XLEN 为 32; 对 RV64, XLEN 则是 64。

RV32/64 Privileged Instructions

machine-mode
supervisor-mode
trap return
supervisor-mode fence virtual memory address
mait for interrupt

图 10.1: RISC-V 特权指令的指令图示。

31	27	2	6	25	24		20	19	15	14	12	11	7	6	C)
	000100	00				00010)	000	00	00	0	0000	00	1	110011	R sret
	001100	00				00010)	000	00	00	0	0000	00	1	110011	R mret
	000100	00				00101		000	00	00	0	0000	00	1	110011	R wfi
	000100)1				rs2		rs		00	0	0000	00	1	110011	R sfence.vma

图 10.2: RISC-V 特权指令的指令布局、操作码、指令类型和名称。(来自[Waterman and Asanovic 2017] 中的表 6.1。)

10.2 简单嵌入式系统的机器模式

机器模式(缩写为 M 模式,M-mode)是 RISC-V 中 *hart*(hardware thread,硬件线程)可以执行的最高权限模式。在 M 模式下运行的 hart 对内存,I/O 和一些对于启动和配置系统来说必要的底层功能有着完全的使用权。因此它是唯一所有标准 RISC-V 处理器都必须实现的权限模式。实际上简单的 RISC-V 微控制器仅支持 M 模式。这类系统是本节的重点。

机器模式最重要的特性是拦截和处理异常(不寻常的运行时事件)的能力。RISC-V将异常分为两类。一类是同步异常,这类异常在指令执行期间产生,如访问了无效的存储器地址或执行了具有无效操作码的指令时。另一类是中断,它是与指令流异步的外部事件,比如鼠标的单击。RISC-V中实现精确例外:保证异常之前的所有指令都完整地执行了,而后续的指令都没有开始执行(或等同于没有执行)。图 10.3 列出了触发标准例外的原因。

在 M 模式运行期间可能发生的同步例外有五种:

- 访问错误异常 当物理内存的地址不支持访问类型时发生(例如尝试写入 ROM)。
- 断点异常 在执行 ebreak 指令,或者地址或数据与调试触发器匹配时发生。
- 环境调用异常 在执行 ecall 指令时发生。
- 非法指令异常在译码阶段发现无效操作码时发生。
- 非对齐地址异常 在有效地址不能被访问大小整除时发生,例如地址为 0x12 的 amoadd.w。

hart 是 硬 件 线 程 (hardware thread)的缩略 形式。我们用该术语将它们与大多数程序员熟 悉的软件线程区分开来。软件线程在 harts 上进行分时复用。大多数处理器核都只有一个hart。



C 扩展不会发生非对齐的指令地址异常,因为它永远不可能跳转到奇数地址:分支和JAL的立即数总是偶数,JALR屏蔽其有效地址的最低有效位。如果没有C扩展,跳转到被4除余2的地址时会发生此异常。

Interrupt / Exception	Exception Code	Description
mcause[XLEN-1]	mcause[XLEN-2:0]	Description
1	1	Supervisor software interrupt
1	3	Machine software interrupt
1	5	Supervisor timer interrupt
1	7	Machine timer interrupt
1	9	Supervisor external interrupt
1	11	Machine external interrupt
0	0	Instruction address misaligned
0	1	Instruction access fault
0	2	Illegal instruction
0	3	Breakpoint
0	4	Load address misaligned
0	5	Load access fault
0	6	Store address misaligned
0	7	Store access fault
0	8	Environment call from U-mode
0	9	Environment call from S-mode
0	11	Environment call from M-mode
0	12	Instruction page fault
0	13	Load page fault
0	15	Store page fault

图 10.3: RISC-V 异常和中断的原因。中断时 mcause 的最高有效位置 1,同步异常时置 0,且低有效位标识了中断或异常的具体原因。只有在实现了监管者模式时才能处理监管者模式中断和页面错误异常(参见第 10.5 节)。(来自[Waterman and Asanovic 2017]中的表 3.6。)



如果你还记得第二章声明允许非对齐的 load 和 store, 你可能会问为什么图 10.3 中还会有非对齐的 load 和 store 地址异常。原因有两个,首先,第六章的原子内存操作需要自然对齐的地址;其次,一些实现者选择省略对于非对齐的常规 load 和 store 的硬件支持,因为它是一个难以实现的不常用特性。没有这种硬件的处理器依赖于异常处理程序,用一系列较小的对齐 load 和 store 来模拟软件中非对齐的 load 和 store。应用程序代码并没有变得更好:虽然速度很慢,非对齐访存操作仍按预期进行,而硬件仍然很简单。或者,在更高性能的处理器中可以硬件实现非对齐的 load 和 store。这种实现上的灵活性归功于 RISC-V 允许非对齐 load 和 store 与常规 load 和 store 共用操作码。这遵照了第一章将架构和具体实现隔离开的准则。

有三种标准的中断源:软件、时钟和外部来源。软件中断通过向内存映射寄存器中存数来触发,并通常用于由一个 hart 中断另一个 hart(在其他架构中称为处理器间中断机制)。当 hart 的时间比较器(一个名为 mtimecmp 的内存映射寄存器)大于实时计数器 mtime 时,会触发时钟中断。外部中断由平台级中断控制器(大多数外部设备连接到这个中断控制器)引发。不同的硬件平台具有不同的内存映射并且需要中断控制器的不同特性,因此用于发出和消除这些中断的机制因平台而异。所有 RISC-V 系统的共同问题是如何处理异常和屏蔽中断,这是下一节的主题。

10.3 机器模式下的异常处理

八个控制状态寄存器(CSR)是机器模式下异常处理的必要部分:

- mtvec(Machine Trap Vector)它保存发生异常时处理器需要跳转到的地址。
- mepc(Machine Exception PC)它指向发生异常的指令。
- mcause (Machine Exception Cause) 它指示发生异常的种类。
- mie(Machine Interrupt Enable)它指出处理器目前能处理和必须忽略的中断。
- mip(Machine Interrupt Pending)它列出目前正准备处理的中断。
- mtval(Machine Trap Value)它保存了陷入(trap)的附加信息: 地址例外中出错的地址、发生非法指令例外的指令本身,对于其他异常,它的值为 0。
- mscratch (Machine Scratch) 它暂时存放一个字大小的数据。
- mstatus (Machine Status) 它保存全局中断使能,以及许多其他的状态,如图 10.4 所示。

X	LEN-1	XLEN-2			2	3 22	21	1 20	0 1	9	18	17	7
	SD		0			TSR	TV	V TV	M M	KR S	UM	MP	RV
	1		XLEN	N-24		1	1	1	. 1		1	1	
	16 15	14 13	12 11	10 9	8	7	6	5	4	3	2	1	0
	XS	FS	MPP	0	SPP	MPIE	0	SPIE	UPIE	MIE	0	SIE	UIE
	2	2	2	2	1	1	1	1	1	1	1	1	1

图 10.4: mstatus 控制状态寄存器。在仅有机器模式且没有 F 和 V 扩展的简单处理中,有效的域只有全局中断使能、MIE 和 MPIE(它在异常发生后保存 MIE 的旧值)。RV32 的 XLEN 时 32, RV64 是 40。 (来自[Waterman and Asanovic 2017]中的表 3.6; 有关其他域的说明请参见该文档的第 3.1 节。)

处理器在 M 模式下运行时,只有在全局中断使能位 mstatus.MIE 置 1 时才会产生中断.此外,每个中断在控制状态寄存器 mie 中都有自己的使能位。这些位在 mie 中的位置对应于图 10.3 中的中断代码。例如,mie[7]对应于 M 模式中的时钟中断。控制状态寄存器

mip

Encoding	Name	Abbreviation
00	User	U
01	Supervisor	S
11	Machine	M

图 10.5: RISC-V 的权限模式和它们的编码

具有相同的布局,并且它指示当前待处理的中断。将所有三个控制状态寄存器合在一起考虑,如果 mstatus.MIE = 1,mie[7] = 1,且 mip[7] = 1,则可以处理机器的时钟中断。

当一个 hart 发生异常时,硬件自动经历如下的状态转换:

- 异常指令的 PC 被保存在 mepc 中,PC 被设置为 mtvec。(对于同步异常,mepc 指向导致异常的指令,对于中断,它指向中断处理后应该恢复执行的位置。)
- 根据异常来源设置 mcause (如图 10.3 所示),并将 mtval 设置为出错的地址或者其它适用于特定异常的信息字。
- 把控制状态寄存器 mstatus 中的 MIE 位置零以禁用中断,并把先前的 MIE 值保 留到 MPIE 中。
- 发生异常之前的权限模式保留在 mstatus 的 MPP 域中,再把权限模式更改为 M。图 10.5 显示了 MPP 域的编码(如果处理器仅实现 M 模式,则有效地跳过这个步骤)。

为避免覆盖整数寄存器中的内容,中断处理程序先在最开始用 mscratch 和整数寄存器(例如 a0)中的值交换。通常,软件会让 mscratch 包含指向附加临时内存空间的指针,处理程序用该指针来保存其主体中将会用到的整数寄存器。在主体执行之后,中断程序会恢复它保存到内存中的寄存器,然后再次使用 mscratch 和 a0 交换,将两个寄存器恢复到它们在发生异常之前的值。最后,处理程序用 mret 指令(M 模式特有的指令)返回。mret 将 PC 设置为 mepc,通过将 mstatus 的 MPIE 域复制到 MIE 来恢复之前的中断使能设置,并将权限模式设置为 mstatus 的 MPP 域中的值。这基本是前一段中描述的逆操作。

图 10.6 展示了遵循此模式的基本时钟中断处理程序的 RISC-V 汇编代码。它只对时间比较器执行了递增操作,然后继续执行之前的任务。更实际的时钟中断处理程序可能会调用调度程序,从而在任务之间切换。它是非抢占的,因此在处理程序的过程中中断会被禁用。不考虑这些限制条件的话,它就是一个只有一页的 RISC-V 中断处理程序的完整示例!

有时需要在处理异常的过程中转到处理更高优先级的中断。唉,mepc,mcause,mtval 和 mstatus 这些控制寄存器只有一个副本,处理第二个中断的时候如果软件不进行一些帮助的话,这些寄存器中的旧值会被破坏,导致数据丢失。可抢占的中断处理程序可以在启用中断之前把这些寄存器保存到内存中的栈,然后在退出之前,禁用中断并从栈中恢复寄存器。

除了上面介绍的 mret 指令之外,M 模式还提供了另外一条指令: wfi(Wait For Interrupt)。wfi 通知处理器目前没有任何有用的工作,所有它应该进入低功耗模式,直到任何使能有效的中断等待处理,即mie&mip $\neq 0$ 。RISC-V 处理器以多种方式实现该指令,包括到中断待处理之前都停止时钟。有的时候只把这条指令当作 nop 来执行。因此,wfi 通常在循环内使用。

RISC-V 还支持向量中断,其中处理器跳转到各类中断各自对应的地址,而不是一个统一的入口点。这种寻址消除了读取和解码 mcause的需要,加快了中断处理速度。将 mtval [o]设置为 I 可启用此功能;然后根据中断原因 x 将PC 设置为(mtval-1+4x),而不是通常的mtval。





```
# save registers
csrrw a0, mscratch, a0 # save a0; set a0 = &temp storage
sw a1, 0(a0)
                     # save a1
sw a2, 4(a0)
                     # save a2
sw a3, 8(a0)
                     # save a3
sw a4, 12(a0)
                     # save a4
# decode interrupt cause
csrr a1, mcause
                     # read exception cause
bgez a1, exception
                     # branch if not an interrupt
andi a1, a1, 0x3f
                     # isolate interrupt cause
                     # a2 = timer interrupt cause
li a2, 7
bne a1, a2, otherInt # branch if not a timer interrupt
# handle timer interrupt by incrementing time comparator
                  # a1 = &time comparator
la a1, mtimecmp
lw a2, 0(a1)
                     # load lower 32 bits of comparator
lw a3, 4(a1)
                     # load upper 32 bits of comparator
                    # increment lower bits by 1000 cycles
addi a4, a2, 1000
sltu a2, a4, a2
                     # generate carry-out
                     # increment upper bits
add a3, a3, a2
                     # store upper 32 bits
sw a3, 4(a1)
sw a4, 0(a1)
                     # store lower 32 bits
# restore registers and return
lw a4, 12(a0)
                 # restore a4
lw a3, 4(a0)
                     # restore a3
lw a2, 4(a0)
                     # restore a2
lw a1, 0(a0)
                     # restore a1
csrrw a0, mscratch, a0 # restore a0; mscratch = &temp storage
                      # return from handler
mret
```

图 10.6;简单的 RISC-V 时钟中断处理程序代码。代码中假定了全局中断已通过置位 mstatus.MIE 启用;时钟中断已通过置位 mie[7]启用; mtvec CSR 已设置为此处理程序的入口地址;而且 mscratch CSR 已经设置为有 16 个字节用于保存寄存器的临时空间的地址。第一部分保存了五个寄存器,把 ao 保存在 mscratch 中,a1 到 a4 保存在内存中。然后它检查 mcause 来读取异常的类别:如果 mcause<0 则是中断,反之则是同步异常。如果是中断,就检查 mcause 的低位是否等于 7,如果是,就是 M 模式的时钟中断。如果确定是时钟中断,就给时间比较器加上 1000 个时钟周期,于是下一个时钟中断会发生在大约 1000 个时钟周期之后。最后一段恢复了 ao 到 a4 和 mscratch,然后用 mret 指令返回。

XLEN-1 0

address[PhysicalAddressSize-1:2]

7	6	5	4	3	2	1	0
L	0		Α		X	W	R

图 10.7: PMP 地址和配置寄存器。地址寄存器右移两位,如果物理地址位宽小于 XLEN-2,则高位为 0。 R、W 和 X 域分别对应读、写和执行权限。A 域设置是否启用此 PMP,L 域锁定了 PMP 和对应的地址 寄存器。

	7 0	15 8	23 16	31 24	2
pmpcfg0	PMP0	PMP1	PMP2	PMP3	
pmpcfg1	PMP4	PMP5	PMP6	PMP7	
pmpcfg2	PMP8	PMP9	PMP10	PMP11	
1	PMP12	PMP13	DMD14	PMP15	_
pmpcfg3	FIVIF 12	FIVIFIS	FIVIF 14	FIVIFIS	L

RV32

					40											
PM	1P7	PN	1P6	Pl	MP5	PN	1P4	PN	1 P3	PN	1P2	PM	P1	PM	[P0	pmpcfg0
		•		•						•			•			•
PM	P15	PM	P14	PN	1P13	PM	P12	PM	IP11	PM	P10	PM	P9	PM	P8	pmpcfg2

RV64

图 10.8: pmpcfg CSR 中 PMP 配置的布局。对于 RV32 (上半部分), 16 个配置寄存器被分配到 4 个 CSR 中。对于 RV64 (下半部分),它们则分配到了两个偶数编号的 CSR 中。

补充说明: wfi 不论全局中断使能有效与否都有用

如果在全局中断使能有效(mstatus.MIE = 1)时执行 wfi,然后有一个使能有效的中断等待执行,则处理器跳转到异常处理程序。另一方面,如果在全局禁用中断时执行 wfi,接着一个使能有效的中断等待执行,那么处理器继续执行 wfi 之后的代码。这些代码通常会检查控制状态寄存器 mip,以决定下一步该做什么。与跳转到异常处理程序相比,这个策略可以减少中断延迟,因为不需要保存和恢复整数寄存器。

10.4 嵌入式系统中的用户模式和进程隔离

虽然机器模式对于简单的嵌入式系统已经足够,但它仅适用于那些整个代码库都可信的情况,因为 M 模式可以自由地访问硬件平台。更常见的情况是,不能信任所有的应用程序代码,因为不能事先得知这一点,或者它太大,难以证明正确性。因此,RISC-V 提供了保护系统免受不可信的代码危害的机制,并且为不受信任的进程提供隔离保护。

必须禁止不可信的代码执行特权指令(如 mret)和访问特权控制状态寄存器(如



mstatus),因为这将允许程序控制系统。这样的限制很容易实现,只要加入一种额外的权限模式:用户模式(U模式)。这种模式拒绝使用这些功能,并在尝试执行 M 模式指令或访问 CSR 的时候产生非法指令异常。其它时候,U模式和 M 模式的表现十分相似。通过将 mstatus.MPP 设置为 U (如图 10.5 所示,编码为 0),然后执行 mret 指令,软件可以从 M 模式进入 U模式。如果在 U模式下发生异常,则把控制移交给 M 模式。

这些不可信的代码还必须被限制只能访问自己那部分内存。实现了 M 和 U 模式的处理器具有一个叫做物理内存保护(PMP,Physical Memory Protection)的功能,允许 M 模式指定 U 模式可以访问的内存地址。PMP 包括几个地址寄存器(通常为 8 到 16 个)和相应的配置寄存器。这些配置寄存器可以授予或拒绝读、写和执行权限。当处于 U 模式的处理器尝试取指或执行 load 或 store 操作时,将地址和所有的 PMP 地址寄存器比较。如果地址大于等于 PMP 地址 i,但小于 PMP 地址 i+1,则 PMP i+1 的配置寄存器决定该访问是否可以继续,如果不能将会引发访问异常。

图 10.7 显示了 PMP 地址寄存器和配置寄存器的布局。两者都是 CSR,地址寄存器名为 pmpaddro 到 pmpaddrN,其中 N+1 是实现的 PMP 个数。地址寄存器右移两位,因为 PMP 以四字节为单位。配置寄存器密集地填充在 CSR 中以加速上下文切换,如图 10.8 所示。PMP 的配置由 R、W 和 X 位组成,他们分别对于 load,store 和 fetch 操作,还有另一个域 A,当它为 0 时禁用此 PMP,当它为 1 时启用。PMP 配置还支持其他模式,还可以加锁,[Waterman and Asanovic 2017]中描述了这些功能。

10.5 现代操作系统的监管者模式

上一节中描述的 PMP 方案对嵌入式系统的实现很有吸引力,因为它以相对较低的成本提供了内存保护,但它的一些缺点限制了它在通用计算中的使用。由于 PMP 仅支持固定数量的内存区域,因此无法对它进行扩展从而适应复杂的应用程序。而且由于这些区域必须在物理存储中连续,因此系统可能产生存储碎片化的问题。另外,PMP 不能有效地支持对辅存的分页。

更复杂的 RISC-V 处理器用和几乎所有通用架构相同的方式处理这些问题:使用基于页面的虚拟内存。这个功能构成了监管者模式(S模式)的核心,这是一种可选的权限模式,旨在支持现代类 Unix 操作系统,如 Linux,FreeBSD 和 Windows。S模式比 U模式权限更高,但比 M模式低。与 U模式一样,S模式下运行的软件不能使用 M模式的 CSR 和指令,并且受到 PMP 的限制。本届介绍 S模式的中断和异常,下一节将详细介绍 S模式下的虚拟内存系统。

默认情况下,发生所有异常(不论在什么权限模式下)的时候,控制权都会被移交到 M 模式的异常处理程序。但是 Unix 系统中的大多数例外都应该进行 S 模式下的系统调用。M 模式的异常处理程序可以将异常重新导向 S 模式,但这些额外的操作会减慢大多数异常的处理速度。因此,RISC-V 提供了一种异常委托机制。通过该机制可以选择性地将中断和同步异常交给 S 模式处理,而完全绕过 M 模式。

mideleg(Machine Interrupt Delegation,机器中断委托)CSR 控制将哪些中断委托给 S 模式。与 mip 和 mie 一样,mideleg 中的每个位对应于图 10.3 中相同的异常。例如,mideleg[5]对应于 S 模式的时钟中断,如果把它置位,S 模式的时钟中断将会移交 S 模式的异常处理程序,而不是 M 模式的异常处理程序。

委托给 S 模式的任何中断都可以被 S 模式的软件屏蔽。sie(Supervisor Interrupt

存储碎片化的问题发生 在内存可用的时候,但 不包括足够大的连续块 的情况。

为什么不无条件地将中断委托给 S 模式? 一个原因是虚拟化: 如果 M 模式想要虚拟一个 S 模式的设备,其中断应该转到 M 模式,而不是 S 模式。

	XLEN-1	X	LEN-2	2					20	19	18	17
	SD					0				MXR	SUM	0
_	1				XI	EN-21				1	1	1
	16	15	14	13	12 9	8	7 6	5	4	3 2	2 1	0
	XS[1	:0]	FS[1:0]	0	SPP	0	SPIE	UP	IE 0	SIE	UIE
	2		- 2	2	4	1	2	1	1	2	1	1

图 10.9: sstatus CSR。sstatus 是 mstatus (图 10.4) 的一个子集,因此它们的布局类似。SIE 和 SPIE 中分别保存了当前的和异常发生之前的中断使能,类似于 mstatus 中的 MIE 和 MPIE。RV32 的 XLEN 为 32,RV64 为 40。(来自[Waterman and Asanovic 2017]中的图 4.2;有关其他域的说明请参见该文档的第 4.1 节。)

Enable,监管者中断使能)和 sip(Supervisor Interrupt Pending,监管者中断待处理)CSR 是 S 模式的控制状态寄存器,他们是 mie 和 mip 的子集。它们有着和 M 模式下相同的布局,但在 sie 和 sip 中只有与由 mideleg 委托的中断对应的位才能读写。那些没有被委派的中断对应的位始终为零。

M 模式还可以通过 medeleg CSR 将同步异常委托给 S 模式。该机制类似于刚才提到的中断委托,但 medeleg 中的位对应的不再是中断,而是图 10.3 中的同步异常编码。例如,置上 medeleg[15]便会把 store page fault(store 过程中出现的缺页)委托给 S 模式。

请注意,无论委派设置是怎样的,发生异常时控制权都不会移交给权限更低的模式。在 M 模式下发生的异常总是在 M 模式下处理。在 S 模式下发生的异常,根据具体的委派设置,可能由 M 模式或 S 模式处理,但永远不会由 U 模式处理。

S 模式有几个异常处理 CSR: sepc、stvec、scause、sscratch、stval 和 sstatus,它们执行与 10.2 中描述的 M 模式 CSR 相同的功能。图 10.9 显示了 sstatus 寄存器的布局。监管者异常返回指令 sret 与 mret 的行为相同,但它作用于 S 模式的异常处理 CSR,而不是 M 模式的 CSR。

S 模式处理例外的行为已和 M 模式非常相似。如果 hart 接受了异常并且把它委派给了 S 模式,则硬件会原子地经历几个类似的状态转换,其中用到了 S 模式而不是 M 模式的 CSR:

- 发生例外的指令的 PC 被存入 sepc,且 PC 被设置为 stvec。
- scause 按图 10.3 根据异常类型设置, stval 被设置成出错的地址或者其它特定异常的信息字。
- 把 sstatus CSR 中的 SIE 置零,屏蔽中断,且 SIE 之前的值被保存在 SPIE 中。
- 发生例外时的权限模式被保存在 sstatus 的 SPP 域, 然后设置当前模式为 S 模式。

10.6 基于页面的虚拟内存

S模式提供了一种传统的虚拟内存系统,它将内存划分为固定大小的页来进行地址转换和对内存内容的保护。启用分页的时候,大多数地址(包括 load 和 store 的有效地址和PC 中的地址)都是虚拟地址。要访问物理内存,它们必须被转换为真正的物理地址,这通过遍历一种称为页表的高基数树实现。页表中的叶节点指示虚地址是否已经被映射到了真正的物理页面,如果是,则指示了哪些权限模式和通过哪种类型的访问可以操作这个页。

S 模式不直接控制时钟中断和软件中断,而是使用 ecall 指令请求 M模式设置定时器或代表它发送处理器间中断。该软件约定是监管者二进制接口(Supervisor Binary Interface)的一部分。



31	20	19	10	9	8	7	6	5	4	3	2	1	0
PI	PN[1]	PPN[0]		RSV	W	D	A	G	U	X	W	R	V
	12	10		2		1	1	1	1	1	1	1	1
	_												

图 10.10: 一个 RV32 Sv32 页表项 (PTE)。

63 5	4 53 28	3 27 19	9 18	10 9 8	7	6	5	4	3	2	1	0
Reserved	PPN[2]	PPN[1]	PPN[0]	RSW	D	A	G	U	X	W	R	V
10	26	9	9	2	1	1	1	1	1	1	1	1

图 10.11: 一个 RV64 Sv39 页表项 (PTE)。

从 IBM 360 模型 67 开始,4 KiB 大小的页已经流行了五十年。 Atlas 是第一台带分页的计算机,有3 KiB 大小的页(字长 6 个节)。 我们发现,在计算机性能和内存容量呈指数增长半个世纪后,不变,这一点值得注意。

访问未被映射的页或访问权限不足会导致页错误例外(page fault exception)。

RISC-V 的分页方案以 SvX 的模式命名,其中 X 是以位为单位的虚拟地址的长度。 RV32 的分页方案 Sv32 支持 4GiB 的虚址空间,这些空间被划分为 2¹⁰ 个 4 MiB 大小的巨页。每个巨页被进一步划分为 2¹⁰ 个 4 KiB 大小的基页(分页的基本单位)。因此,Sv32 的页表是基数为 2¹⁰ 的两级树结构。页表中每个项的大小是四个字节,因此页表本身的大小是 4 KiB。页表的大小和每个页的大小完全相同,这样的设计简化了操作系统的内存分配。

图 10.10 显示了 Sv32 页表项(page-table entry, PTE)的布局,从左到右分别包含如下所述的域:

- V 位决定了该页表项的其余部分是否有效(V=1 时有效)。若 V=0,则任何遍历 到此页表项的虚址转换操作都会导致页错误。
- R、W和X位分别表示此页是否可以读取、写入和执行。如果这三个位都是0,那么这个页表项是指向下一级页表的指针,否则它是页表树的一个叶节点。
- U 位表示该页是否是用户页面。若 U = 0,则 U 模式不能访问此页面,但 S 模式可以。若 U = 1,则 U 模式下能访问这个页面,而 S 模式不能。
- G 位表示这个映射是否对所有虚址空间有效,硬件可以用这个信息来提高地址转换的性能。这一位通常只用于属于操作系统的页面。
- A 位表示自从上次 A 位被清除以来,该页面是否被访问过。
- D 位表示自从上次清除 D 位以来页面是否被弄脏(例如被写入)。
- RSW 域留给操作系统使用,它会被硬件忽略。
- PPN 域包含物理页号,这是物理地址的一部分。若这个页表项是一个叶节点,那么 PPN 是转换后物理地址的一部分。否则 PPN 给出下一节页表的地址。(图 10.10 将 PPN 划分为两个子域,以简化地址转换算法的描述。)

操作系统依赖于 A 位和 D 位来决定将哪些页面 交换到辅存。定期清除 A 位有助于 OS 判断哪些页面是最近最少使用的。 置上 D 位表示换出该页面的成本更高,因为它必须写回辅存。

RV64 支持多种分页方案,但我们只介绍最受欢迎的一种,Sv39。Sv39 使用和 Sv32 相同的 4 KiB 大的基页。页表项的大小变成 8 个字节,所以它们可以容纳更大的物理地址。为了保证页表大小和页面大小一致,树的基数相应地降到 2°,树也变为三层。Sv39 的 512 GiB 地址空间划分为 2° 个 1 GiB 大小的吉页。每个吉页被进一步划分为 2° 个巨页。在 Sv39 中这些巨页大小为 2 MiB,比 Sv32 中略小。每个巨页再进一步分为 2° 个 4 KiB 大小的基页。

图 10.11 显示了 Sv39 页表项的布局。它和 Sv32 完全相同,只是 PPN 字段被扩展到了 44 位,以支持 56 位的物理地址,或者说 2^{26} GiB 大小的物理地址空间。

其他 RV64 分页方案只是向页表添加更多级别。 Sv48 与 Sv39 几乎相同,但其虚拟地址空间大 2°倍,页表更深一层。




图 10.12: satp CSR。来自[Waterman and Asanovic 2017]中的图 4.11 和 4.12。

		RV32					
Value	Name	Description					
0	Bare	No translation or protection.					
1	Sv32	Page-based 32-bit virtual addressing.					
		RV64					
Value	Name	Description					
0	Bare	No translation or protection.					
8 Sv39 Page-based 39-bit virtual addressing.							
9	Sv48	Page-based 48-bit virtual addressing.					

图 10.13: satp CSR 中 MODE 域的编码。来自[Waterman and Asanovic 2017]中的表 4.3。

补充说明:未被使用的地址位

一个叫 satp(Supervisor Address Translation and Protection,监管者地址转换和保护)的 S 模式控制状态寄存器控制了分页系统。如图 10.12 所示,satp 有三个域。MODE 域可以开启分页并选择页表级数,图 10.13 展示了它的编码。ASID(Address Space Identifier,地址空间标识符)域是可选的,它可以用来降低上下文切换的开销。最后,PPN 字段保存了根页表的物理地址,它以 4 KiB 的页面大小为单位。通常 M 模式的程序在第一次进入 S 模式之前会把零写入 satp 以禁用分页,然后 S 模式的程序在初始化页表以后会再次进行 satp 寄存器的写操作。




图 10.14: Sv32 中地址转换过程的图示。

当在 satp 寄存器中启用了分页时, S 模式和 U 模式中的虚拟地址会以从根部遍历页表的方式转换为物理地址。图 10.14 描述了这个过程:

- 1. **satp.PPN** 给出了一级页表的基址, VA[31:22]给出了一级页号, 因此处理器会读取位于地址(satp. PPN × 4096 + VA[31:22] × 4)的页表项。
- 2. 该 PTE 包含二级页表的基址,VA[21:12]给出了二级页号,因此处理器读取位于地址(PTE. PPN \times 4096 + $VA[21:12] \times$ 4)的叶节点页表项。
- 3. 叶节点页表项的 PPN 字段和页内偏移(原始虚址的最低 12 个有效位)组成了最终结果: 物理地址就是(LeafPTE. PPN × 4096 + VA[11:0])

随后处理器会进行物理内存的访问。Sv39 的转换过程几乎和 Sv32 相同,区别在于其具有较大的 PTE 和更多级页表。本章末尾的图 10.19 给出了页表遍历算法的完整描述,详细说明了例外条件和超页面转换的特殊情况。

除了一点以外,我们几乎讲完了 RISC-V 分页系统的所有内容。如果所有取指,load 和 store 操作都导致多次页表访问,那么分页会大大地降低性能! 所有现代的处理器都用地址转换缓存(通常称为 TLB,全称为 Translation Lookaside Buffer)来减少这种开销。为了降低这个缓存本身的开销,大多数处理器不会让它时刻与页表保持一致。这意味着如果操作系统修改了页表,那么这个缓存会变得陈旧而不可用。S 模式添加了另一条指令来解决这个问题。这条 sfence.vma 会通知处理器,软件可能已经修改了页表,于是处理器可以相应地刷新转换缓存。它需要两个可选的参数,这样可以缩小缓存刷新的范围。一个位于rs1,它指示了页表哪个虚址对应的转换被修改了;另一个位于rs2,它给出了被修改页表的进程的地址空间标识符(ASID)。如果两者都是 x0,便会刷新整个转换缓存。



XLEN-1	12	11	10	9	8	7	6	5	4	3	2	1	0
WIRI		MEIP	WIRI	SEIP	UEIP	MTIP	WIRI	STIP	UTIP	MSIP	WIRI	SSIP	USIP
WPRI		MEIE	WPRI	SEIE	UEIE	MTIE	WPRI	STIE	UTIE	MSIE	WPRI	SSIE	USIE
XLEN-	12	1	1	1	1	1	1	1	1	1	1	1	1

图 10.15: 机器中断寄存器。它们是宽为 XLEN 位的读/写寄存器,用于保存待处理的中断(mip)和中断 使能位(mie) CSR。只有与 mip 中的位对应的低权限软件中断(USIP, SSIP)、时钟中断(UTIP, STIP)和外部中断(UEIP, SEIP)的位才能通过该 CSR 的地址写入;其余的位是只读的。

	XLEN-1 10	9	8	7 6	5	4	3 2	1	0
	WIRI	SEIP	UEIP	WIRI	STIP	UTIP	WIRI	SSIP	USIP
	WPRI	SEIE	UEIE	WPRI	STIE	UTIE	WPRI	SSIE	USIE
٠	XLEN-10	1	1	2	1	1	2	1	1

图 10.16: 监管者中断寄存器。它们是宽为 XLEN 位的读/写寄存器,用于保存待处理的中断(sip)和中断使能位(sie) CSR。

XLEN-1	2 1	0
BASE[XLEN-1:2]	MODE	
XLEN-2	2	

图 10.17: 机器和监管者自陷向量(trap-vector)基地址寄存器(mtvec 和 stvec)CSR。他们是位宽为 XLEN 的读/写寄存器,用于保存自陷向量的配置,包括向量基址(BASE)和向量模式(MODE)。 BASE 域中的值必须按 4 字节对齐。MODE = 0 表示所有异常都把 PC 设置为 BASE。MODE = 1 会在一部中断时将 PC 设置为(BASE + (4 × cause))。

XLEN-1	XLEN-2	0
Interrupt	Exception Code	
1	XLEN-1	

图 10.18: 机器和监管者 cause (mcause 和 scause) CSR。当处理自陷时,CSR 中被写入一个指示导致自陷的事件的代码。如果自陷由中断引起,则置上中断位。"异常代码"字段包含指示最后一个异常的代码。[Waterman and Asanovic 2017]中的表 3.6 中包含自陷的来源到自陷代码的映射。

补充说明: 多处理器中的地址转换缓存一致性

sfence.vma 仅影响执行当前指令的 hart 的地址转换硬件。当 hart 更改了另一个 hart 正在使用的页表时,前一个 hart 必须用处理器间中断来通知后一个 hart,他应该执行 sfence.vma 指令。这个过程通常被称为 TLB 去落。

10.7 结束语

研究表明,最优秀的设计师会设计出更快、更小、更简单的结构,而且设计过程也更轻松。伟大的结构和 一般的结构之间差了一个数量级。

—Fred Brooks, Jr., 1986

Brooks 是图灵奖获得者,还是 IBM System/360 系列计算机的架构师(这些计算机说明了将架构和实现区分开来的重要性)。这个 1964 年诞生的架构的继承者至今仍在销售。



RISC-V 特权架构的模块化特性满足了各种系统的需求。十分精简的机器模式以低成本的特征支持裸机嵌入式应用。附加的用户模式和物理内存保护功能共同支持了更复杂的嵌入式系统中的多任务处理。最后,监管者模式和基于页面的虚拟内存提供了运行现代操作系统所必需的灵活性。

10.8 扩展阅读

A. Waterman and K. Asanovi´c, editors. *The RISC-V Instruction Set Manual Volume II: Privileged Architecture Version 1.10.* May 2017. URL https://riscv.org/specifications/privilegedisa/.

注记

http://parlab.eecs.berkeley.edu

- 1. Let a be $\mathtt{satp}.ppn \times \mathsf{PAGESIZE},$ and let $i = \mathsf{LEVELS} 1.$
- 2. Let pte be the value of the PTE at address $a + va.vpn[i] \times PTESIZE$.
- 3. If pte.v = 0, or if pte.r = 0 and pte.w = 1, stop and raise a page-fault exception.
- 4. Otherwise, the PTE is valid. If pte.r = 1 or pte.x = 1, go to step 5. Otherwise, this PTE is a pointer to the next level of the page table. Let i = i 1. If i < 0, stop and raise a page-fault exception. Otherwise, let $a = pte.ppn \times PAGESIZE$ and go to step 2.
- 5. A leaf PTE has been found. Determine if the requested memory access is allowed by the *pte.r*, *pte.w*, *pte.x*, and *pte.u* bits, given the current privilege mode and the value of the SUM and MXR fields of the mstatus register. If not, stop and raise a page-fault exception.
- 6. If i > 0 and $pa.ppn[i-1:0] \neq 0$, this is a misaligned superpage; stop and raise a page-fault exception.
- 7. If pte.a = 0, or if the memory access is a store and pte.d = 0, then either:
 - · Raise a page-fault exception, or:
 - Set *pte.a* to 1 and, if the memory access is a store, also set *pte.d* to 1.
- 8. The translation is successful. The translated physical address is given as follows:
 - pa.pgoff = va.pgoff.
 - If i > 0, then this is a superpage translation and pa.ppn[i-1:0] = va.vpn[i-1:0].
 - pa.ppn[LEVELS 1:i] = pte.ppn[LEVELS 1:i].

图 10.19: 處址到物理地址转换的完整算法。va 是输入的虚拟地址,pa 是输出的物理地址。
PAGESIZE 是常数 212。在 Sv32 中,LEVELS = 2 且 PTESIZE = 4;而在 Sv39 中,LEVELS = 3 且
PTESIZE = 8。来自[Waterman and Asanovic 2017]中的第 4.3.2 节。