

MICRO ARCHITECTURE

D'UN CONTRÔLEUR

DE CACHE L1

PLAN

A) PRESENTATION

- « RÔLE
- « INTERFACE
- « CARACTÉRISTIQUES
- « TRANSACTIONS



B) AUTOMATES DU CACHE

- « ICACHE
- « DCACHE
- « CMD
- « RSP

C) WRITE BUFFER

- « RÔLE
- « SIMPLE
- « MULTI

RÔLE DU CACHE



Le CPU fait

- * une lecture I par cycle
- * une lecture D ts les 5 cycles
- * une écriture D ts les 10 cycles

Sans CACHE




utilise beaucoup l'interconnect & la mémoire
Si la latence est grande \Rightarrow CPI est grand

Avec CACHE



réduction du nombre de transactions
réduction de la latence \Rightarrow réduit le CPI

INTERFACE DU CACHE



- (a) IREQ ADDR 30 bits
 IREQ VALID 1 bit
 IREQ NODE 1 bit (USER/KERNEL)
- (b) IRESP INS 32 bits
 IRESP VAL 1 bit
 IRESP ERROR 2 bits
 transaction OK, BUS ERROR (adr non mappée)
 KO, SEG FAULT (segment non mappé)

- (c) DREQ ADDR 32 bits
 DREQ VALID 1 bit
 DREQ NODE 1 bit
 DREQ BE 4 bits
 DREQ TYPE 4 bits
 2 bits R/W
 2 bits autres espaces d'adressage
- (d) DRESP DATA 32 bits
 DRESP VAL 1 bit
 DRESP ERROR 1 bit
- DREQ W DATA 32 bits

CARACTÉRISTIQUES ①

- 2 caches séparés instructions et données
- 1 seul port VCI
- bloquant pour les lectures → le risc ne gère que instruction à la fois
- non bloquant pour les écritures
 - write buffer permet de poster les écritures sauf si le write buffer est plein
- traite plusieurs transactions VCI simultanées
 - permet d'augmenter le débit puisque latence grande
 - impose 2 automates VCI CMD & RSP

CARACTÉRISTIQUES

(2)

• Pas de MMU

. Si $UADDR$ = adresse des programme (virtuel)
 $PADDR$ = adresse de la mémoire (physique)

Sans MMU

$PADDR = UADDR$

avec MMU

$PADDR = TABLE[UADDR, PID]$

↑
traduction


↑
processus

• PAS de cohérence

. Si 2 caches L1 lisent la même ligne
et que l'un la modifie
alors l'autre n'est pas mise à jour

- MISS INSTRUCTION lecture mémoire
- MISS DATA lecture remote
- READ DATA uncached lecture périphérique
- READ INSTRUCTION uncached lecture mémoire (cache désactivé)
- WRITE DATA écriture depuis le write buffer

4 AUTOMATES



Pourquoi 4 ?


=> pour pouvoir paralléliser

• on a 2 caches => 2 FSN

• CMD + RSP pour pipeliner

ICACHE FSM

Gère les demandes de lecture du DIPS



IDLE : état d'attente d'une lecture avec DIPS
Cet automate est un automate de Mealy.
pour traiter les HIT

MISS-SELECT : choix d'un victime

MISS-INVAL : si la victime est utilisée

MISS-WAIT : Ecriture des mots reçus
dans le slot

UNC-WAIT : attente du mot non caché

les conditions de sortie de l'état IDLE


$A = \text{IREQ_VALID} \cdot \text{ICACHE_CACHABLE} \cdot \overline{\text{ICACHE_HIT}}$

$B = \text{IREQ_VALID} \cdot \overline{\text{ICACHE_CACHABLE}}$

Vous allez voir les autres transitions dans le code...

DCACHE FSM

gère les demandes de lecture
et d'écriture des MIPS + inval



IDLE

MISS-SELECT

MISS-INVAL

MISS-WAIT

UNC-WAIT

WRITE-UPDATE =

WRITE-REQ =

XTN-HIT

XTN-INVAL


comme
icache-fsm

mêmes conditions
que IDLE

correspond
à l'invalidation
d'une ligne

CMD FSM

gère les commandes Vci
et l'usage de write Buffer



C'est un serveur dont les clients
sont les automates du cache qui
ont besoin de faire des commandes Vci


CLIENTS

DATA MISS INS DISS WRITE DATA UNC INS UNC

les instructions sont prioritaires
et pour les données les écritures sont prioritaires

RSP FSM

gère les réponses VCI
pour le conteneur ICACHE & DCACHE



2/ faut la synchroniser
pour la terminaison & la erreurs
⇒ utilisation de bascule RS.

WRITE BUFFER SIMPLE

- Capacité 1 ligne de cache (+RE)
- 3 états définis par 2 bits :
- les requêtes sont acceptées dans le write buffer . si vide ou si m ligne




état	r-empty	r-req	
EMPTY	1	0	wbuf vide
OPEN	0	0	wbuf en cours de remplissage
LOCKED	0	1	wbuf en cours d'écriture sur Vci

X = CMD_DATA_WRITE . CMD_ACK . LAST
le dernier flit d'un burst a été accepté


Z = CACHE_WRITE_REQ . \overline{WORK}
Le write buffer prend une écriture

Y = CACHE_WRITE_REQ . ($\overline{PREQ_WRITE} + \overline{WORK}$)
pas d'écriture ou refus du Wbuf

WRITE BUFFER MULTI



- capacité N lignes de Buffer
1 ligne de buffer $\approx 1, 1/2, 1/4$ ligne de cache
- requête d'écriture acceptée si un slot est EMPTY ou OPEN & n° bufline
- 4 états pour chaque slot



écriture d'1 mot (DCACHE-FSM)

slot pointed by r-ptr (WBUR-FSM)

commande UC envoyée (CMD-FSM)

Réponse UC reçue (RSP-FSM)

Il existe un pointeur
circulaire incrémenté
à chaque cycle rptr
qui contrôle la transition
OPEN \rightarrow LOCKED

TME

- 1. analyser le comportement temporel du cache
- 2. analyser la modélisation des automates
- 3. remplacer le write buffer simple par un write buffer multi