Aula 02:
Fundamentos CMOS

O que um **Eng. DV** precisa saber?

RESIDÊNCIA EM MICROELETRÔNICA - POLO UFCG

Agenda

- **Linux / Shell / Git / SystemVerilog / TCL**

- **Dúvidas?**

Aula Passada

- **Avisos / Dúvidas**
  - Coord. estabelecerá horário p/ cadastro (nxt week)
  - Servidor ainda não está disponível
  - Acesso ao Purple está sendo tratado c/ Synopsis
    - ** Alunos atrasados ** não se preocupem …
    - Falem com os coordenadores.
  - E a prova 😱😱😱?

Agenda

- **Modelagem de Circuitos Digitais**
- ***Band Theory***
- **Semicondutor => Transistor**
- **MOSFET e Portas Lógicas**
- **Circuitos Combinacionais**
- **Circuitos Sequencias**
- **Memórias**
- ***Advanced* VLSI**

Modelagem de Circuitos Digitais

- O que é modelo/modelagem?

Modelagem de Circuitos Digitais

- O que é modelo/modelagem?
  - modelo = aquilo q captura o fenômeno de interesse

Modelagem de Circuitos Digitais



Onde estamos?

Modelagem de Circuitos Digitais



👈 **Aqui**

Modelagem de Circuitos Digitais



E pq é importante saber isso aqui?

Band Theory

- Elétrons ocupam níveis de energia (estados)
  - Valência (preso / sentado na cadeira)
  - Condução ("solto" / caminhando na sala)
- Só conduz se o elétron consegue sair da valência



Band Theory

- O que controla o comportamento elétrico
  - Gap de energia (eV)
- E = kT
- Em temperatura ambiente = *0.02585* ~= *1/40* **eV**
- Impacto:
  - Gap pequeno: elétrons sobem => **conduz (condutor)**
  - Gap grande: elétrons presos => **isola (isolante)**
  - **Semicondutor => controlável (semicondutor/chave)**

Band Theory

- Duas classes de semicondutores:

Basis of comparison	Intrinsic semiconductors	Extrinsic semiconductors
Impurity	No impurities	Impurities added
Electric conductivity	Poor	Good
Carrier density	Number of free electrons in conduction band is equal to number of holes in valence band	Number of holes and electrons is unequal and depends on type of extrinsic semiconductor
Factors affecting conductivity	Temperature	Temperature and impurity
Fermi level	Fermi level is in the center of energy band	Fermi level is toward valence band or conduction band
Examples	Pure Si or Ge	Si or Ge with dopants

Band Theory

- Tudo isso afeta PORTAS LÓGICAS
  - Corrente != 0 mesmo quando desligado (leakage)
- Transição não são ideias
  - *Delay*
  - *Slew*



- Sensível a **PVT**:
  - *Process, Voltage and Temperature* (**PVT**)

Semicondutor => Transistor



Semicondutor => Transistor

- Silício puro não implementa transistor

Semicondutor => Transistor

- Silício puro não implementa transistor
- P/ implementar transistores tem que dopar e outras coisas…

Semicondutor => Transistor

- Silício puro não implementa transistor
- P/ implementar transistores tem que dopar e outras coisas…
- MOSFET é o mais tradicional



Semicondutor => Transistor

- Entendendo melhor…
  - NMOSFET
  - PMOSFET



Semicondutor => Transistor

- E como é feito isso?
  - Máscaras e muito processo



Semicondutor => Transistor

- E como é feito isso?
  - Máscaras e muito processo



Semicondutor => Transistor

- Existem outras técnicas:



Semicondutor => Transistor

- Vamos focar no ***Complementary* MOS**
  - só NMOS ou só PMOS n implementam boas portas
  - CMOS resolve isso combinando os dois.



Semicondutor => Transistor

- Existem regras p/ funcionar
- Todo processo contempla **DRC (Design Rule Check)**
- Semicond. => Transistor => Layout => **Regras p/ funcionar**



Semicondutor => Transistor

- O final de um projeto
- Milhares de SC



Semicondutor => Transistor

- O final de um projeto



MOSFET e Portas Lógicas

- Vamos entender o funcionamento…

MOSFET e Portas Lógicas

- NMOS
  - A = 0 / normal aberto / 1
  - A = 1 / fechado / 0

- Inversor?

Truth Table

Input	Output
0	1
1	0



MOSFET e Portas Lógicas

- NMOS
  - A = 0 / normal aberto / 1
  - A = 1 / fechado / 0

- Inversor?
  - Sim, mas isso tem área maior!

Truth Table

Input	Output
0	1
1	0



MOSFET e Portas Lógicas

- Transistor
  - ***Trans***fer Res***istor***
  - Transfere sinal elétrico por meio de resistência



MOSFET e Portas Lógicas

- NMOS
  - normalmente aberto
- PMOS
  - normalmente fechado



MOSFET e Portas Lógicas

- E) Que porta lógica é essa?



MOSFET e Portas Lógicas

- E)



MOSFET e Portas Lógicas

- E) Que porta lógica é essa?



MOSFET e Portas Lógicas

- E) Só existe uma forma de fazer uma porta lógica?

MOSFET e Portas Lógicas

- E) Só existe uma forma de fazer uma porta lógica?
- Não e tem muitos parâmetros envolvidos









tr: Rise Time
tf: Fall Time
tpHL: High to low propagation delay
tpLH: Low to High propagation delay

Delay estimation in Transistor

$$R_n = \frac{V_{DS}}{I_D} = \frac{V_{DD}}{\frac{1}{2}\frac{W}{L}\mu_n C_{ox}(V_{DD} - V_{Tn})^2} = R_n' \frac{L}{W}$$

Input capacitance

$C_{in} = C_{gs} + 2C_{gd} = 0.5C_g + 2 \cdot 0.5C_g = 1.5C_g$

Output capacitance

$C_{out} = 2C_{gd} = 2 \cdot 0.5C_g = C_g$

MOSFET e Portas Lógicas

- E) Só existe uma forma de fazer uma porta lógica?
- Não e tem muitos parâmetros envolvidos

MOSFET e Portas Lógicas

- Além disso tem variação no process
- Transistores possuem incerteza nos parâmetros
  - Processo: Leff, Vt , tox de NMOS e PMOS
  - Variam em torno dos valores típicos (T)



MOSFET e Portas Lógicas

- ***Trade-offs*** de escolhas…

MOSFET e Portas Lógicas

- Tudo isso é implementado em um nó tecnológico
- Diferentes estratégias => diferentes características
- Caracterização
- Tecnologia é disponibilizada pela ***foundry***
  por meio de um **PDK**

MOSFET e Portas Lógicas

- Tudo isso é implementado em um nó tecnológico
- Diferentes estratégias => diferentes características
- Caracterização
- Tecnologia é disponibilizada pela ***foundry***
  por meio de um **PDK**

- **O que vc quer? low-power? high-speed?**

MOSFET e Portas Lógicas

SkyWater Open Source PDK

license Apache-2.0 Travis Badge - https://travis-ci.org/google/skywater-pdk docs unknown tag v0.0.0
commits since v0.0.0 369

The SkyWater Open Source PDK is a collaboration between Google and SkyWater Technology Foundry to provide a fully open source Process Design Kit and related resources, which can be used to create manufacturable designs at SkyWater's facility.

As of May 2020, this repository is targeting the SKY130 process node. If the SKY130 process node release is successful then in the future more advanced technology nodes may become available.

The SkyWater Open Source PDK documentation can be found at <https://skywater-pdk.rtfd.io>.

Google + skywater TECHNOLOGY

FOSS 130nm Production PDK
github.com/google/skywater-pdk

The SKY130 Process node technology stack consists of;

- Support for internal 1.8V with 5.0V I/Os (operable at 2.5V)
- 1 level of local interconnect
- 5 levels of metal
- Is inductor-capable
- Has high sheet rho poly resistor
- Optional MiM capacitors
- Includes SONOS shrunken cell
- Supports 10V regulated supply
- HV extended-drain NMOS and PMOS

MOSFET e Portas Lógicas



fd_sc_hs

foundry + standard cell + high-speed

MOSFET e Portas Lógicas

E) Inspecione os arquivos

skywater-pdk-libs-sky130_fd_sc_hs Public archive

1d051f4 | 4 Branches | 3 Tags | Go to file t

mithro Fix CLASS for fill_diode LEF files. 1d051f4 · 6 years ago

cells	Fix CLASS for fill_diode LEF files.
models	verilog: Fixing ordering of ports in primitiv...
tech	Fixing the technology LEF file.
timing	Convert to using comma seperator in .lib.j...

MOSFET e Portas Lógicas

ANDs +

ORs +

FFs +

...

Circuits



Simulação

```
$ git clone https://github.com/google/skywater-pdk-libs-sky130_fd_sc_hs.git
```

OU

```
$ git clone --filter=blob:none --no-checkout https://github....-sky130_fd_sc_hs.git
$ cd skywater-pdk-libs-sky130_fd_sc_hs
$ git sparse-checkout init --cone
$ git sparse-checkout set cells
$ git checkout
```

Circuitos Combinacionais

- O que é?

Circuitos Combinacionais

- O que é?
  - Saída não depende de estado anterior só de entrada

Circuitos Combinacionais

- O que é?
  - Saída não depende de estado anterior só de entrada



Circuitos Combinacionais

- Circuitos combinacionais é formado pela conexão em cascata de várias portas lógicas…

Circuitos Combinacionais

- Circuitos combinacionais é formado pela conexão em cascata de várias portas lógicas…
- Isso tem impacto na relação entrada e saída dos sinais…

Circuitos Combinacionais

- Parâmetros importantes:
  - Margem de ruído
  - Atraso de propagação
  - tpHL e tpLH
  - Dissipação de potência

Circuitos Combinacionais

- **Drive (corrente) Strength**
  - delay depende da carga tp ~= R(Cload+Cout)
  - mais carga => mais delay
  - o número na porta é a largura dos transistor, eg:
    - INVX1 → W
    - INVX2 → 2W
    - INVX4 → 4W

Circuitos Combinacionais

- **Drive (corrente) Strength… Em resumo:**

Propriedade	INVX1	INVX4
Drive (corrente)	baixo	alto
Delay	maior	menor
Área	menor	maior
Consumo	menor	maior

“Drive strength não muda a lógica, muda a capacidade de empurrar sinal.”

Circuitos Combinacionais

- **Jargões:**
  - ***Fan-in (afeta resistência => +/- delay)***

    número de entradas de uma porta

    AND2 → fan-in = 2

    AND4 → fan-in = 4
  - ***Fan-out (afeta capacitância => +/- delay)***

    número de saídas de uma porta

    saída ligada em 1 gate → fan-out = 1

    saída ligada em 10 gates → fan-out = 10

Circuitos Combinacionais

- **Fan-in out / Redução de fan-in**





Mesma lógica => Diminui delay

Circuitos Combinacionais

- **Por que isso é importante?**

Circuitos Combinacionais

- **Por que isso é importante?**

Power **P**erformance **A**rea (**PPA**)

Circuitos combinacionais são intercalados por elementos de memória

Circuitos Sequenciais

- O que é?

Circuitos Sequenciais

- O que é?
  - Circuito combinacional => “sem memória”
  - Circuito sequencial => tem memória

Circuitos Sequenciais

- O que é?
  - Circuito combinacional => “sem memória”
  - Circuito sequencial => tem memória
- Elementos de memória em circuitos digitais:
  - Flip-flops (registradores)
  - Latches

Circuitos Sequenciais





Circuitos Sequenciais



Circuitos Sequenciais

- SR
  - Conceitual (não muito usado)
- D FF
  - Registradores / Pipeline / FSM
- T / JK
  - Contadores / Circuitos Específicos

Circuitos Sequenciais

- Flip-flops tem problemas/requisitos/**constraints** que precisam ser endereçados…

Circuitos Sequenciais

- Flip-flops tem problemas/requisitos/**constraints** que precisam ser endereçados…

- **Metaestabilidade… O que é isso?**

Circuitos Sequenciais

- **Metaestabilidade**



Quando o dado de entrada é modificado após a borda do clock e antes do tempo mínimo tH: A bola desliza para o lado do valor antigo.



Quando o dado de entrada é modificado antes da borda do clock e do tSU e permanece estável no tH: A bola desliza para o lado do valor novo.



Quando o dado de entrada viola o tSU ou o tH: A bola se equilibra no topo da colina ou demora um longo tempo até atingir um dos lados do pé da colina. A saída está em metaestado e o tempo tCO é maior que o especificado no datasheet.

Circuitos Sequenciais

- Setup and Hold



Circuitos Sequenciais

- Removal Time + Recovery Time



Circuitos Sequenciais

- Setup/Hold => sinal síncrono (D)
- Recovery/Removal => sinal assíncrono (Set/Reset)

Circuitos Sequenciais

- Dado (X) está relacionado com ***critical path***:



Circuitos Sequenciais

- Existem softwares (EDA) que fazem essa análise;
- A ferramenta de síntese permite configurar o clock;
- Uma vez que o circuito é sintetizado (o artefato gerado é uma netlist), tem-se o *target* do clock e o PDK possui as informações de timing (entre outros) a ferramenta faz análise de timing (**STA**)
  - **Static Timing Analysis**
- Caso exista violação das regras,

  então diz-se que houve v**iolação de timing/setup/hold**

Circuitos Sequenciais

- Também pode ser feito DTA (Dynamic Timing Analysis)
- Aqui o eng de verificação faz a simulação com a netlist

Circuitos Sequenciais

- Clock também tem "problemas" / incertezas:
  - SKEW
  - JITTER

Circuitos Sequenciais

- Tudo isso não é capturado em simulação tempo-zero, apenas em simulações mais avançadas com netlist

- **Descrição em SystemVerilog de um com RESET síncrono:**
  - **FF tipo D**

Circuitos Sequencias

=> código aqui

Circuitos Sequenciais

Quiz

1. _____ is the spatial variation of the active assertion of clock signals:

- a. Clock skew
- b. Clock jitter
- c. Clock period

Circuitos Sequenciais

Quiz

3. Clock skew and clock jitter vary the cycle-to-cycle time in the clock signal:

- True
- False

Circuitos Sequenciais

Quiz

4. _____ is undesirable for logic circuits:

- a. Metastability
- b. Oscillations
- c. High impedance

Memórias


Memory Arrays
Random Access Memory
Serial Access Memory
Content Addressable Memory (CAM)
Read/Write Memory (RAM) (Volatile)
Read Only Memory (ROM) (Nonvolatile)
Shift Registers
Queues
Static RAM (SRAM)
Dynamic RAM (DRAM)
Serial In Parallel Out (SIPO)
Parallel In Serial Out (PISO)
First In First Out (FIFO)
Last In First Out (LIFO)
Mask ROM
Programmable ROM (PROM)
Erasable Programmable ROM (EPROM)
Electrically Erasable Programmable ROM (EEPROM)
Flash ROM

Memórias

- ...


Bit Line
Address
(Word) Line
Transistor
Storage
Capacitor
Ground


2L-K
Bit line
Memory cell
Word line
A K
A K+1
A L-1
Row Decoder
M.2 K
Sense Amplifiers / Drivers
A 0
A K-1
Column decoder
Input-Output
(M bits)

Memórias

- Inversos + transistores WL





Memórias


Memory Hierarchy Design
Increase in cost per bit
Increase in Capacity & Access Time
0
CPU Registers
Level 1
Cache Memory (SRAMS)
Level 2
Main Memory (DRAMS)
Level 3
Magnetic Disk (Disk Storage
Level 4
Optical Disk
Level 5
Magnetic Tape

Memórias

- Descrição modelo em SystemVerilog (ROM e RAM)

- **EXERCICIO PARA CASA, interface:**
  - *input [3:0] addr*
  - *input [15:0] din (only for RAM)*
  - *input we (0: read 1: write)*
  - *output [15:0] dout*

Advanced VLSI

- Existem diferentes tecnicas nas diferentes partes do fluxo
- Conhecer é importante para acompanhar as tendencias

Advanced VLSI

- EG: Multi-VT



OBRIGADO!

EXECUÇÃO:

iRede UnB UFRGS UNIFEI Universidade Federal do Ceará

APOIO: synopsys

COORDENAÇÃO: Softex

INICIATIVA: CHIP TECH BRASIL

Ministério da Ciência, Tecnologia e Inovação

Governo do Brasil