PROPOSTA DE PROJETO 2

Analise para compactação de matrizes de informação. Esta proposta pode envolver até 3 alunos (graduação) 1 aluno (pós-graduação) para fazer as duas tarefas.

- a) Compacte a informação da seguinte expressão, Y=481A+8448B+8352C+16705D+257, numa matriz de informação, onde A, B, C são de 4 bits e D de 3 bits.
 - i. Projete um compressor para reduzir a dois vetores a matriz de informação e, finalmente, some eles com um somador completo. Para os operandos de entrada A, B, C e D ao circuito podem ser usados os Switches SW(16 downto 0) e para a saídas os LEDs vermelhos LEDR(17 downto 0) e LEDs verdes LEDG(7 downto 0). Obtenha o valor de ASIC em 90nm para a unidade obtida.
 - ii. Usando os seguintes compressores e somadores faça a redução da matriz de informação do apartado anterior a dos vectores com um atraso de 0,75ns como máximo. Finalmente, some eles com um somador completo baseado em *Carry-Select-Adder*. Obtenha o custo e caminho critico do sistema considerando os valores de ASIC 90nm da tabela.
- b) Sintetize em ASIC 90nm outros compressores (ou outras formas de fazer FAs por exemplo) e faça um analise da compressão iterativa definindo varias frequências de operação. Pode usar diferentes matrizes de informação de 10x10, 16x16, ...

O apartado (b pode ser útil para artigo de pesquisa, trabalhos de TCC, mestrado.. pelo que será avaliado mais o desenvolvimento dessa última parte.

portas | Porta | Area | Delay | Power |

# portas	Porta	Area	Delay	Power
2x	{2; 2}	22	0,1	6,615uW
6x	{3; 2}	22,736	0,1	6,6152uW
3x	{5; 3}	45,472	0,19	19,8855uW
1x	{7; 3}	90,944	0,42	53,2454uW
1x	{2, 2, 3; 4}	68,208	0,24	22,761uW
1x	{2, 2, 2, 2, 3; 6}	113,68	0,37	39,5497uW
1x	{2,2; 3}	34,496	0,1	9,6291uW
1x	{1, 3, 5; 4}	113,68	0,33	49,923uW
1x	{1, 4, 3; 4}	90,944	0,27	37,1278uW
1x	{1, 2, 2; 4}	46,256	0,15	13,3602uW
1x	{1, 1, 2, 2; 5}	22,736	0,1	7,2374uW
2x	{3, 3, 3; 3, <mark>3</mark> }	68,208	0,1	19,80uW
2x	{3, 3, 3, 3; 4, 4}	90,944	0,1	26,532uW
1x	{1, 2, 2, 1, 3, 3; 5, 5}	45,472	0,1	13,2622uW
1x	{1, 3, 3, 4, 3; 6}	181,888	0,4	76,6221uW
1x	{1, 3, 3, 4, 3; 6}	181,888	0,4	76,6221uW
1x	{4, 6; 3, 3}	90,94	0,17	28,81uW
2x	{2, 1, 4, 1, 4; 5, 5}	45,472	0,1	13,2622uW
1x	{1, 3, 3, 4; 4, 4}	68,208	0,1	19,8090uW
1x	{1, 3, 4; 3, 3}	45,472	0,15	17,18uW
1x	{1, 4; 2, 2}	22,73	0,1	6,61uW
4x	MUX 2:1	7,056	0,06	1,2 9uW
4x	MUX 4:1	14,896	0,1	2,4274uW