

DESENVOLVEDORES

Bruno Rodrigues

brunorodrigues.ufs@gmail.com

Git: BrunoRodriguesDev

Tulio Caldas

actulio@gmail.com

Git: actulio

ENGENHARIA REVERSA

Engenharia Reversa

Técnica que tem como objetivo entender o funcionamento de um produto.



Ofuscação de código

Técnica para dificultar o processo de engenharia reversa.



ALGORITMO | GENÉTICO |

Gene

Cada gene representa uma instrução do código.

Cromossomo

Um conjunto de genes. Cada cromossomo representa um código.



Função de aptidão


Avalia se o cromossomo é apto ou não apto. A aptidão ocorre quando o cromossomo possuir uma instrução a mais que a geração anterior e o comportamento em relação ao Código original não é alterado.

Mutação

O processo de mutação consiste em adicionar um gene aleatório em um cromossomo dado.

Processo evolutivo

.....





Criação de uma população

População de um indivíduo (Código original)



Evolução

Processo de variação do cromossomo através de mutação,



Seleção

Seleção de cromossomos aptos através de uma função de aptidão.

ABI

Não é Application Programming Interface (API)

Bruno Prado

ABI

Representação dos dados

Tipo, tamanho, alinhamento.

Registradores

De pilha, de argumento, de retorno, de propósito geral.

Padrões de instruções
Intel386 de 32 bits, AMD64 de 64 bits.

FERRAMENTAS UTILIZADAS

x86 and amd64 instruction reference

Derived from the May 2019 version of the Intel® 64 and IA-32 Architectures Software Developer's Manual. Last updated 2019-05-30.

THIS REFERENCE IS NOT PERFECT. It's been mechanically separated into distinct files by a dumb script. It may be enough to replace the official documentation on your weekend reverse engineering properties where money is at stake, go get the official and freely available documentation.

Core Instructions

Mnemonic	Summary					
AAA	ASCII Adjust After Addition					
AAD	ASCII Adjust AX Before Division					
AAM	ASCII Adjust AX After Multiply					
AAS	ASCII Adjust AL After Subtraction					
<u>ADC</u>	Add with Carry					
<u>ADCX</u>	Unsigned Integer Addition of Two Operands with Carry Flag					
<u>ADD</u>	Add					
ADDPD	Add Packed Double-Precision Floating-Point Values					
ADDPS	Add Packed Single-Precision Floating-Point Values					
<u>ADDSD</u>	Add Scalar Double-Precision Floating-Point Values					
<u>ADDSS</u>	Add Scalar Single-Precision Floating-Point Values					
ADDSUBPD	Packed Double-FP Add/Subtract					
<u>ADDSUBPS</u>	Packed Single-FP Add/Subtract					
<u>ADOX</u>	Unsigned Integer Addition of Two Operands with Overflow Flag					
<u>AESDEC</u>	Perform One Round of an AES Decryption Flow					
<u>AESDECLAST</u>	Perform Last Round of an AES Decryption Flow					
<u>AESENC</u>	Perform One Round of an AES Encryption Flow					
<u>AESENCLAST</u>	Perform Last Round of an AES Encryption Flow					
<u>AESIMC</u>	Perform the AES InvMixColumn Transformation					
<u>AESKEYGENASSIST</u>	AES Round Key Generation Assist					
AND	Logical AND					
ANDN	Logical AND NOT					
ANDNPD	Bitwise Logical AND NOT of Packed Double Precision Floating-Point Values					

felixcloutier.com

INC — Increment by 1

Opcode	Instruction	Op/En	64-Bit Mode	Compat/Leg Mode	Description
FE /0	INC r/m8	M	Valid	Valid	Increment r/m byte by 1.
REX + FE /0	INC <i>r/m8</i> *	M	Valid	N.E.	Increment r/m byte by 1.
FF /0	INC r/m16	M	Valid	Valid	Increment r/m word by 1.
FF /0	INC r/m32	M	Valid	Valid	Increment r/m doubleword by 1.
REX.W + FF /0	INC r/m64	M	Valid	N.E.	Increment r/m quadword by 1.
40+ rw**	INC <i>r16</i>	O	N.E.	Valid	Increment word register by 1.
40+ rd	INC <i>r32</i>	O	N.E.	Valid	Increment doubleword register by 1.

^{*} In64-bitmode,r/m8cannotbeencodedtoaccessthefollowingbyteregistersifaREXprefixisused:AH,BH,CH,DH.

Instruction Operand Encoding

Op/En	Operand 1	Operand 2	Operand 3	Operand 4
M	ModRM:r/m (r, w)	NA	NA	NA
O	opcode + rd (r, w)	NA	NA	NA

Description

Adds 1 to the destination operand, while preserving the state of the CF flag. The destination operand can be a register or a memory location. This instruction allows a loop counter to be updat ADD instruction with an immediate operand of 1 to perform an increment operation that does updates the CF flag.)

This instruction can be used with a LOCK prefix to allow the instruction to be executed atomically.

In 64-bit mode, INC r16 and INC r32 are not encodable (because opcodes 40H through 47H are REX prefixes). Otherwise, the instruction's 64-bit mode default operation size is 32 bits. Use additional registers (R8-R15). Use of the REX.W prefix promotes operation to 64 bits.

felixcloutier.com

^{** 40}H through 47H are REX prefixes in 64-bit mode.

```
Assembly
```

```
Raw Hex (zero bytes in bold):
4805785634124881C6785634124801C04801F94901C04901EC
String Literal:
"\x48\x05\x78\x56\x34\x12\x48\x81\xC6\x78\x56\x34\x12\x48\x01\xC0\x48\x01\xF9\x49\x01\xC0\x49\x01\xEC"
Array Literal:
```

{ 0x48, 0x05, 0x78, 0x56, 0x34, 0x12, 0x48, 0x81, 0xC6, 0x78, 0x56, 0x34, 0x12, 0x48,

0x01, 0xC0, 0x48, 0x01, 0xF9, 0x49, 0x01, 0xC0, 0x49, 0x01, 0xEC }

Disassembly:

```
0: 48 05 78 56 34 12
                                rax,0x12345678
                         add
                                rsi,0x12345678
6: 48 81 c6 78 56 34 12
                         add
d: 48 01 c0
                         add
                                rax,rax
10: 48 01 f9
                         add
                                rcx,rdi
13: 49 01 c0
                         add
                                r8,rax
16: 49 01 ec
                          add
                                r12,rbp
```

defuse.ca

Instruções implementadas

.....

inc reg
dec reg
cmp reg, reg
xor reg, reg
xor reg, im32
add reg, reg
add reg, im32

bswap reg
not reg
neg reg
and reg, reg
and reg, im32
or reg, reg
or reg, im32
clc

```
clc – Limpa flag do carry (clear carry flag)
bswap – Troca a "endianess" dos bytes (byteswap)
not - complemento de um
neg - complemento de dois
```

```
[New Thread 0x7fffff7a53700 (LWP 8980)]
[New Thread 0x7fffff7252700 (LWP 8981)]
[Thread 0x7fffff7a53700 (LWP 8980) exited]
[New Thread 0x7fffff7252700 (LWP 8982)]
[Thread 0x7fffff7252700 (LWP 8981) exited]
[New Thread 0x7fffff7a53700 (LWP 8983)]
Thread 88 "main" received signal SIGSEGV, Segmentation fault.
[Switching to Thread 0x7ffff7252700 (LWP 8982)]
0x00007ffff7fc703b in ?? ()
(gdb) l
520
        uint32_t getChromossomeSize(Chromossome &chromossome){
521
522
            uint32 t size = 0;
            for(uint32_t k = 0; k < chromossome.chromossome.size(); k++){</pre>
523
                size += chromossome.chromossome[k].size;
524
525
            return size;
526
527
528
529
        int main(){
(gdb)
```

PROBLEMAS TÉCNICOS

Tamanho das instruções

.....

Criar uma estrutura do tipo MAP com o tamanho de cada tipo de instrução usada. Porém o jeito certo seria ter uma espécie de assembler, que por si só seria um projeto.

Possibilidade do programa entrar em loop durante a inserção das instruções

Criação de uma thread que roda o código e uma thread que serve de Watcher verificando se um tempo determinado passou ou não. Caso o tempo tenha passado, a thread é cancelada.

População muito grande

·····

Estudo de caso: Se temos 5 mutações para cada cromossomo, supondo todos dando certo, em 10 gerações temos aproximadamente 10 milhões de cromossomos.

Solução: Variável limitadora de quantos genes aptos por geração são suficientes.

Cancelamento de uma thread em loop

.....

Para que uma thread que entrou em loop responda a um sinal ela precisa que seu tipo de cancelamento seja alterado de PTHREAD_CANCEL_DEFERRED (espera até que um ponto de cancelamento seja encontrado) para PTHREAD_CANCEL_ASYNCHRONOUS (pode ser cancelada a qualquer momento).

Cancelamento de thread de forma assíncrona

Explicação: Cancelar a thread de forma assíncrona poderia deixar algumas estruturas como o Vector em um estado inconsistente.

Solução: Mover tudo o que fosse possível para fora da thread e passar apenas as referências.

Alteração dos desvios relativos a cada mutação

Criada uma estrutura com um mapeamento da localização de todas as instruções de desvio de um determinado cromossomo e seus devidos endereços de destino. A cada mutação, os endereços eram recalculados.

SIGFPE devido a operação de divisão por zero

Criado um signal handler que utiliza de uma estrutura ucontext_t que contém o contexto do caminho de execução do processo e é alterada para pular a instrução que gerou o problema.

Pthread_cond_timedwait demorando muito tempo

Explicação: Uma função que espera um TIMEOUT ou uma Condição.

Problema: A sincronização entre a thread que enviava o sinal para a variável de condição e a thread que verificava o sinal demorava muito mais que a execução na memória do cromossomo.

Solução: usar um loop e uma variável para verificar se o tempo passou.

SIGSEGV na execução do cromossomo

.....

Explicação: Como os registradores usados nas instruções são escolhidos de forma aleatória, mudar os registradores \$rsp e \$rbp (topo e quadro da pilha, respectivamente) causa problemas no acesso ao segmento de memória pela função subsequente.

Solução: Não permitir que os registradores \$rsp e \$rbp fossem escolhidos.

SIGSEGV em funções aleatórias

.....

Empilhar e desempilhar manualmente os registradores não preservados (uma vez que pusha e popa não são compatíveis com o modo 64 bits) pareceu resolver o problema.

*Executar código na memória

.....

Por algum bug do GCC, só funciona quando compilado com diretivas de otimização, o que infelizmente dificulta na hora de depurar no GDB.

CÓDIGO IMPLEMENTADO

https://github.com/BrunoRodriguesDev/Ofuscador