# 同济大学计算机系

# 数字逻辑课程综合实验报告



学	号	2252201		
姓	名	胡世成		
专	业	计算机科学与技术		
授课老师 _		张冬冬		

# 一、实验内容

基于旋转编码器及 VGA 显示器的自制小游戏

# 命运石扭结

"致敬时间单行道上所有命运的相遇与意外的错过" -基于《命运石之门》故事设定与《时空幻境》游戏理念启发的原创小游戏

#### 1. 游戏目标

让男主(凤凰院凶真)与逆行的女主(牧濑红莉栖)在同一条世界线的同一时刻相遇。 相遇亦可,错过亦可,都会成就一段不一样的故事。

#### 2. 游戏设定

- ① 时间之矢———条由过去指向未来的箭头,物理学家爱丁顿在根据热力学第二定律即熵增定律提出的概念,沿着这一个箭头的方向热力学熵会只增不减,理论上无法从未来回到过去:
- ② **事件奇点**——当时间线上发生一个有多个可能结果的事件时,会产生不同的未来。这些 影响时间线走向的事件称为事件奇点;
- ③ 世界线——基于不同的过去会产生不同的未来,位于过去的某个事件奇点的不同结果会产生不同的未来世界,这些彼此相异的世界因各种事件缠绕在一起成为世界线簇,而其中每一个不同的世界称为一条世界线。理论上可以通过改变过去某一时刻的选择而实现在不同世界线之间的跨越;
- ② 世界偏移量——由辉光管显示的世界线偏移度数,从 0.0000000%到 9.9999999%连续表示当前世界线与由当前世界线可跨越到的最远的世界线。由于一个世界线簇的世界线通过无数个事件奇点彼此纠缠,所以理论上可以根据两条世界线的相似程度来定义两条世界线之间的距离。这个距离由辉光管以数字的形式表现出来,称为世界偏移量。世界偏移量只能表示当前世界线与原世界线的相对关系,而不是绝对关系,即相同的世界偏移量会对应到不同的世界线,但原世界线(即 0.0000000%)只有一条;
- **⑤ 世界线收束**——个世界线簇彼此之间高度相似,该簇中的每条世界线会因回归性原理 走向同一个未来(即世界线簇呈过去收束,现在发散,未来再次收束的糖果状),只有当相 似度降低到一定阈值后才能逃出这个既定的未来;
- **⑥ 电话微波炉**——男女主自己研发的时间机器:通过电话将当前的信息以电磁波的方式传给过去每个时刻的自己,从而使过去的某个事件奇点的结果发生改变,进而跳跃到另一个世界线的方法,但这种方法无法再返回到原来的世界线,是单行道。于是,男女主打电话时会在时间倒退的同时进行世界线单向跨越,离原世界线越远男女主的时间流逝速度越快(参考相对论中的闵可夫斯基四维空间理论):
- ⑦ α-世界线——世界线偏移量 0.0000000%,男主(凤凰院凶真)所在的世界线,这条世界线的过去女主(牧濑红莉栖)被某神秘机构射杀,男主为了真相打算通过电话微波炉的方式跨越到β世界线寻找尚未被射杀的女主;
- **⑧ β-世界线**——世界线偏移量约 1.0000000% (会有所偏差), 女主(牧濑红莉栖) 存活,过去未知,未来未知,世界线收束度未知;
- ② **逆行者**——  $\beta$  -世界线的女主(牧濑红莉栖)在未来遭遇到\*\*\*\*【机密信息】后为了回到  $\alpha$  -世界线而研发的逆行技术,通过该技术,女主可以通过遗忘部分记忆的方式逆熵而行回 到  $\alpha$  -世界线的过去\*\*\*\*【机密信息】。女主也只能通过电话微波炉退回未来来实现世界线跨越,与男主反向而行;

⑩ 命运石扭结——凤凰院和红莉栖相遇是命运石之门的选择!男主由过去的  $\alpha$  -世界线跨越到未来的  $\beta$  -世界线,而女主从未来的  $\beta$  -世界线跨越回过片的  $\alpha$  -世界线,如果男女主在相邻世界线(世界偏移量差值 0.02%)的相同时间(现实时间差值 5s)相遇,即构成命运石扭结。但若两者相互错过,由于他们都无法回到原来世界线,最终只能渐行渐远,但游戏不会结束,因为他们还将在自己的路途上继续走下去,感受不一样的现实。

#### 3. 游戏规则

- ① 男主(凤凰院凶真)顺着时间之矢从过去走向未来,世界偏移量由 $\alpha$ -世界线(0%)跨向 $\beta$ -世界线(约 1%);女主(牧濑红莉栖)逆着时间之矢从未来走向过去世界偏移量由 $\beta$ -世界线(约 1%)跨向 $\alpha$ -世界线(0%);
- ② 使用电话微波炉后,男主回到过去的同时世界偏移量逐渐增加,女主回到未来的同时世界偏移量逐渐减小;
- ③ 游戏成功条件:如果男女主在相邻世界线(世界偏移量差值 0.02%)的相同时间(现实时间差值 5s)相遇,则两者相遇。
- ④ 游戏结束条件:游戏成功、男主或女主跃出屏幕、男主越过  $\beta$  -世界线、女主越过  $\alpha$  -世界线达成其中之一。

#### 4. 键位设置


#### 游戏进行时:


- ① 按下旋转编码器按钮:切换男女主视角,当位于其中一人视角时另外一个人会根据当前操作继续前行(不会停下),游戏是男女主并行的。
- ② 向左旋转: 男女主由未来走向过去,即在男主视角时男主正常前行,在女主视角时女主使用电话微波炉进行世界线跨越。只会控制当前视角下的角色的行为方式,不会影响另一个角色;
- ③ 向右旋转:男女主由过去走向未来,即在男主视角时男主使用电话微波炉进行世界线 跨越,在女主视角时女主正常前行。只会控制当前视角下的角色的行为方式,不会影响另 一个角色。

### 游戏结束时:

- ① 按下旋转编码器按钮: 切换男女主视角;
- ② 向左/右旋转: 开始下一局游戏。


# 二、命运石扭结小游戏数字系统总框图





# 三、系统控制器设计

1.ASM 流程图:



# 2. 状态转移真值表:


P	S	NS		转换条件C	
编 码	状态名	编 码	状态名	固定条件	特殊条件
00	Idle	01	Start	VGA扫描完一屏 (V = 1)	操作(P = 1)
01	Start	11	Over	(V - 1)	结束 (O = 1)
11	Over	00	Idle		旋转(R = 1)
10	-	00	Idle	-	-

### 3. 次态激励函数表达式:


$$y_0^{n+1} = y_0^n (\overline{y_1^n} + \overline{V} + \overline{R}) + \overline{y_0^n y_1^n} VP$$
 (1)

$$y_1^{n+1} = y_1^n y_0^n (\bar{V} + \bar{R}) + \overline{y_1^n} y_0^n VO$$
 (2)

- 4. 控制命令逻辑表达式:
- ①输入模块使能: RS\_en = ~y0 & y1;
- ②逻辑模块使能: GL\_en = y0;
- ③开发板显示模块使能: DP\_en = ~y0 & y1;
- ④VGA 显示模块使能: VGA\_en = ~y0 & y1;
- 5. 系统控制器逻辑方案图:



# 6.模块功能框图:



# 四、子系统模块建模

# 1、旋转编码器模块(RotationSensor.v)


该模块的主要功能是检测和响应旋转编码器的旋转(顺时针、逆时针)和按 压动作。

### 模块功能:

• RotaryEncoder: 检测旋转编码器的旋转方向和按压状态。

• RotationSensor: 集成 RotaryEncoder, 提供统一的接口。

# 功能框图:



### 接口信号定义:

- RotaryEncoder 输入:
  - **clk**: 时钟信号。
  - rst\_n: 复位信号。
  - SIA、SIB: 旋转编码器的两个相位信号输入。
  - SW: 按压动作信号输入。
- RotaryEncoder 输出:
  - CW: 顺时针旋转检测输出。
  - CCW: 逆时针旋转检测输出。
  - Pressed: 按压动作检测输出。

#### 设计及实现思路:

- **消抖机制**: 为了确保稳定的输入信号,采用 10ms 计数器对 SIA 和 SIB 信号进行消抖处理。
- **边沿检测**:通过对消抖后的信号进行上升沿和下降沿检测,来确定旋转方向。
- **行为描述**: 根据 A 相的上升沿和下降沿以及 B 相的状态,判断旋转编码器的旋转方向。
- **保持信号**:使用计时器保持 CW 和 CCW 信号的状态,以便于检测旋转动作。


# 2、游戏逻辑处理模块(meet\_logic.v)

游戏逻辑处理模块是小游戏数字系统的核心部分,负责处理游戏的主要逻辑和状态更新。该模块的设计和实现确保了游戏的流畅运行和用户输入的有效响应。

#### 模块功能:

- 根据用户输入(操作信号)更新游戏角色的状态和位置。
- 计算游戏进度和角色之间的相遇情况。
- 判断游戏结束和游戏胜利条件。

# 功能框图:



ont h reg[10] 2	<u>ch addr reg[1][15] 6[1:0]</u>
cnt_h_reg[10]_3	ch addr reg[1][15] 7[3:0]
cnt h reg[10] 4	ch addr reg[1][15] 8[1:0]
cnt v reg[0]	ch addr reg[1][15] 9
cnt_v_reg[8]	charac[2:0]
counter reg[3] 2[2:0]	chval id
digit index[2:0]	chval id_reg[0]
lednum reg[0]	
lednum_reg[1]	chval id_reg[0]_1
operation[2:0]	chval id reg[0] 2
pix xpos[2:0]	chval id_reg[0]_3
pix vpos0[5:0]	chvalid reg[0] 4
refresh counter reg[13]	chvalid reg[0] 5
refresh_counter_reg[13]_0	chval id_reg[0]_6
refresh counter reg[13] 1	chval id_reg[1][3:0]
refresh_counter_reg[13]_2	counter reg[3] 0[3:0]
refresh counter reg[14]	counter reg[3] 1
refresh_counter_reg[14]_0	of fgress [7:0]
refresh counter reg[14] 1	over flag[1:0]
refresh_counter_reg[14]_2	p 0 out 0[1:0]
refresh counter reg[14] 3	n 1 out[1:0]
refresh counter reg[15]	n 1 out 0[3:0]
refresh_counter_reg[15]_0	p 1 out 1[3:0]
refresh counter reg[15] 1	n 1 out 2[2:0]
refresh_counter_reg[15]_2	p 1_out_3
refresh counter reg[15] 3	segments reg[2]
reset_IBUF	segments_reg[2]_0
state reg[0]	segments reg[2] 1
state reg[1][1:0]	segments reg[2] 2
	segments_reg[2]_3
	segments reg[2] 4
	segments_reg[2]_5
	segments reg[2] 6
	segments_reg[2]_7
	meet logic

# 接口信号定义:

## • 输入:

• clk: 系统时钟。

• rst\_n: 复位信号,低电平有效。

• **next s**: 开始运算记号,高电平激发(频率为 60Hz)。

• operation:操作信号,包括左转、右转和按钮操作。

#### 输出:

• character: 当前角色信息及状态。

• offset: 世界线偏移量。

• **speed**: 角色移动速度。

• obstacle: 另一角色位置。

• **obstimes**:另一角色清晰度。

• progress: 当前时间进度。

offgress: 当前偏移进度。

game\_over: 游戏结束标志。

game\_win:游戏胜利标志。

### 设计及实现思路:

- **角色状态和时间处理**:基于输入信号和内部计时器,更新角色状态和游戏时间。
- 游戏进度和偏移量:根据角色移动和时间流逝,计算游戏进度和世界线偏

移。


- 胜利和失败条件: 根据角色位置和时间判断游戏的胜利或失败条件。
- **速度和角色相对位置计算**: calSpeed 和 anotherChara 子模块用于计算 角色速度和角色相对位置。

# 3、开发板综合显示模块(display\_seg.v)

该模块整合了以下三个子模块:十六进制转 BCD 编码、七段晶体管显示和速度 LED 灯显示,提供一个多功能的显示界面。该模块的设计展示了如何在单一界面上有效地展示多种信息,同时确保了模块间的高效协作和数据流的正确管理。

模块功能:根据输入信号,将数字信息显示在七段显示器上,同时根据需要显示速度信息在 LED 灯上。

#### 功能框图:



接口信号定义:

## • 输入:

- **clk**: 时钟信号。
- reset: 重置信号,低电平有效。
- choice: 显示模式选择。
- hex: 要显示的 27 位十六进制数字。
- **speed**: 要显示的速度值。
- 输出:
  - anodes: 七段显示器的阳极信号。
  - segments: 七段显示器的段信号。
  - led: LED 速度显示器。

#### 设计及实现思路:

- **模块整合**: 将 hex\_to\_bcd、seven\_segment\_display 和 speed\_led\_display 模块整合到一个顶层模块中。
- **数据流处理:** hex\_to\_bcd 模块将十六进制数字转换为 BCD 格式,供 seven\_segment\_display 模块使用。
- **显示控制逻辑**:根据 **choice** 信号选择不同的显示模式。
- 速度显示: speed\_led\_display 模块根据输入的速度值控制 LED 灯的显示。

# 3-1、十六进制转 bcd 编码(hex2bcd.v)

用于有效地转换数值格式,以便于将游戏逻辑处理器模块传出的十六进制信息转换为七段晶体管便于解析的 bcd 码编码形式。

**模块功能**:转换一个 27 位的十六进制输入为 32 位的 BCD (二进制编码的十进制)输出。

#### 接口信号定义:

- 输入:
  - hex: 27 位的十六进制数。
- 输出:
  - **bcd**: 转换后的 32 位 BCD 码 (8 位, 每位 4-bit)

#### 设计及实现思路:

- 初始化: 将 BCD 输出初始化为 0。
- 十六进制处理: 对每个十六进制输入位进行处理。
- BCD 转换:
  - 遍历 BCD 码中的每个 4-bit 数字,若大于 4,则加 3 (这是因为在十进制中,每个数字最大为 9,而在 BCD 中每个 4-bit 数字能表示的最大值是 15)。
  - 将 BCD 码左移一位,将十六进制的最高位加入到 BCD 的最低位。

# 3-2、 七段晶体管显示(seven\_segment\_display.v)


七段晶体管显示模块是小游戏数字系统中的重要组件,负责将数字和文字信息以

视觉友好的方式显示在七段显示器上。模块的设计充分考虑了显示的灵活性和动态特性,以适应不同的显示需求。

### 模块功能:

- 根据输入的 BCD 码和选择信号,控制七段显示器的显示内容。
- 将 BCD 码表示的 8 位数字显示在七段晶体管上
- 将特殊文字(STEN.GATE 及 GAME.OVER)显示在七段晶体管上以显示 游戏状态

#### 功能框图:



### 接口信号定义:

- 输入:
  - clk: 时钟信号。
  - reset: 重置信号, 低电平有效。
  - choice: 选择显示内容。
  - **bcdnum**: 要显示的 8 位数字(每个数字 4 位)。
- 输出:
  - anodes: 阳极信号 (ANO..AN7)。
  - **segments**: 段信号(A..G)和小数点 DP。

#### 设计及实现思路:

- 分频计数器:用于创建显示刷新率。
- **七段解码器**:将输入的 BCD 码转换为七段显示器的段信号。
- **显示内容控制**: 根据 **choice** 信号选择显示不同的内容,包括普通的数字解码、特定文字(例如"STEN\_GATE"或"GAME\_OVER")。
- **动态显示**: 通过快速切换不同的显示位 (anodes), 实现动态显示


# 3-3、速度 LED 灯显示(speed\_led\_display.v)

该模块的主要功能是通过 LED 灯以可视化的方式显示当前的速度,并可实现闪烁效果。该模块的设计考虑了用户交互体验,通过灯光闪烁和数量变化直观地展示速度信息。

#### 模块功能:

- 根据输入的速度值控制 LED 灯的点亮情况,可实现闪烁效果。
- 当显示速度时,会有相应数量的 LED 灯自左向右亮起,直观地表现当前 行进速度大小,和 VGA 显示器相结合有利于玩家掌握情况。
- 当游戏开始或结束时,会依次点亮 LED 灯,呈现加载及波浪效果,使显示更加美观

# 功能框图:



### 接口信号定义:

- 输入:
  - clk: 时钟信号。ena: 使能信号。
  - flicker: 闪烁效果控制信号。
  - **speed**: 速度值(4位)。
- 输出:
  - led: LED 显示灯(16位)。

# 设计及实现思路:

- 时钟分频:利用分频器产生低频时钟信号,控制 LED 灯的闪烁频率。
- 闪烁效果控制:使用一个计数器来实现 LED 灯的闪烁效果。
- **速度显示逻辑**:根据速度值点亮对应数量的 LED 灯。当 **flicker** 为真时,仅显示闪烁的单个 LED 灯,否则根据速度值点亮相应数量的 LED 灯。
- 生成语句: 使用 Verilog 的 generate 语句创建 16 个独立控制的 LED 灯。

# 4、VGA 综合显示模块(vga\_top.v)

该模块是 VGA 子系统的顶层模块,负责整合时钟分频、图层综合和 VGA 驱动器模块,以在 VGA 显示器上呈现游戏内容。

#### 功能框图:

Chstate_reg[0]		
DI [2: 0]	_	
0[3:0]	_	
Obstacle reg[3]	_	
Obstacle reg[5][1:0]		
Obstacle reg[6][1:0]	_	
Obstacle reg[7][1:0]	_	
Obstacle reg[7] 0	_	
Obstacle reg[7] 1	_	
Obstacle_reg[8]	_	O_CLK_reg_reg
Obstacle reg[9][2:0]	_	0[2:0]
Obstacle reg[9] 0[3:0]	_	VS_reg1
Obstacle reg[9] 1[3:0]	_	VS reg2
Obstacle reg[9] 2[8:0]		ch_addr_reg[1][11]
Obstines reg[3][3:0]		ch addr reg[1][11] 0
S[2:0]		ch addr reg[1][11] 1
Speed reg[1][9][3:0]		<u>ch</u> addr reg[1][15]
Time reg[0][18][3:0]		<u>ch</u> addr reg[1][15] 0
Time reg[0][18] 0[3:0]		ch_pix_data_reg[0][11]
Time reg[0][18] 1[1:0]		ch pix data reg[0][11] 0
Time_reg[0][21]		ont_v_reg[0]
Time reg[1][10][1:0]		ing addr reg[2:0]
Time reg[1][14][3:0]		ing_addr_reg[7]
Time reg[1][20]		n 0 3063 BUFG inst n 1
charac[2:0]		p 0 out[5:0]
chval id		p 0 out 0
elk IBUF BUFG		p 0 out 0 0[3:0]
clk_500Hz		p 0 out 0 1[1:0]
ont h reg[10][3:0]		valid reg
ont h reg[10] 0[1:0]		vga_hs_OBLF
ont v reg[8][1:0]		vga reb OBUF[11:0]
offgress[7:0]		vga_vs_OBLF
offgress0		
offgress0 0[1:0]		
offgress0_1		
offgress0 2		
offgress0_3		
offgress0 4		
offgress0_5		
offgress0 6		
offgress0 7		
state reg[0]		

#### 接口信号定义:

- 输入:
  - clk 100MHz: 标准时钟。
  - rst\_n: 复位信号。
  - chara、speed、obstacle、obstimes、progress、offgress:游戏相关的状态和数据。
- 输出:
  - vga\_hs: 行同步信号。
  - vga\_vs: 场同步信号。
  - vga\_rgb: RGB 颜色输出。
  - VS negedge: 场同步信号的下降沿

#### 设计及实现思路:

- **时钟分频**: 使用 **divider\_2** 模块将 100MHz 时钟分频为 50MHz, 以符合 VGA 驱动器的时钟需求。
- **图层综合**: 使用 **VGA\_game\_layers\_syn** 模块整合游戏的不同图层,生成最终的像素数据。
- **VGA 驱动:** 使用 **vga\_driver\_1024x600** 模块根据像素数据生成 **VGA** 信号, 控制显示器的显示。


# 4-1、 VGA 驱动器(vga\_driver\_1024x600.v)

该模块负责根据输入的像素数据生成 VGA 信号,以便在显示器上渲染图像。该模块的设计考虑了显示器的时序要求,并确保了图像的正确渲染和同步显示。

### 模块功能:

- 根据时钟信号生成 VGA 的行同步(vga\_hs)和场同步(vga\_vs)信号。
- 计算并输出当前像素的坐标(pix\_xpos, pix\_ypos)。
- 控制 VGA 显示的像素颜色(vga rgb)。
- 扫描完一页后会传出场下降沿信号(**VS\_negedge**),该信号负责指挥控制器和游戏逻辑处理器开始下一步计算,以免在扫描页面过程中改变状态使画面不完整。

#### 功能框图:



### 接口信号定义:

#### • 输入:

- clk 50MHz: VGA 驱动时钟。
- rst n: 复位信号。
- pix\_data: 像素点数据。

#### • 输出:

- **vga\_hs**: 行同步信号。
- vga vs: 场同步信号。
- vga\_rgb: 红绿蓝输出。
- **pix\_xpos**: 像素点横坐标。
- **pix\_ypos**: 像素点纵坐标。
- disp\_en: 显示有效信号。
- **VS\_negedge**: 场信号下降沿。


#### 设计及实现思路:

- 时序参数:根据具体显示器的要求设置行场同步及显示区域的参数。
- 行场同步信号: 利用时钟信号和内部计数器生成行场同步信号。
- **像素坐标计算**:在显示有效区域内计算当前像素的坐标。
- **RGB 数据输出**: 当显示有效时,根据像素数据输出 **RGB** 颜色。
- **场信号下降沿检测**:监测场同步信号的下降沿,用于触发特定事件。

# 4-2、图层综合模块(VGA\_game\_layers\_syn.v)

该模块整合了多个图层以生成最终的 VGA 显示输出,目前包括背景、角色、路面、角色和进度条一共五个图层。该模块展示了如何在单一界面上有效地展示多种图像元素,同时确保了图层之间的正确合成和优先级处理。

#### 功能框图:



### 接口信号定义:

#### • 输入:

- vga\_clk: VGA 驱动时钟。
- disp\_en: 显示有效信号。
- **chara**、**speed**、**obstacle**、**obstimes**、**progress**、**offgress**: 角色、速度、障碍物位置和大小、时间进度和偏移进度等游戏参数。

- pix\_xpos、pix\_ypos: 像素点坐标。
- 输出:
  - pix data: 合成后的像素点数据。

#### 设计及实现思路:


- **图层合成**: 将各个图层(如背景、角色等)的像素数据根据优先级合成为 最终显示的像素点。
- **有效性判断:**每个图层都有一个有效性标志,指示在当前像素点上该图层 是否有数据要显示。
- **像素数据选择**:根据图层的有效性和优先级选择要显示的像素数据。
- 模块实例化:实例化每个独立的图层模块,如背景、角色等。

# 各级图层(Game\_Layers.v)

# 4-2-1、背景图层 (BG layer)

功能:负责渲染游戏的背景。

功能框图:



### 接口信号定义:


- 输入:
  - vga\_clk: VGA 驱动时钟。
  - **disp en**: 显示有效信号。
  - pix\_xpos、pix\_ypos: 像素点坐标。
- 输出:
  - valid: 标记当前像素点是否有效。
  - pix data: 背景像素点数据。

**实现思路**: 在有效显示区域内,为每个像素点分配固定颜色(例如蓝色),以渲染统一的背景色。

### 4-2-2、建筑物图层(Satellbg\_layer)

功能:根据游戏进度动态渲染建筑物或卫星图像。从该图层开始会对图片进行透明判断,如果该图片某个位置色素为特定值(比如 12'hfff 纯白、12'h0ff 纯黄、12'h0f0 纯绿等)时该位置视为透明,这个特定值应该取整张图出现的最少的颜色,防止有效的位置被透明化处理。

#### 功能框图:



### 接口信号定义:

#### • 输入:

vga\_clk: VGA 驱动时钟。

• disp\_en: 显示有效信号。

progress: 当前角色时间坐标,根据改坐标计算建筑物位置。

pix\_xpos、pix\_ypos: 像素点坐标。

#### • 输出:

• valid:标记当前像素点是否有效。

pix data: 建筑物或卫星的像素点数据。

### 实现思路:


• 根据游戏进度选择显示建筑物或卫星图像。

通过读取 ROM 中的图像数据并根据像素坐标渲染相应的图像。

### 4-2-3、路面图层(Road\_layer)

功能:动态渲染游戏中的路面,表现角色的移动。

功能框图:



## 接口信号定义:

- 输入:
  - vga\_clk: VGA 驱动时钟。
  - **disp\_en**: 显示有效信号。
  - forward: 角色的移动方向。
  - speed: 角色的移动速度。
  - pix\_xpos、pix\_ypos: 像素点坐标。
- 输出:
  - valid: 标记当前像素点是否有效。
  - **pix\_data**: 路面的像素点数据。


#### 实现思路:

- 根据角色的速度和方向动态调整路面图像的位置,以模拟路面的移动。
- 利用时钟分频实现路面缓慢左移/右移的效果,通过路面移动来体现角色的移动。
- 从 ROM 中读取路面图像数据并根据像素坐标进行渲染。

# 4-2-4、角色及进度条图层(Chara\_layer 游戏核心图层)

这个模块是游戏的核心图层,它不仅显示当前角色和另一个角色,而且还包括进度条的显示。其设计重点在于用尽可能少的 ROM 实例化来节省开发板的有限空间,同时有效地读取和处理四张图片的信息。这个模块的实现展示了如何在有限资源下创造丰富的游戏视觉效果,提高了游戏的整体体验和互动性。

**模块功能**:显示当前角色、另一个角色和进度条,以及模糊效果。 **功能框图**:



#### 接口信号定义:

- 输入:
  - vga\_clk: VGA 驱动时钟。
  - **disp en**: 显示有效信号。
  - chara: 选择角色。
  - obstacle: 另一个角色的屏幕位置。
  - **obstimes**:另一个角色的清晰度。
  - progress: 游戏进度。

- **offgress**: 偏移进度。
- pix\_xpos、pix\_ypos: 像素点坐标。
- 输出:
  - valid:标记当前像素点是否有效。
  - pix data: 角色或进度条的像素点数据。

#### 设计及实现思路:

- 内部图层处理: 内置两个图层来分别处理当前角色和另一个角色。
- 角色显示逻辑:
  - 根据角色状态和位置动态读取和显示角色图像。
  - 使用模糊效果来表现角色的清晰度。
- 进度条显示逻辑:
  - 根据游戏进度动态显示进度条。
  - 进度条显示位置根据角色的进度来调整。
- 资源优化:通过智能管理 ROM 资源,减少对存储空间的需求。

# 五、测试模块建模

# stimulation 拟真测试

- 1. 控制器模块测试(Gate ctrl tb)
  - **目标**:验证控制器模块 **Gate\_ctrl** 的功能,确保它能正确响应旋转编码器的操作、游戏逻辑模块的结束信号以及 **VGA** 完成信号。
  - 测试逻辑:
    - 初始化所有输入信号并模拟系统时钟。
    - 应用不同的测试场景,如游戏开始、游戏过程中的操作、游戏结束等。
    - 观察输出使能信号和显示类型信号的变化,确保控制逻辑正确。
- 2. 游戏逻辑模块测试(Gate\_logic\_tb)
  - **目标**:测试游戏逻辑模块 **Gate\_logic2(该模块后来被舍弃)**的功能,以确保它能正确处理游戏的逻辑操作并生成相应的输出。
  - 测试逻辑:
    - 模拟系统时钟,初始化所有输入信号。
    - 模拟游戏过程中的操作,如角色移动、障碍物出现等。
    - 观察游戏角色状态、游戏进度、障碍物位置等输出信号的变化。
    - 特别关注游戏结束和胜利条件的触发,以及相应的输出信号变化。
- 3. 旋转编码器模块测试(RotaryEncoder tb)
  - **目标:**验证旋转编码器模块的功能,确保它能正确识别和响应旋转和按压动作。
  - 测试逻辑:
    - 初始化输入信号并模拟时钟。

- 通过更改 SIA 和 SIB 的状态,模拟旋转编码器的顺时针和逆时针 旋转。
- 模拟按压动作,并观察 Pressed 信号的变化。
- 观察 CW 和 CCW 信号以验证旋转方向的检测。
- 4.七段晶体管测试模块(seven\_segment\_display\_tb)
  - **目标:**测试七段晶体管显示模块的功能,确保它能正确显示不同的数字和字符。
  - 测试逻辑:
    - 生成时钟信号并初始化输入。
    - 在不同的测试用例中设置不同的数字或字符,并观察 anodes 和 segments 的输出,以确保正确显示。
- 5. VGA 驱动器测试(VGA\_driver\_tb)
  - **目标:**验证 VGA 驱动器模块的功能,确保它能正确生成 VGA 信号。
  - 测试逻辑:
    - 生成时钟信号并初始化复位。
    - 观察水平同步(hsync)和垂直同步(vsync)信号,以及 RGB 输出,以验证 VGA 信号的正确生成。


# test 模块下板测试

- 1. 综合测试模块(Gate\_test)
  - 目标: 在实际硬件上测试除控制器之外的组件。
  - **功能**:整合旋转编码器输入、游戏逻辑、七段显示和 VGA 显示模块,以测试它们在实际硬件环境下的性能和互动。
  - 测试逻辑:
    - 通过旋转编码器模拟用户输入,检测操作反馈。
    - 观察游戏逻辑的响应,如角色状态、速度、障碍物等。
    - 在七段显示和 VGA 显示上观察输出结果,确保显示正确。
- 2. 开发板综合显示测试模块(test ssd)
  - 目标:测试开发板上的七段显示和 LED 速度显示器。
  - 功能:通过不同的输入模拟各种显示场景,如不同的数字和速度值。
  - 测试逻辑:
    - 根据输入的数字和速度值,观察七段显示器和 LED 显示器的输出。
    - 检查是否所有数字和速度值都能正确显示。
- 3. VGA 综合显示测试模块(vga\_test)
  - **目标**: 在实际硬件上测试 **VGA** 显示功能。
  - 功能:模拟游戏中的角色移动和障碍物,检测 VGA 显示输出。
  - 测试逻辑:
    - 通过改变角色状态、速度、障碍物位置和大小,模拟游戏场景。
    - 观察 VGA 显示器上的输出,确保图像正确显示。

# 六、实验结果


# logisim 逻辑验证图

控制器状态机:




# modelsim 仿真波形图

# 1、控制器模块测试



控制器状态转换有效,在三态之间转换。

# 2、游戏逻辑模块测试




与第二个游戏逻辑模型的逻辑相契合,但该模型因为操作难度过高后续被舍弃。

# 3、旋转编码器模块测试 加消抖前的测试没截图 加消抖后:



拟真频率与真实情况不符合,看不出来,但下板可行

# 4、七段晶体管模块测试



测试时模型与最终模型有所变更,七段晶体管显示符合逻辑,下板后可正常显示。

# 5、VGA 模块测试模块

该测试原始模块已遗失, 故只展示最终下板效果。

# 下板后的实验结果贴图

1. 综合测试模块(Gate\_test.bit)——详细见视频




这是命运的相遇!!!



ec52bd344f9675153b1fbedd989cdbd1.mp4

2. 开发板综合显示测试模块(test\_ssd.bit)



全零初始化



显示任意数字(led 灯不显示)



显示任意数字(led 灯显示当前速度)




显示文字 STEN.GATE (led 轮流显示,成流动效果)




显示文字 GAME.OVER (led 轮流显示,成流动效果)

# 3. VGA 综合显示测试模块(vga\_test.bit)




放大一倍的 480x300 图片+一个原分辨率显示的 300x300 图片(有图层效果) 这是开发板储存空间的极致了,由于开发板空间有限,后续更换为更小的图片,这两张图片 放此缅怀,如果加上 SD 卡就可以显示游戏开始画面了,但我懒得加了 qwq


4. 旋转编码器测试模块(RotationEncoder.bit)需要一手按住 rst\_n 才可以感应




检测按压



检测左旋(由于小灯闪烁太快,只能截取视屏)



检测右旋(由于小灯闪烁太快,只能截取视频)




每次滚动只会闪烁 0.1s,直接拍照捕捉不到


5. 最终下板结果(Gate\_top.bit)




游戏开始,男主视角 (地面静止,开发板显示 STEN.GATE)



游戏开始,女主视角 世界线 0.983360%



游戏开始,男主视角 世界线 0.0171520%




男女主出现在同一时间点 但由于两人不在一条世界线(相差约 0.2%),只能看到彼此的幻影,彼此错过 但还可以通过时间逆行进行补救



游戏结束, 女主越界



游戏结束,男主未越界 但此时女主已经越界



见证命运的相遇!!!

# 七、结论

本实验设计和实现了一个基于 FPGA 的小游戏数字系统。该系统的设计和开发过程涵盖了从控制器状态机的实现、旋转编码器的使用、VGA 传输协议的应用到逻辑设计和模块规划的各个方面。以下是实验的一些结论:

#### 1、时序逻辑及控制器状态机:

本实验的其他模块在没有控制器时就已经可以正常运行(在 Gate\_test.v 下测试运行)。游戏逻辑处理器实时对接旋转编码器输入模块、开发板综合显示模块及 VGA 综合显示模块,保证游戏数据的实时性。但由于 VGA 的刷屏特性,如果在 VGA 刷屏的过程中改变显示参数,可能会导致画面模糊错位等问题。于是给 VGA 驱动器专门加了一个传出的场下降沿信号,每次扫描完一屏该模块就会传出一个场下降沿信号,提示游戏逻辑处理模块可以开始更新数据,对下一个画面进行计算。这样可以解决在现实过程中改变现实参数产生的错位问题。同时,游戏逻辑处理模块中也有部分数据是实时计算的,比如速度和另一个角色的相对位置,但是只有当 VGA 模块的场下降沿信号来到时才会用实时数据更新寄存器里面的值。这样子,就算没有控制器,游戏也能在正常的逻辑下运行。

在没有控制器的状态下,只能实现游戏进行时的状态,每次想要重开需要按 rst\_n 对系统进行重置,显然这不是一般游戏机的操作逻辑。于是我加了一个只有"等待开始"、"游戏进行"、"游戏结束"三个状态的状态机作为控制器内核。从而实现"点击任意位置进入游戏"以及游戏结束后通过转动操作按钮重开的功能,使之更像一般游戏机。同时,根据之前的时序逻辑,状态机的跳转也需要考虑 VGA 的显示周期,只有当 VGA 扫描完一屏之后才能进行安全的状态跳转,于是该状态机也需要先检测 VGA 场下降沿信号,再判断状态跳转。

另外,本来作为一个游戏一定要有游戏开始界面(比如 vga 测试中的那个 480x300 的概念图)和游戏结束画面的。但是局限于 FPGA 板的存储空间,只能忍痛割爱,这部分将放在空间资源管理部分详细介绍。

#### 2、外围部件使用:

本实验主要使用了两个外围部件:旋转编码器及 VGA 显示屏。

#### 旋转编码器:

防抖检测: 在硬件项目中,输入的稳定性至关重要,尤其是对于旋转编码器这类机械式输入设备。防抖检测是通过软件算法实现的,用于消除由于机械和电气噪声导致的不稳定信号。这在旋转编码器中尤为重要,因为它确保了每次旋转或按压的信号都是准确且可靠的。在实现上,通过设置适当的时间延迟,监测输入信号的稳定性,从而有效地过滤掉由于抖动引起的误操作。

检测结果延时:为了确保其他模块稳定地接收到旋转编码器的信号,实现了信号的延时处理。这意味着一旦检测到旋转或按压动作,系统会在将会保持一段时间检测信号。这种设计允许系统有足够的时间来处理信号变化,确保其他依赖于这些输入的模块(如游戏逻辑处理模块)能够接收到正确且一致的信号。该实验中,由于 VGA 的刷屏频率是 60Hz,所以所有计算模块的频率都被调整到 60Hz,为了确保游戏逻辑处理器能够在检测到每一次旋转及按压操作,需要将旋转编码器的检测结果延迟到 1/60s,即大约 17ms 的时间。

#### VGA 显示屏:

VGA 传输协议:在设计中遵循了 VGA 传输协议,确保了图像数据能够以正确的格式和时序被发送到显示器。VGA 协议涉及行同步和场同步信号的生成,以及按照正确的时序发送像素数据。这些细节的处理对于生成清晰且无闪烁的图像至关重要。

本实验对比了 1024x600 和 640x480 两种分辨率下的 VGA 显示图像,发现 VGA 显示屏 会自动调整信号的图像比例投放在屏幕上。由于我用的屏幕比例为 16:9,如果硬调到 4:3 会使两边多出两段蓝屏区域,很不美观,所以我用了更接近 16:9 比例的 1024x600 分辨率的信号。而之所以不用 1024x576(16:9)的原因是在 VGA 的传输协议下 1024x600 分辨率的信号频率正好约为 50MHz(50.561MHz),而我的开发板系统时钟频率是 100MHz,这样正好可以用一个 2 倍分频器来实现始终转换,简单有效。还是高分辨率的屏幕看着舒服,只是FPGA 板的空间存不下那么大的图片。

驱动器与图层综合器分离:为了提高设计的灵活性和可维护性,VGA 驱动器与图层综合器被设计为独立的模块。这种分离的架构使得对图像内容的修改(如添加、移除或更改图层)不会影响到 VGA 驱动器的实现。同时,这也使得 VGA 驱动器可以重用于不同的项目中,而无需每次都进行大幅度的修改。从设计的角度来看,这种方法提供了更高的模块化,使得项目更易于管理和扩展。

主要是受 PS 影响专门设置了图层整合模块,这样就可以将每个图层的图片信号分开处理,方便之后的修改及阅读,大大提高了编程效率。本实验中共用了五个图层(加上一个原本被删除的图层实际上一共有六个图层),其中为了节省 FPGA 板的储存空间,又将角色图层和进度条图层进一步整合到一个模块中,这部分会在空间资源管理部分详细介绍。

#### 3、游戏逻辑设计:

实际上,在设计这个游戏的过程中,我尝试过了<u>三个数学模型</u>,其中每个模型的内涵和意义都不太一样,但总体逻辑逐渐简化。这种简化不仅带来了硬件上的可操作性,也使游戏本身的操作更加直观。最终确定为这个双主角并行的游戏模型。

在硬件设计中,由于缺乏对浮点数和高级数学函数(如三角函数)的直接支持,需要采取创新的方法来实现这些运算。在本项目中,我通过使用固定点数表示法和近似算法来处理

复杂的数学运算。这种方法使得即使在硬件资源有限的情况下,也能实现需要精确计算的游戏逻辑,如物理运动的模拟和几何变换。

此外,为了防止游戏逻辑的运算对 VGA 显示造成干扰,我设计了并行计算和定时数据更新的功能。并行计算是指在组合逻辑上不同参数在不同线路中同时计算下一个时刻的状态,在时序逻辑上 VGA 刷屏的同时游戏逻辑处理器会同时进行部分较为复杂的计算(比如速度及角色相对位置)。 <u>定时数据更新</u>指的是在 VGA 的刷屏间隙中更新需要显示的游戏参数,从而避免了在显示过程中引入图像撕裂或闪烁等问题。这种设计不仅提高了图像显示的质量,也确保了游戏的流畅性和稳定性。此外,这种方法还优化了系统的性能,因为它允许游戏逻辑和 VGA 显示之间有效地共享处理器资源,而不会互相干扰。

### 4、模块规划:

四大模块的划分:

该项目被划分为四个主要模块:输入(旋转编码器检测)、游戏逻辑处理、开发板显示、VGA显示。这种划分不仅使系统的结构清晰易懂,也有助于分散和管理复杂性。例如,输入模块专注于处理用户的物理操作并将其转换为数字信号;逻辑处理模块处理游戏规则和决策;开发板显示模块负责本地显示元素,如 LED 和七段显示器;而 VGA显示模块则处理与外部显示器相关的所有内容。

#### 细分子模块 - 面向对象思想:

在每个主模块内部,进一步细分为更具体的子模块,运用了类似面向对象编程的思想。这种方法不仅提高了代码的可读性和可维护性,而且促进了功能间的封装和独立性。例如,逻辑处理模块可划分为游戏状态管理、分数计算等;显示模块包括七段晶体管显示、LED灯显示、VGA驱动器、图层整合等;。这样的细分使得每个子模块都有明确的功能和界限,便于开发和后续的调整。

### 模块间的协作和独立性:

虽然各模块在功能上是独立的,但它们之间的协作也是系统成功的关键。例如,输入模块的输出直接影响逻辑处理模块的决策,而逻辑处理的结果又决定了显示模块的输出。这种相互依赖和协作关系是通过明确的接口和协议来管理的,确保了数据和信号在系统内部流动的一致性和准确性。

#### 总结:

通过这种模块化和细分的方法,项目不仅易于管理和扩展,而且能够有效地应对复杂性,减少各个部分间的相互干扰。每个模块作为一个独立的单元,可以单独开发和测试,这大大提高了开发效率和系统的可靠性。同时,这也为未来可能的升级或功能扩展奠定了坚实的基础。

#### 5、空间资源管理:

本项目一共调用了8个COE文件和IP核,其中4张200x200、3张100x100、1张256x141,每个像素点用1byte存储。各个图层模块保证每个IP核只被实例化一次,但在一个模块中会被重复调用,通过这种方式减少对FPGA板存储空间的要求。

其中角色及进度条图层(Chara\_layer)的设计体现了空间资源管理。该图层实例化了 4 张 200x200 的角色图片,分别表示男女主的两个状态。该图层实际上融合了当前角色、另一个角色、进度条三个图层任务,其中进度条和当前角色使用 4 张图片里的同一张图片,而另

一个角色会使用另一张照片。所以在部署这个模块时,用了两个地址寄存器分别记录查看两个角色的 ROM 的地址,使当前角色和另一个角色的读取分开,从而实现了并行读取 ROM 的功能,而该模块会根据游戏逻辑处理器传来的信号通过选择器选择对应角色的像素点数据。这样一来,该模块中的三个图层任务(当前角色&另一个角色&进度条)可以在不干扰其他图层的情况下根据需求读取四个 ROM 里的信息。将这三个图层任务整合到一个模块中可以避免 ROM 的重复实例化导致的空间资源消耗。

# 八、心得体会及建议

#### 1. 游戏设计心得

设计一个游戏一方面需要有巧思,使玩家玩完能有所收获或者感悟;另一方面要兼顾小游戏的直观性和趣味性,使玩家能理解游戏逻辑并能沉浸其中。但我个人的设计理念还是偏向灵感,需要有一个有寓意的故事,或者有深度的理论来支撑整个游戏。这个项目是受到《时空幻境》的时间变幻启发,再进一步结合《命运石之门》的世界观进行的爱的产出。不论结果何如,我享受在其中。

#### 2. 硬件设计心得

- 模块化思维:硬件设计中的模块化思维对我帮助巨大。将复杂的系统拆分为多个模块,不仅使问题变得更易于管理,而且也提高了代码的可重用性。
- 性能与资源的平衡: 在有限的硬件资源下优化性能是一项挑战。我学会了权衡不同设计选择的利弊,并尽可能优化每一部分以提高整体性能。
- 细节关注:在硬件设计中,细节至关重要。微小的错误可能导致整个系统的失败。 我学会了仔细检查每一个细节,确保所有组件都能正确地协同工作。

#### 3. 建议

- 持续学习与实践:数字系统设计是一个不断发展的领域,持续学习新技术和工具是非常重要的。结合实际项目进行实践,可以有效地提升技能和经验。
- 开放性思维:在面对设计挑战时,保持开放和创新的思维至关重要。不要害怕尝试 新方法,即使它们可能与传统做法不同。

# 九、附录

# 设计文件代码

# 0、游戏顶层模块(Gate\_top.v)

module Gate top( (AN0..AN7) input clk, // 时钟信号 output [7:0] segments, // 段信号 (A..G) // 重置信号,高 input reset, 和小数点 DP output [15:0] led, // led 速度显示器 电平有效 input [2:0] SIABW, // 旋转编码器 output vga hs, SIA、SIB、SW 引脚 // 行同步信号 output [7:0] anodes, // 阳极信号 output vga\_vs,

```
// 场同步信号
                                            // 旋转编码器输入
    output
                 [11:0]
                                            RotationSensor rs_uut(
                               vga_rgb
// 红绿蓝输出
                                                                       // 时钟信
                                                .clk(clk),
                                          号
    );
 // 控制器使能
                                                                       // 复位信
                                                .rst_n(RS_ena),
  wire RS_ena;
                                          묵
  wire GL ena;
                                                                            // 旋
                                                .SIABW(SIABW),
                                          转编码器 SIA、SIB、SW 引脚
  wire DP_ena;
  wire [1:0] DP choice;
                                                .operation(operation)
                                                                     // 顺时针、
                                          逆时针、按压检测
  wire VGA_ena;
  // 传递参数
                                            );
  wire [2:0] operation; // 操作标记
                                            // 实例化中心逻辑
  wire [26:0] offset;
                      // 世界线偏移量
                                            meet_logic gate_uut (
0-999999
                                                .clk(clk),
  wire VS_negedge;
                         // 开始运算记
                                                .rst_n(GL_ena),
号, 高电平激发 (频率为 60Hz)
                                                .next_s(VS_negedge),
  wire [2:0] charac;
                     // 角色标记
                                                .operation(operation),
  wire [3:0] speed;
                     // 速度标记
                    // 障碍物位置
  wire [9:0] obstacle;
                                                .character(charac),
  wire [7:0] obstimes;
                    // 障碍物大小
                                                .offset(offset),
                    // 进度标记
  wire [9:0] progress;
                                                .speed(speed),
                    // 进度标记
  wire [7:0] offgress;
                                                .obstacle(obstacle),
  wire [1:0] over flag; // 游戏结束标记
                                                .obstimes(obstimes),
 // 系统控制器
                                                .progress(progress),
  Gate ctrl ctrl uut(
                                                .offgress(offgress),
                         // 系统时钟
      .clk(clk),
      .rst_n(!reset),
                        // 重置信号
                                                .game_over(over_flag[0]),
                         // 旋转编码器
      .op(operation),
                                                .game_win(over_flag[1])
操作信号
                                              );
      .GL over(over flag), // 游戏逻辑模
                                            // 辉光管显示 offset 值
块的结束信号(win,over)
                                            display_seg seg_uut(
      .VGA_comp(VS_negedge),// VGA 完
                                                 .clk(clk),
成一屏打印信号
                                                 .reset(DP_ena),
      .RS_en(RS_ena),
                           // 旋转编码
                                                 .choice(DP_choice),
器模块使能信号
                                                 .hex(offset),
      .GL_en(GL_ena),
                           // 游戏逻辑
                                                 .speed(speed),
处理模块使能信号
                                                 .anodes(anodes),
                           // 开发板显
      .DP_en(DP_ena),
                                                 .segments(segments),
示模块使能信号
                                                 .led(led)
                           // 开发板显
      .DP_ch(DP_choice),
                                             );
示类型
                                             // VGA 显示屏
      .VGA_en(VGA_ena)
                             // VGA 显
                                             vga_top vga_uut(
示模块使能信号
                                                                         // 标准
                                                 .clk_100MHz(clk),
                                          时钟
 );
```

```
// 复位
                                                                    // 进度条
       .rst_n(VGA_ena),
                                                 .offgress(offgress),
信号,低电平有效
                                                                         // 行同
                                                 .vga_hs(vga_hs),
       .chara(charac),
                             // 角色状
                                          步信号
态
                                                                         // 场同
                                                 .vga_vs(vga_vs),
       .speed(speed),
                               // 行进
                                          步信号
速度
                                                                         // 红绿
                                                 .vga_rgb(vga_rgb),
                            // 障碍物
                                          蓝输出
       .obstacle(obstacle),
位置
                                                 .VS_negedge(VS_negedge)
                                                                           // 下
                             // 障碍物
                                          降沿信号
       .obstimes(obstimes),
大小
                                             );
                            // 进度条
                                          endmodule
       .progress(progress),
1、控制器模块(GateFSM.v)
module Gate_ctrl(
                                              RS_en \le 0;
    input clk,
                     // 系统时钟
                                              GL en \leq 0;
                     // 重置信号
    input rst_n,
                                              DP_en <= 0;
    input [2:0] op,
                     // 旋转编码器操作
                                             DP_ch \le 0;
信号
                                              VGA_en \le 0;
    input [1:0] GL_over,// 游戏逻辑模块的
                                          end
结束信号(win,over)
    input VGA_comp,
                        // VGA 完成一
                                          // 状态机
屏打印信号
                                          always @(posedge clk or negedge rst_n) begin
    output reg RS_en,
                           // 旋转编码
                                              if (!rst_n) begin
器模块使能信号
                                                  state <= idle;
                           // 游戏逻辑
    output reg GL_en,
                                              end else begin
处理模块使能信号
                                                  case(state)
                           // 开发板显
                                                     // 等待开始状态
    output reg DP_en,
示模块使能信号
                                                      idle:begin
    output reg [1:0] DP ch, // 开发板显示
                                                          if (VGA comp && op)
类型
                                          state <= start;
    output reg VGA_en
                           // VGA 显示
                                                          else state <= idle;
模块使能信号
                                                      end
                                                      // 游戏进行状态
);
// 状态
                                                      start:begin
reg[1:0] state;
                                                          if
                                                              (VGA_comp
                                                                            &&
localparam idle = 2'b00, start = 2'b01, over =
                                          GL over[0]) state <= over;
2'b10;
                                                          else state <= start;
                                                      end
// 初始化
                                                     // 游戏结束状态
initial begin
                                                      over:begin
    // 状态初始化
                                                          if
                                                              (VGA_comp
                                                                            &&
    state <= idle;
                                          op[2:1]) state \leq idle;
    // 控制端口初始化
                                                          else state <= over;
```

```
end
                                                           GL_en \ll 1;
                                                                           // 逻辑
            // 其他状态
                                           处理器运行
            default:state <= idle;
                                                           DP_en \ll 1;
        endcase // end of case
                                                           DP ch <= 2'b00; // 显示
    end // end of rst n
                                           偏移量及速度
end // end of always
                                                           VGA_en \le 1;
                                                       end
// 组合逻辑
                                                       // 游戏结束状态
always @(state or rst_n) begin
                                                       over:begin
    if (!rst_n) begin
                                                           RS_en \ll 1;
       RS_en \le 0;
                                                           GL en \leftarrow 1;
                                                                             // 逻
                                           辑处理器继续运行
       GL_en \le 0;
       DP_en <= 0;
                                                           DP_en <= 1;
                                                           DP_ch \leftarrow {-GL_over[1]},
       DP_ch \le 0;
       VGA_en \le 0;
                                           GL_over[0]};// 显示结果
    end else begin
                                                           VGA en \leq 1;
        case(state)
                                                       end
            // 等待开始状态
                                                       // 其他状态
            idle:begin
                                                       default:begin
                RS_en \ll 1;
                                                           RS_en \le 0;
                                // 逻辑
                GL en \leq 0;
                                                           GL en \leq 0;
处理器清零
                                                           DP_en \le 0;
                DP en \leq 1;
                                                           DP_ch \le 0;
                DP_ch <= 2'b01; // 显示
                                                           VGA_en \le 0;
STEN_GATE
                                                       end
                                                   endcase // end of case
                VGA_en \ll 1;
            end
                                               end // end of rst_n
            // 游戏进行状态
                                          end // end of always
            start:begin
                RS en \leq 1;
                                           endmodule
2、旋转编码器模块(RotationSensor.v)
module RotaryEncoder (
                                           检测输出
    input clk,
                        // 时钟信号
                                               output reg Pressed
                                                                   // 按压动作检测
                       // 复位信号
                                           输出
    input rst_n,
    input SIA,
                         // 旋转编码器
                                           );
SIA引脚
                         // 旋转编码器
                                           parameter HOLD_TIME = 1000000; // 保
    input SIB,
SIB 引脚
                                           持信号的时间
                         // 旋转编码器
                                           //10ms 计数器,用于消抖。
    input SW,
SW引脚
                                           reg ok_10ms;
    output reg CW,
                         // 顺时针旋转
                                           reg [31:0]cnt0;
检测输出
                                           always@(posedge clk,negedge rst_n)
                         // 逆时针旋转
    output reg CCW,
                                          begin
```

```
SIB;
    if(!rst_n)begin
        cnt0 <= 0;
        ok_10ms <= 1'b0;
                                           //对消抖后的 A 进行上升沿,下降沿检测。
    end
    else begin
                                           reg A Debounce reg;
        if(cnt0 < 32'd49_9999)begin//10ms
                                           wire A_posedge, A_negedge;
消抖 //我的编码器 此值设置为 4999 可
                                           always@(posedge clk,negedge rst_n)begin
用!!!!!!!!!!!!!!
                                               if(!rst_n)begin
            cnt0 \le cnt0 + 1'b1:
                                                   A Debounce reg <= 1'b1;
            ok_10ms <= 1'b0;
                                               end
        end
                                               else begin
        else begin
                                                   A_Debounce_reg <= A_Debounce;
            cnt0 <= 0;
                                               end
            ok 10ms <= 1'b1;
                                           end
                                           assign A_posedge = !A_Debounce_reg &&
        end
    end
                                           A Debounce;
                                           assign A_negedge
end
                                                                    A_Debounce_reg
                                           &&!A Debounce:
//同步/消抖 A、B
                                           //对 AB 相编码器的行为进行描述
reg A_reg,A_reg0;
reg B_reg,B_reg0;
                                           reg rotary_right;
wire A_Debounce;
                                           reg rotary_left;
wire B_Debounce;
                                           always@(posedge clk,negedge rst_n)begin
always@(posedge clk,negedge rst_n)begin
                                               if(!rst_n)begin
    if(!rst_n)begin
                                                   rotary_right <= 1'b1;
                                                   rotary_left <= 1'b1;
        A_reg <= 1'b1;
        A_{reg0} \le 1'b1;
                                               end
        B_reg <= 1'b1;
                                               else begin
        B reg0 <= 1'b1;
                                                   //A 的上升沿时候如果 B 为低电
                                           平,则旋转编码器向右转
    end
    else begin
                                                   if(A_posedge
                                           && !B_Debounce)begin
        if(ok_10ms)begin
            A_reg \le SIA;
                                                        rotary_right <= 1'b1;
            A_reg0 \le A_reg;
                                                   end
            B_reg <= SIB;
                                                   //A 上升沿时候如果 B 为高电平,
                                           则旋转编码器向左转
            B reg0 \le B reg;
        end
                                                   else
                                                             if(A_posedge
                                                                               &&
                                           B_Debounce)begin
    end
end
                                                        rotary_left <= 1'b1;
assign A_Debounce = A_reg0 && A_reg &&
                                                   //A 的下降沿 B 为高电平,则一次
                                           右转结束
SIA:
assign B_Debounce = B_reg0 && B_reg &&
                                                   else
                                                             if(A_negedge
                                                                               &&
```

```
B_Debounce)begin
                                                     if (cw_timer > 0) cw_timer <=
             rotary_right <= 1'b0;
                                             cw timer - 1;
                                                     else if (rotary_right_pos) cw_timer
        end
        //A 的下降沿 B 为低电平,则一次
                                             <= HOLD TIME;
左转结束
        else
                                                     if (ccw_timer > 0) ccw_timer <=
                            if(A_negedge
&& !B_Debounce)begin
                                             ccw timer - 1;
             rotary_left <= 1'b0;
                                                     else if (rotary_left_pos) ccw_timer
        end
                                             <= HOLD TIME;
    end
                                                 end
end
                                             end
                                             // 设置输出
//通过上面的描述,可以发现,
                                             always @(posedge clk or negedge rst n) begin
//"rotary_right"为上升沿的时候标志着一次
                                                 if (!rst_n) begin
                                                     CW \le 1'b0:
//"rotary_left" 为上升沿的时候标志着一次
                                                     CCW <= 1'b0;
左转
                                                     Pressed \leq 1'b0;
//以下代码是对其进行上升沿检测
                                                 end else begin
                                                     CW <= cw_timer != 0;
reg rotary_right_reg,rotary_left_reg;
                                                     CCW \le ccw timer != 0;
wire rotary_right_pos,rotary_left_pos;
always@(posedge clk,negedge rst_n)begin
                                                     Pressed <= !SW;
    if(!rst_n)begin
                                                 end
        rotary_right_reg <= 1'b1;
                                             end
        rotary left reg <= 1'b1;
                                             endmodule
    end
    else begin
                                             module RotationSensor (
        rotary_right_reg <= rotary_right;
        rotary_left_reg <= rotary_left;</pre>
                                                 input clk,
                                                                      // 时钟信号
                                                 input rst n,
                                                                      // 复位信号
    end
end
                                                 input [2:0] SIABW,
                                                                               // 旋转
                                             编码器 SIA、SIB、SW 引脚
                                                                           // 顺时针、
                                                 output [2:0] operation
assign rotary_right_pos = !rotary_right_reg
&& rotary_right;
                                             逆时针、按压检测
assign rotary_left_pos = !rotary_left_reg &&
                                             );
rotary_left;
                                             //旋转编码器实例化
                                             RotaryEncoder re uut(
// 保持信号
                                                 .clk(clk),
reg [23:0] cw_timer = 0, ccw_timer = 0;
                                                 .rst_n(rst_n),
always @(posedge clk or negedge rst_n) begin
                                                 .SIA(SIABW[2]),
    if (!rst_n) begin
                                                 .SIB(SIABW[1]),
        cw timer \leq 0;
                                                 .SW(SIABW[0]),
        ccw_timer <= 0;
                                                 .CW(operation[2]),
    end else begin
                                                 .CCW(operation[1]),
```

);

```
3、游戏逻辑处理模块(三代模型 meet_gate.v)
```

module meet\_logic(

input clk, // 系统

时钟

input rst\_n, // 置零,

低电平有效

input next\_s, // 开始运

算记号, 高电平激发 (频率为 60Hz)

output [2:0] character, // 当前角色信息及角色状态:另一个角色状态、当前角色状态、当前角色

output [26:0] offset, // 世界线偏移量 0-999999

output [3:0] speed, // 速度: 15 梯度,0为静止

output [9:0] obstacle, // 另一个角 色位置: 0 则表示无

output [3:0] obstimes, // 另一个 角色清晰度(0 最清晰)

output [9:0] progress, // 当前时间

进度 0-1024

output [8:0] offgress, // 当前偏移 进度

output game\_over, // 游戏

结束, 高电平有效

output game\_win // 游戏 成功(1: 成功,0: 失败)

);

 $parameter \_MAX\_OFFSET = 3355\_4432; \ /\!/$ 

最大世界线偏移量

parameter \_BAS\_OFFSET = 1000\_0000; //

基础世界线偏移量

parameter \_PER\_OFFSET = 0000\_0512; //

偏移基量

parameter \_DIAMETER = 21600;

世界直径 6min, 15bit

//游戏参数(频率为60Hz)

parameter \_START\_P = 1000; // 初始时间点 16s

parameter \_MEET\_DIST = 300; // 相遇时

parameter \_MEET\_OFF = 0020\_0000; // 相遇世界线

parameter \_BAS\_SPEED = 64; // 速度单位量

parameter \_BAS\_TIME = 64; // 时间流 逝基准值

parameter \_SPEED\_LEVEL = 16; // 速度有 16 个等级

parameter \_BACK\_TIMES = 3; // 世界线 收束速率(未使用)

parameter \_SCREEN\_WIDTH = 1024; // 屏 幕宽度

parameter \_SCREEN\_TIME = 2048; // 一 屏代表的时间

parameter \_SCREEN\_OFFSET = 0050\_0000; // 相遇时间线差基值

parameter \_CHARA\_XPOS = 512; // 角色水 平位置

parameter \_CHARA\_WIDTH = 200; // 角色 水平宽度

//状态标记量

reg over\_flag; // 游戏结束标记 reg win\_flag; // 游戏胜利标记

//游戏变量

reg CurChara; // 当前角色 reg Chstate[1:0]; // 角色状态

reg [21:0] Time[1:0]; // 时间 t (最大值

32768 \* 64)

reg [26:0] Offset[1:0]; // 角色偏移量 s reg [9:0] Speed[1:0]; // 角色行进速度

v (基准级: 64)

reg [9:0] Obstacle; // 另一个人的位

置

reg [3:0] Obstimes; // 另一个角色

//

```
清晰度(0最清晰)
                                                       if (next_s) begin
// 反应计时器
                                                          // 更新另一角色的显示
parameter _HOLD_TIME = 20;//检测间隔
                                                          Obstacle <= realObsta;
                                                          Obstimes <= realObstm;
reg [6:0] counter;
                                                          // 切换人物
// 初始化
                                                          if (counter != 0) begin
                                                              counter <= counter - 1;
initial begin
    CurChara <= 0;
                                                          end else begin
    Chstate[0] \le 0;
                                                              if (operation[0]) begin
    Chstate[1] <= 0;
                                                                   CurChara
    Time[0] <= _START_P * _BAS_TIME;
                                             <= !CurChara;
    Time[1] <= (_DIAMETER - _START_P)
                                                                   counter
* _BAS_TIME;
                                             _HOLD_TIME;
    Offset[0] \le 0;
                                                              end // end of operation
    Offset[1] <= _BAS_OFFSET;
                                                          end // end of counter
    Speed[0] \leq 0;// BAS SPEED;
                                                       end // end of next s
    Speed[1] \le 0; //_BAS\_SPEED;
                                                 end // end of rst_n
    Obstacle \leq 0;
                                             end // end of always
    Obstimes \leq 0;
    win_flag \le 0;
                                             //更新角色速度
    over flag \leq 0;
                                             wire [9:0] realSpeed[1:0];
    counter \leq 0;
                                             calSpeed
                                                            #(_MAX_OFFSET,
                                                                                    0,
end
                                             BAS SPEED,
                                                                     SPEED LEVEL)
                                             chara_speed(Offset[0], realSpeed[0]);
//更新另一个角色相对位置
                                             calSpeed #( MAX OFFSET, BAS OFFSET,
wire [9:0] realObsta;
                                             BAS SPEED,
                                                                     SPEED LEVEL)
wire [3:0] realObstm;
                                             chris_speed(Offset[1], realSpeed[1]);
                                             // 单次运算
anotherChara
                          #(_BAS_TIME,
_SCREEN_WIDTH,
                        _SCREEN_TIME,
                                             always @(posedge next_s or negedge rst_n)
SCREEN OFFSET,
                         CHARA XPOS,
                                             begin
                                                 if (!rst_n) begin // 初始化
_CHARA_WIDTH)
                                                      Chstate[0] \le 0;
             anch_uut(Time[CurChara],
Time[~CurChara],
                        Offset[CurChara],
                                                      Chstate[1] \leq 0;
Offset[~CurChara], realObsta, realObstm);
                                                      Time[0]
                                                                <=
                                                                       _START_P
// 切换人物操作(独立判断)
                                             _BAS_TIME;
always @(posedge next_s or negedge rst_n)
                                                      Time[1] <= (_DIAMETER
                                             START P) * BAS TIME;
begin
    if (!rst_n) begin // 初始化
                                                      Offset[0] \le 0;
                                                      Offset[1] <= _BAS_OFFSET;
        CurChara <= 0;
        counter \leq 0:
                                                      Speed[0] \le 0;//_BAS_SPEED;
        Obstacle \leq 0;
                                                      Speed[1] \leq 0;//_BAS_SPEED;
        Obstimes \leq 0:
                                                      win_flag \le 0;
    end // end of rst n
                                                      over_flag \leq 0;
    else begin
                                                 end // end of rst n
```

```
else begin
                                            Time[1] + Speed[1];
        if (next s && !over flag) begin //
                                                                     Time[1]
                                                              else
                                                                                 <=
计算操作
                                            Speed[1];
            // 处理操作
                                                        end
            casex(operation[2:1])
                // 向右走
                                                        // 更新偏移量
                2'bx1: begin
                                                        if (Chstate[0]) begin // 伦太郎
                     if
                                                                    (Offset[0]
                             (!CurChara)
                                            MAX OFFSET) Offset[0] <= Offset[0] +
Chstate[0] <= 1'b0; //伦太郎正行
                                            _PER_OFFSET * Speed[0] / _BAS_SPEED;
                     else Chstate[1] <=
                //红莉栖倒行
1'b1;
                                                            else Offset[0] \le 0;
                end
                                                        end else begin
                // 向左走
                                                            Offset[0] <= Offset[0]; //
                                            保持不变
                2'b10: begin
                      if
                             (!CurChara)
                                                        end
Chstate[0] <= 1'b1; //伦太郎倒行
                                                        if (Chstate[1]) begin // 红莉栖
                      else Chstate[1] <=
                                                                    (Offset[1]
1'b0;
                //红莉栖正行
                                            _PER_OFFSET) Offset[1] <= Offset[1] -
                                            _PER_OFFSET * Speed[1] / _BAS_SPEED;
                end
            endcase
                                                             else
                                                                    Offset[1]
                                            MAX OFFSET;
            // 同步计算双主角参数
                                                        end else begin
                                                            Offset[1] <= Offset[1]; //
            // 更新时间
            if (Chstate[0]) begin // 伦太郎
                                            保持不变
                 if (Time[0] > Speed[0])
                                                        end
Time[0] \le Time[0] - Speed[0];
                else
                         Time[0]
                                                        // 更新角色速度
_DIAMETER * _BAS_TIME + Time[0] -
                                                        Speed[0] \le realSpeed[0];
Speed[0];
                                                        Speed[1] \le realSpeed[1];
            end else begin
                                                        // 判断游戏结束
                if
                        (Time[0])
                                                        // 两人相遇,游戏胜利
_DIAMETER * _BAS_TIME) Time[0] <=
Time[0] + Speed[0];
                                                        if (Time[0] \leftarrow Time[1] \&\&
                                            Time[1] - Time[0] \leftarrow MEET_DIST *
                else Time[0] \le Speed[0];
                                            _BAS_TIME &&
            end
            if (!Chstate[1]) begin // 红莉
                                                             (Offset[0] >= Offset[1] ?
栖
                                            Offset[0] - Offset[1] : Offset[1] - Offset[0]) <=
                                            _MEET_OFF)
                  if (Time[1] > Speed[1])
Time[1] \le Time[1] - Speed[1];
                                                            begin Chstate[0] \ll 0;
                                            Chstate[1] <= 0; //角色状态置零
                 else
                         Time[1]
_DIAMETER * _BAS_TIME;
                                                                    Speed[0] \ll 0;
            end else begin
                                            Speed[1] \leq 0;
                                                              //角色速度置零
                                                                    win_flag \ll 1;
                  if
                         (Time[1]
_DIAMETER * _BAS_TIME) Time[1] <=
                                            over_flag <= 1; end //胜利标记
```

```
// 彼此错过,游戏失败
                                              output[9:0] speed
            if (Time[0] \le Speed[0] \parallel
                                              );
Time[1] >= _DIAMETER * _BAS_TIME ||
                                          parameter _MAX_OFFSET = 3355_4432; //
                                          最大世界线偏移量
                Offset[1]
_BAS_OFFSET * _BAS_TIME || Offset[2] >
                                          parameter BAS OFFSET = 1000 0000; //
_BAS_OFFSET * _BAS_TIME)
                                          基础世界线偏移量
                                          parameter _BAS_SPEED = 64;
                 begin Chstate[0] = 1;
                                                                        // 速度单
                 //角色状态置一
                                          位量
Chstate[1] = 1;
                        Speed[0] \leftarrow 0;
                                          parameter SPEED LEVEL = 16; // 速度有
Speed[1] \le 0;
                                          16 个等级
                   //角色速度置零
                        win_flag <= 0;
over_flag <= 1; end //失败标记
                                          wire [26:0] off = (offset > BAS_OFFSET)?
        end // end of next_s
                                          (offset
                                                           _BAS_OFFSET)
    end // end of ena
                                          ( MAX OFFSET >> 1) : ( BAS OFFSET -
end // end of always
                                          offset) % (_MAX_OFFSET >> 1);
                                          wire [5:0] ori level = (off >> 8) * 2 *
//输出赋值
                                          _SPEED_LEVEL / (_MAX_OFFSET >> 9);
assign character = {Chstate[~CurChara],
                                          // 32 个层级
Chstate[CurChara], CurChara};
                                 // 角
                                          assign speed = _BAS_SPEED * ((ori_level <
色信息
                                          _SPEED_LEVEL / 2) ? (1 + ori_level) :
assign
         offset
                       Offset[CurChara];
                                                                        (ori level
// 世界线偏移量 0-99999999
                                          < _SPEED_LEVEL) ? (5 + ori_level / 2) :
assign
        speed
                    Speed[CurChara]
                                                                        (7
BAS SPEED;
                        // 速度: 16 梯
                                          ori_level / 4));
度 0-15
assign
          obstacle
                              Obstacle;
                                          endmodule
// 障碍物位置
                                          module anotherChara(
assign
          obstimes
                             Obstimes;
// 障碍物大小
                                              input [21:0] thisTime,
                     Time[CurChara]
                                              input [21:0] that Time,
assign
       progress
BAS TIME
                 _SCREEN_WIDTH
                                              input [26:0] thisOffset,
_DIAMETER; //游戏进度
                                              input [26:0] thatOffset,
assign offgress = (Offset[CurChara] >> 12) *
                                              output [9:0] obsta,
60 / (_BAS_OFFSET >> 12);
                              //偏移进
                                              output [3:0] obstm
度
                                              );
assign game_over = over_flag;
                                    //
                                          parameter _BAS_TIME = 64;
                                                                        // 时间流
游戏结束, 高电平有效
                                          逝基准值
                                          parameter _SCREEN_WIDTH = 1024; // 屏
          game_win
assign
                              win_flag;
// 游戏成功,高电平有效
                                          幕宽度
                                          parameter _SCREEN_TIME = 2048; // -
endmodule
                                          屏代表的时间
                                          parameter SCREEN OFFSET = 0050 0000;
module calSpeed(
                                          // 相遇时间线差基值
    input[26:0] offset,
                                          parameter _CHARA_XPOS = 512; // 角色水
```

```
平位置
                                          thisOffset) >> 5) / (_SCREEN_OFFSET >>
parameter _CHARA_WIDTH = 200; // 角色
                                          5);
水平宽度
                                          assign obsta = !exist ? 10'b0 :
                                                          thisT
                                                                  >=
                                                                        thatT
wire [15:0] this T = this Time[21:6];
                                          CHARA XPOS - (thisT
                                                                        thatT)
wire [15:0] that T = \text{thatTime}[21:6];
                                          _SCREEN_WIDTH / _SCREEN_TIME :
wire exist = (thisT >= thatT ? thisT - thatT <
_SCREEN_TIME >> 1 : thatT - thisT <
                                          _CHARA_XPOS + (thatT -
                                                                        thisT)
                                          SCREEN WIDTH / SCREEN TIME;
SCREEN TIME >> 1);
wire [5:0] times = (thisOffset >= thatOffset ?
                                          assign obstm = times > 15 ? 4'b0 : 15 - times;
(thisOffset - thatOffset) >> 5 : (thatOffset -
                                          endmodule
4、开发板综合显示模块(display_seg.v)
module display_seg(
                                                  .bcd(bcd)
    input clk,
                         // 时钟信号
                                                  );
                        // 重置信号,低
    input reset,
                                              // 实例化七段显示模块
电平有效
                                              seven_segment_display uut0 (
    input [1:0] choice,
                       // 显示模式: 00:
                                                  .clk(clk),
只显示数字;10:显示数字和速度;01:游戏开
                                                  .reset(reset),
始;11:游戏结束;
                                                  .choice(choice),
    input [26:0] hex,
                          // 要显示的
                                                   .bcdnum(bcd),
27bit 十六进制数字
                                                   .anodes(anodes),
    input [3:0] speed,
                       // 要显示的速度
                                                  .segments(segments)
值
                                                  );
                                              // 实例化速度 led 显示器: 只有当
    output [7:0] anodes,
                          // 阳极信号
 (AN0..AN7)
                                          choice=10 时才会显示
    output [7:0] segments, // 段信号(A..G)
                                              speed_led_display uut2(
和小数点 DP
                                                  .clk(clk),
    output [15:0] led
                        // led 速度显示
                                                  .ena(reset && choice != 2'b00),
器
                                                   .flicker(choice[0]),
                                                   .speed(speed),
    );
    wire [31:0]bcd; //中转 bcd 码
                                                  .led(led)
   // 实例化 bcd 码转换
                                                  );
    hex_to_bcd uut1(
                                          endmodule
        .hex(hex),
4-1、十六进制转 BCD 码转码器(hex to bcd.v)
module hex_to_bcd(
    input [26:0] hex, // 27-bit 十六进制数
                                          always @(hex) begin
    output reg [31:0] bcd // 32-bit BCD 码(8
                                              // 初始化 BCD 为 0
位,每位 4-bit)
                                              bcd = 0;
);
                                              // 对每一个输入位进行处理
                                              for (i = 26; i >= 0; i = i - 1) begin
integer i, j;
```

```
// 检查每个 BCD 数字是否大于
                                                    bcd = bcd \ll 1;
4
                                                    // 将十六进制的最高位添加到
        for (j = 0; j < 8; j = j + 1) begin
            if (bcd[4*j +: 4] > 4)
                                            BCD 的最低位
                 bcd[4*j +: 4] = bcd[4*j +:
                                                    bcd[0] = hex[i];
4] + 3;
                                                end
        end
                                            end
        // 左移 BCD 码
                                            endmodule
4-2、七段晶体管显示模块(seven_segment_display.v)
module seven_segment_display (
                                                    case (digit)
    input clk,
                        // 时钟信号
                                                         4'h0: decode[7:1] = 7'b0000001;
                        // 重置信号,低
    input reset,
                                            //0
电平有效
                                                         4'h1: decode[7:1] = 7'b1001111;
    input [1:0] choice, // 选择显示内容
                                            // 1
    input [31:0] bcdnum, // 要显示的 8
                                                         4\text{h}2: decode[7:1] = 7\text{b}0010010;
位数字(每个数字 4 位)
                                            // 2
    output reg [7:0] anodes,
                             // 阳极信号
                                                         4h3: decode[7:1] = 7b0000110;
 (AN0..AN7)
                                            // 3
    output reg [7:0] segments // 段信号
                                                         4'h4: decode[7:1] = 7'b1001100;
 (A..G) 和小数点 DP
                                            // 4
);
                                                         4'h5: decode[7:1] = 7'b0100100;
                                            // 5
// 分频计数器,用于创建显示刷新率
                                                         4'h6: decode[7:1] = 7'b0100000;
                                            // 6
reg [15:0] refresh_counter;
always @(posedge clk or negedge reset) begin
                                                         4'h7: decode[7:1] = 7'b0001111;
                                            // 7
    if (!reset)
        refresh_counter <= 0;
                                                         4'h8: decode[7:1] = 7'b00000000;
                                            // 8
    else
        refresh_counter <= refresh_counter
                                                         4'h9: decode[7:1] = 7'b0000100;
                                            // 9
+ 1;
                                                         default: decode = 7'b1111111; //
end
                                            空白
// 当前活跃的显示位
                                                    endcase
                     active_digit
                                                    // 最高位小数点永远点亮
          [2:0]
refresh counter[15:13]; // 更改这个以调整
                                                    decode
                                                                =
                                                                        {decode[7:1],
刷新率
                                            digit_index != 3'b111};
                                                    //if (digit_index == 3'b110) decode
// 七段解码器
                                            = 8'b1111_1110;
function [7:0] decode;
                                                end
    input [3:0] digit;
                                            endfunction
    input [2:0] digit_index;
                                            // 七段解码器(STEN_GATE)
    begin
```

```
function [7:0] STEN_GATE;
                                                        4'h4:
                                                              GAME_OVER[7:1] =
    input [2:0] digit_index;
                                           ~7'b1001111; // E
    begin
                                                        4'h3:
                                                              GAME_OVER[7:1] =
        case (digit_index)
                                           ~7'b1111110; // O
            4'h7:
                   STEN GATE[7:1]
                                                        4'h2:
                                                              GAME OVER[7:1] =
~7'b1011011; // S
                                           ~7'b0111110; // V
            4'h6:
                   STEN_GATE[7:1]
                                                        4'h1:
                                                              GAME_OVER[7:1] =
~7'b1110000; // T
                                           ~7'b1001111; // E
            4'h5:
                   STEN GATE[7:1]
                                                              GAME OVER[7:1] =
                                           ~7'b1110111; // R
~7'b1001111; // E
                   STEN_GATE[7:1]
                                                        default:
                                                                 GAME OVER
~7'b0110111; // N
                                           7'b1111111; // 空白
            4'h3:
                   STEN_GATE[7:1]
                                                   endcase
                                                   // 中间的小数点永远点亮
~7'b1011111; // G
            4'h2:
                   STEN_GATE[7:1]
                                                   GAME_OVER
                                      =
                                           {GAME OVER[7:1], digit index != 3'b100};
~7'b1110111: // A
            4'h1:
                   STEN_GATE[7:1]
                                               end
                                      =
~7'b1110000; // T
                                           endfunction
            4'h0:
                   STEN_GATE[7:1]
                                      =
~7'b1001111; // E
                                           // 更新显示内容
            default:
                      STEN GATE
                                           always @(posedge clk or negedge reset) begin
7'b1111111; // 空白
                                               if (!reset) begin
        endcase
                                                    anodes <= 8'b11111111;
        // 中间的小数点永远点亮
                                                   segments <= 8'b11111111;
        STEN GATE = {STEN GATE[7:1],
                                               end else begin
                                                   anodes <= ~(1'b1 << active_digit); //
digit_index != 3'b100;
    end
                                           选择当前活跃的数字
endfunction
                                                   casex(choice)
                                                        2'bx0:
                                                                   segments
                                                                                <=
// 七段解码器(GAME OVER)
                                           decode(bcdnum[4*active digit
                                                                                4],
function [7:0] GAME_OVER;
                                           active_digit); // 解码当前数字并处理小数点
    input [2:0] digit_index;
                                                        2'b01:
                                                                   segments
    begin
                                           STEN_GATE(active_digit);
        case (digit_index)
                                                        2'b11:
                                                                  segments
                                                                                <=
                                           GAME OVER(active digit);
            4'h7: GAME OVER[7:1] =
~7'b1011111; // G
                                                   endcase
            4'h6: GAME_OVER[7:1] =
                                               end
~7'b1110111; // A
                                           end
            4'h5: GAME_OVER[7:1] =
~7'b1110111: // M
                                           endmodule
4-3、LED 灯显示模块(speed_led_display.v)
```

input ena,

input flicker,

//使能信号

//闪烁效果

module speed\_led\_display(

input clk,

//时钟信号

```
//速度
                                            GEN_REGS
    input [3:0] speed,
    output reg [15:0] led //led 显示灯
                                                     always @(posedge clk_5Hz) begin
                                                         if (!ena) begin
    );
                                                             led[i] <= 1'b0;
// 时钟分频
                                                         end else begin
wire clk_5Hz;
                                                             if (!flicker) begin
divider_5M divider_uut(clk, ena, clk_5Hz);
                                                                  if (i >= 15 - speed)
//闪烁效果
                                            led[i] <= 1'b1;
reg [3:0] lednum = 4'b1111;
                                                                  else
always @(posedge clk_5Hz or negedge ena)
                                            led[i] <= 1'b0;
begin
                                                             end else begin
    if (!ena || !flicker)
                                                                  if (i == lednum)
        lednum = 4'b1111;
                                            led[i] <= 1'b1;
    else if (lednum == 4'b0000)
                                                                  else
        lednum = 4'b1111;
                                            led[i] <= 1'b0;
    else
                                                             end
        lednum = lednum - 1;
                                                         end
end
                                                     end
// 用 led 显示当前速度 or 闪烁
                                                 end
genvar i;
                                            endgenerate
generate
                                            endmodule
    for (i = 0; i < 16; i = i + 1) begin:
5、VGA 综合显示模块(vga_top.v)
module vga top(
                                            wire [11:0] pix xpos;
                             // 标准时钟
           clk_100MHz,
                                            wire [11:0] pix_ypos;
    input
                           // 复位信号,
    input
           rst_n,
                                            //时钟分频
高电平有效 (方便测试)
                                            divider_2
                                                           d2(clk_100MHz,
                                                                                rst_n,
                                            clk_50MHz);
    input [2:0]
                  chara,
                             // 角色状态
                                            //图层综合
                            // 行进速度
    input [3:0]
                  speed,
                                            VGA_game_layers_syn clr_syn_inst(
                  obstacle, // 障碍物位置
                                                 .vga_clk(clk_50MHz), // VGA 驱动时钟
    input [9:0]
                  obstimes,// 障碍物大小
                                                 .disp_en(disp_en),
                                                                    // 显示有效信号
    input [3:0]
    input [9:0]
                  progress, // 时间进度
                  offgress, // 偏移进度
                                                                     // 选择角色
    input [8:0]
                                                 .chara(chara),
                                                 .speed(speed),
                                                                     // 前进速度
                  vga hs, // 行同步信号
                                                                     // 障碍物位置
                                                 .obstacle(obstacle),
    output
                  vga_vs, // 场同步信号
                                                 .obstimes(obstimes),
                                                                     // 障碍物大小
    output
           [11:0] vga_rgb, // 红绿蓝输出
                                                                      // 时间进度
                                                 .progress(progress),
    output
                                                                     // 偏移进度
               VS_negedge // 下降沿信号
    output
                                                 .offgress(offgress),
    );
wire clk_25MHz;
                                                 .pix_xpos(pix_xpos),
                                                                    // 像素点横坐标
                                                                    // 像素点纵坐标
wire disp_en;
                                                 .pix_ypos(pix_ypos),
                                                                    // 像素点数据
wire [11:0] pix_data;
                                                 .pix_data(pix_data)
```

```
);
//VGA 驱动器
                                                         // 行同步信号
                                        .vga_hs(vga_hs),
                                                         // 场同步信号
vga_driver_1024x600 vga_driver_inst(
                                        .vga_vs(vga_vs),
   .clk 50MHz(clk 50MHz),// VGA 驱动
                                                         // 红绿蓝输出
                                        .vga_rgb(vga_rgb),
时钟
   .rst_n(rst_n),
                    // 复位信号,低
                                        .pix_data(pix_data),
                                                          // 像素点数据
电平有效
                                        .pix_xpos(pix_xpos), // 像素点横坐标
                                        .pix_ypos(pix_ypos) // 像素点纵坐标
                    //显示有效信号
   .disp en(disp en),
                                        ):
   .VS_negedge(VS_negedge),
                                    endmodule
//输出场信号下降沿
5-1、VGA 驱动器模块(vga_driver_1024x600.v)
module vga_driver_1024x600(
                                    // 以下时序参数需根据您的显示器进行调
   input
                 clk_50MHz,
                               //
VGA 驱动时钟
   input
                               //
                                    parameter H_SYNC
                                                         136;
                                                                 // 行
                 rst_n,
复位信号
                                    同步
                                                                 // 行
                                    parameter H_BACK
                                                          160;
                               //
                                    显示后沿
   output
                 vga_hs,
行同步信号
                                                               // 行有
                                    parameter H DISP
                                                     = 1024:
                                    效数据
   output
                 vga_vs,
                               //
场同步信号
                                                                 // 行
                                    parameter H FRONT = 24;
   output [11:0]
                               //
                                    显示前沿
                vga_rgb,
红绿蓝输出
                                    parameter H TOTAL = 1344;
                                    描周期
   input
         [11:0] pix_data,
                             // 像
素点数据
                                                               // 场同
                                    parameter V_SYNC
                                                      = 3;
   output [11:0] pix_xpos,
                               //
像素点横坐标
                                    parameter V BACK
                                                      = 23:
                                                               // 场显
                                    示后沿
   output [11:0] pix_ypos,
                               //
像素点纵坐标
                                    parameter V_DISP
                                                     = 600;
                                                             // 场有效
                                    数据
   output disp_en,
                            //显示
                                    parameter V_FRONT =
                                                        1;
                                                               // 场显
有效信号
                                    示前沿
   output VS_negedge
                            //输出
                                    parameter V_TOTAL = 627;
                                                               // 场扫
场信号下降沿
                                    描周期
   );
                                                              // 行时序
                                    reg
                                          [11:0]
                                                    cnt_h;
/************
                                    计数器
*****
                                    reg
                                          [11:0]
                                                    cnt v;
                                                              // 场时序
参数、寄存器、线网定义(分辨率: 1024*600
                                    计数器
```

reg VS\_reg1, VS\_reg2;

//场信号由

时钟频率: 50.561mhz 位数: 12位)

\*\*\*\*\*\*\*\*\*\*\*\*

```
1->0时,即下降沿时才进行状态转移。每一
                                      begin
帧的下降沿,图片看起来是一帧一帧的运
                                         if (!rst_n)
动, 进来连续运动形成动画
                                             cnt_h \le 12'd0;
                                          else begin
/***********
                                             if (cnt h < H TOTAL - 1'b1)
*****
                                                 cnt_h <= cnt_h + 1'b1;
VGA 时钟: 50M
                                             else
************
                                                 cnt_h \le 12'd0;
*********/
                                          end
wire vga_clk;
                                      end
assign vga_clk = clk_50MHz;
                                      // 场计数计数
/*************
                                      always @(posedge vga_clk or negedge rst_n)
******
                                      begin
VGA 显示
                                         if(!rst_n)
***********
                                             cnt v \le 12'd0
*******
                                          else if(cnt_v == V_TOTAL - 1'b1)
// VGA 请求数据标志
                                             cnt v <= 12'd0
wire pix_data_req_flag;
                                          else if(cnt_h == H_TOTAL - 1'b1)
assign pix_data_req_flag = ((cnt_h >=
                                             cnt_v \le cnt_v + 1b1;
(H SYNC + H BACK
                          )) &&
                                          else
                         (cnt_h <=
                                             cnt_v \leftarrow cnt_v;
(H_SYNC + H_BACK + H_DISP)) \&\&
                                      end
                         (cnt_v >=
                                      //计算是否为场时序下降沿
(V SYNC + V BACK
                          )) &&
                         (cnt_v <=
                                      always @ (posedge vga_clk or negedge rst_n)
(V_SYNC + V_BACK + V_DISP)))
                                      begin
                             1'b1 :
                                           if(!rst_n) begin
1'b0;
                                               VS_reg1 \le 0;
                                               VS reg2 \ll 0;
// 输出的像素点坐标
                                           end else begin
assign pix_xpos = pix_data_req_flag ? (cnt_h
                                               VS_reg1 \le vga_vs;
-(H_SYNC + H_BACK) + 1'b1) : 12'd0;
                                               VS_reg2 \ll VS_reg1;
                                                                     //非
assign pix_ypos = pix_data_req_flag ? (cnt_v
                                      阻塞赋值,此刻 reg1 的值是当前 clk 上升沿
                                      的 VS, reg2 为上一 clk 上升沿的 VS
-(V_SYNC + V_BACK) + 1'b1) : 12'd0;
                                           end
// VGA 行场同步信号
                                        end
assign vga_hs = (cnt_h < H_SYNC)? 1'b0:
1'b1;
                                       assign VS_negedge = ~VS_reg1 & VS_reg2;
                                      //优先级~高于&, VS 由 1 变为 0 时, 最终
assign vga_vs = (cnt_v < V_SYNC) ? 1'b0 :
1'b1;
                                      值取 1,作为图片移动状态机转移的有效信
                                      号 (来自网上)
// 行计数器计数
```

always @(posedge vga\_clk or negedge rst\_n)

// RGB 显示的使能信号

 $assign \ disp\_en \quad = pix\_data\_req\_flag;$ 

// VGA 显示像素数据

assign vga\_rgb = disp\_en ? pix\_data : 12'd0;

endmodule

#### 5-2、VGA 游戏图层综合模块(VGA\_game\_layers\_syn.v)

module VGA\_game\_layers\_syn( pix\_ypos >= 0 && pix\_ypos < // input vga\_clk, V\_DISP) begin VGA 驱动时钟 // 按图层优先级显示图片 // 显 input disp\_en, casex(vaild\_layer) 示有效信号 5'b00001: begin pix\_data <= pix\_data\_layer[0]; end // 当 input [3:0] chara, 5'b0001x: begin pix\_data <= 前角色 pix\_data\_layer[1]; end input [3:0] speed, // 前 5'b001xx: begin pix data <= 进速度 pix\_data\_layer[2]; end input [9:0] obstacle, // 另 5'b01xxx: begin pix data <= 一个角色位置 pix\_data\_layer[3]; end input [3:0] obstimes, // 另一 //5'b1xxxx: begin pix\_data 个角色清晰度 <= pix\_data\_layer[4]; end input [9:0] progress, // 时 default: begin pix\_data <= 间进度 12'hfff; end//默认白色 input [8:0] offgress, // 偏移 endcase 进度 end else begin pix\_data <= 12'h000; // 像 input [11:0] pix xpos, end 素点横坐标 end input [11:0] pix\_ypos, // 像 // 实例化图层 素点纵坐标 output reg [11:0] pix\_data // 像 BG\_layer bg\_inst( 素点数据 .vga\_clk(vga\_clk), // VGA 驱 ); 动时钟 parameter H\_DISP 1024; // 水平 .disp\_en(disp\_en), // 显示有 像素点数 效信号 parameter V\_DISP = 600; // 竖直 .pix\_xpos(pix\_xpos), // 像素点 像素点数 横坐标 wire [4:0] vaild\_layer; // 判断各图 // 像素点 .pix\_ypos(pix\_ypos), 层是否有效 纵坐标 wire [11:0] pix\_data\_layer [4:0]; // 储存各图 .valid({vaild\_layer[0]}), // 该点 层像素点信息 是否有像素 .pix\_data(pix\_data\_layer[0]) // always @(posedge vga\_clk) begin 像素点数据 if (disp\_en && ); pix\_xpos >= 0 && pix\_xpos < Satellbg\_layer satellbg\_inst( H DISP && .vga\_clk(vga\_clk), // VGA 驱

Misp_en(disp_en)	动时钟		);
### 「	.disp_en(disp_en),	// 显示有	Chara_layer chara_inst(
操坐标	效信号		.vga_clk(vga_clk), // VGA
模坐标 pix_ypos(pix_ypos),	.progress(progress),	// 进度	驱动时钟
### A	.pix_xpos(pix_xpos),	// 像素点	.disp_en(disp_en),    // 显示
### ### ### ### ### ### ### ### ### ##	横坐标		有效信号
.valid({vaild_layer[1]}),		// 像素点	
### ### ### ### ### ### ### ### ### ##			
(別様式の数据		// 该点	, , , , , , , , , , , , , , , , , , , ,
(			
progress(progress),		//	* * * * * * * * * * * * * * * * * * * *
Road_layer road_inst(       .vga_clk(vga_clk),       // VGA         驱动时钟       .disp_en(disp_en),       // 显示         有效信号       .forward(!(chara[0]^chara[1])),       // 路面         // 控制行进方向       点类性标       .valid({vaild_layer[3]}),       // 该点         是否有像素       .pix_xpos(pix_xpos),       // 像素         点模坐标       .valid({vaild_layer[2]}),       // 该点         是否有像素       .pix_data(pix_data_layer[2])       // 像素点数据         5-2-0、各级图层模块(Game_Layers.v)       5-2-1、背景图层模块 (BG_layer)         module BG_layer(       output reg [11:0] pix_data // 像素点数据         input disp_en,       // 最素点数据         input [11:0] pix_xpos,       // 像素点数         input [11:0] pix_xpos,       // 像素点数         input [11:0] pix_ypos,       // 像         素点数坐标       utput reg [11:0] pix_data // 像         素点数生标       v_DISP = 600; // 处直像素点数         always @(posedge vga_clk) begin       if (disp_en) begin			
### NGA	, .		
度  disp_en(disp_en),	•	// N/C A	
disp_en(disp_en)		// VGA	
点機坐标		// 見示	
### ### #############################		// 邓下 4/	1 - 1 4 - 1 //
# 控制行进方向		11))	
Speed(speed),		11//,	1 = 1 //
行进速度       pix_xpos(pix_xpos),		// 路面	
点模坐标    pix_ypos(pix_ypos),			_ 3 2 37//
点模坐标	.pix_xpos(pix_xpos),	// 像素	.pix_data(pix_data_layer[3]) //
点纵坐标     .valid({vaild_layer[2]}),			
.valid({vaild_layer[2]}),	.pix_ypos(pix_ypos),	// 像素	);
是否有像素	点纵坐标		
.pix_data(pix_data_layer[2])	<pre>.valid({vaild_layer[2]}),</pre>	// 该点	endmodule
\$\partial \text{S.2-0.}\$       各级图层模块(Game_Layers.v)         \$\frac{5-2-1.}{rhongle Red Red Red Red Red Red Red Red Red Re	是否有像素		
5-2-1、背景图层模块 (BG_layer)         module BG_layer(       output reg       [11:0] pix_data // 像         input vga_clk,       // 素点数据         VGA 驱动时钟       );         input disp_en,       // parameter       H_DISP = 1024; // 水平像素点数         input [11:0] pix_xpos,       // 像       parameter       V_DISP = 600; // 竖直像素点数         input [11:0] pix_ypos,       // 像         素点纵坐标       always @(posedge vga_clk) begin output reg valid,       if (disp_en) begin		]) //	
5-2-1、背景图层模块 (BG_layer)         module BG_layer(       output reg       [11:0] pix_data // 像         input vga_clk,       // 素点数据         VGA 驱动时钟       );         input disp_en,       // parameter       H_DISP = 1024; // 水平像素点数         input [11:0] pix_xpos,       // 像 parameter       V_DISP = 600; // 竖直像素点数         input [11:0] pix_ypos,       // 像         素点纵坐标       always @(posedge vga_clk) begin output reg valid,       if (disp_en) begin	5-2-0. 冬级图层模块 (Car	ne Lavers v	
module BG_layer(		•	•
input vga_clk,		,	output reg [11:0] pix data // 像
VGA 驱动时钟       );         input disp_en,       // parameter       H_DISP = 1024; // 水平像素点数         显示有效信号       水平像素点数         input [11:0] pix_xpos,       // 像       parameter       V_DISP = 600; // 竖直像素点数         input [11:0] pix_ypos,       // 像         素点纵坐标       always @(posedge vga_clk) begin output reg valid,       // 该	<u>-</u>	//	
显示有效信号 水平像素点数 parameter V_DISP = 600; // 鉴直像素点数 input [11:0] pix_ypos, // 像 素点纵坐标 always @(posedge vga_clk) begin output reg valid, // 该 if (disp_en) begin	VGA 驱动时钟		);
input [11:0] pix_xpos,  // 像	input disp_en,	//	parameter H_DISP = 1024; //
素点横坐标竖直像素点数input [11:0] pix_ypos,// 像素点纵坐标always @(posedge vga_clk) begin if (disp_en) begin	显示有效信号		水平像素点数
input [11:0] pix_ypos, // 像 素点纵坐标 always @(posedge vga_clk) begin output reg valid, // 该 if (disp_en) begin	input [11:0] pix_xpos,	// 像	-
素点纵坐标 always @(posedge vga_clk) begin output reg valid, // 该 if (disp_en) begin	素点横坐标		竖直像素点数
output reg valid, // 该 if (disp_en) begin		// 像	
点是否有 <b>以</b> if(pix_xpos >= 0 &&		// 该	
	点是否有像素		$if(pix\_xpos >= 0 &\&\&$

```
层透明像素点
pix_xpos < H_DISP && pix_ypos >= 0 &&
                                                            pix_data <= 12'hfff;
pix_ypos < V_DISP)
                  begin
                                                       end
                      valid <= 1'b1;//该
                                                   end else begin
图层有效数据
                                                      valid <= 1'b0;
                      pix_data
                                                      pix_data <= 12'h000;
                                   <=
12'h0ff;
                                                   end
                   end
                                             end
              else begin
                   valid <= 1'b0;//该图
                                         endmodule
5-2-2、背景建筑物图层模块(Satellbg_layer)
module Satellbg_layer(
                                             wire [9:0] basex = (START_PRO -
   input vga_clk,
                                   //
                                         progress % START PRO) * 3;
VGA 驱动时钟
                                             always @(posedge vga_clk) begin
   input disp_en,
                                    //
                                                  if (disp_en) begin
                                                       img_addr <= 12'b0; //文件指
显示有效信号
   input [9:0] progress,
                                // 进
                                         针归零
度条
                                                      if(basex && pix_xpos >=
                                // 像
                                         basex - IMG_WIDTH / 2 * TIMES &&
   input [11:0] pix_xpos,
素点横坐标
                                         pix xpos < basex + IMG WIDTH / 2 *
                                         TIMES &&
   input [11:0] pix_ypos,
                                // 像
素点纵坐标
                                                         pix_ypos >= BASEY -
   output reg valid,
                                // 该
                                         IMG_HEIGHT * TIMES && pix_ypos <
点是否有像素
                                         BASEY)
                                // 像
   output reg [11:0] pix_data
                                                           begin
素点数据
                                                               //building2: fff
                                         为默认透明的区域
   );
   parameter
              H_DISP
                           1024;
                                   //
                                                                //satellite: 0ff 为
水平像素点数
                                         默认透明的区域
              V_DISP
                                   //
                                                               //building1: 0f0
   parameter
                           600;
竖直像素点数
                                         为默认透明的区域
   parameter IMG_WIDTH = 100;
                                                                if (choice
    parameter IMG_HEIGHT = 100;
                                         2'b00 \&\& img_data[11:8] >= 4'hd \&\&
                           // 纵坐标
    parameter BASEY = 400;
                                         img_data[7:4] >= 4'hd && img_data[3:0] >=
   parameter START_PRO = 341; // 三分
                                         4'hd ||
之一点
                                                                   choice
   parameter END_PRO = 682;
                                         2'b01 && img_data[11:8] <= 4'h2 &&
分之二点
                                         img_data[7:4] >= 4'hd && img_data[3:0] >=
                          // 放大4倍
   parameter TIMES = 4;
                                         4'hd ||
    reg [12:0] img_addr;
                                                                   choice
   wire [15:0] img_data;
                                         2'b10 && img data[11:8] <= 4'h2 &&
   wire [1:0]
               choice
                                         img_data[7:4] >= 4'hd && img_data[3:0] <=
                           progress
```

4'h2 ||

START\_PRO;

```
choice
                                              assign img_data = choice == 2'b00 ?
                                   ==
2'b11)
                                          img_build2:
                                                                choice == 2'b01?
                           valid
                                   <=
1'b0;//该图层透明像素点
                                          img_sate:
                                                                choice == 2'b10?
                       else
                           valid
                                          img_build1:
                                   <=
1'b1://该图层有效数据
                                                                12'hfff;
                                              satellite1_rom ROM_inst (
                       pix_data
                                   <=
img data[11:0];
                                                   .clka(vga_clk),
                       img_addr
                                                   .addra(img_addr),
                                   \leq=
(IMG_HEIGHT - (BASEY - pix_ypos) /
                                                   .douta(img_sate),
TIMES) * IMG_WIDTH +
                                                   .ena(disp_en) // 连接 ROM 输出
                                          数据到您的模块中
(pix xpos + IMG WIDTH / 2 * TIMES -
                                                   );
basex) / TIMES;//比色素早一步
                                              building1_rom ROM1_inst (
                    end
                                                   .clka(vga_clk),
               else begin
                                                   .addra(img_addr),
                    valid <= 1'b0;//该图
                                                   .douta(img_build1),
层透明像素点
                                                   .ena(disp_en) // 连接 ROM 输出
                    pix data <= 12'hfff;
                                          数据到您的模块中
               end
                                                   );
         end else begin
                                              building2_rom ROM2_inst (
              valid <= 1'b0;
                                                   .clka(vga_clk),
              pix_data <= 12'h000;
                                                   .addra(img_addr),
                                                   .douta(img build2),
         end
                                                   .ena(disp_en) // 连接 ROM 输出
    end
                                          数据到您的模块中
    wire [15:0] img_sate;
                                                   );
    wire [15:0] img_build1;
    wire [15:0] img_build2;
                                          endmodule
5-2-3、路面移动图层模块(Road laver)
module Road_layer(
                                          素点纵坐标
    input vga_clk,
                                    //
                                              output reg valid,
                                                                           // 该
VGA 驱动时钟
                                          点是否有像素
    input disp_en,
                                    //
                                              output reg [11:0] pix_data
                                                                           // 像
显示有效信号
                                          素点数据
    input forward,
                                    //
                                              );
根据角色状态前进/后退
                                              parameter
                                                        H_DISP
                                                                      1024;
                                                                              //
                                          水平像素点数
    input [3:0] speed,
                                 // 前
进速度
                                              parameter
                                                        V_DISP
                                                                      600;
                                                                              //
    input [11:0] pix_xpos,
                                 // 像
                                          竖直像素点数
素点横坐标
                                                        IMG_WIDTH = 256;
                                              parameter
                                 // 像
                                                        IMG_HEIGHT = 141;
    input [11:0] pix_ypos,
                                              parameter
```

```
reg [15:0] img_addr;
                                                                   else
    wire [15:0] img_data;
                                                                        valid
                                                                               <=
                                           1'b1;//该图层有效数据
    //马路移动
    wire clk_50Hz;
                                                                   pix_data
    reg [7:0] counter = 0;
                                           img_data[11:0];
    divider_1M
                  d1M(vga_clk,
                                  1'b1,
                                                                   img_addr
clk_50Hz);
                                           (pix\_ypos - V\_DISP + IMG\_HEIGHT * 2) / 2
                                           * IMG_WIDTH + ((pix_xpos - counter) %
    always @(posedge clk_50Hz) begin
                                           IMG WIDTH);//比色素早一步
        if (forward)
            counter <= counter - speed;//时
                                                               end
间顺行
                                                          else begin
                                                               valid <= 1'b0;//该图
        else
            counter <= counter + speed;//</pre>
                                           层透明像素点
时间回溯
                                                               pix data <= 12'hfff;
                                                          end
    end
    //显示马路
                                                     end else begin
    always @(posedge vga_clk) begin
                                                         valid <= 1'b0;
         if (disp_en) begin
                                                         pix_data <= 12'h000;
              img_addr <= 12'b0; //文件指
                                                     end
针归零
                                               end
              if(pix\_xpos >= 0
                                   &&
pix_xpos < H_DISP
                      && pix_ypos >=
                                               road1_rom ROM_inst (
V_DISP - IMG_HEIGHT * 2 && pix_ypos
                                                    .clka(vga_clk),
< V_DISP)
                                                    .addra(img_addr),
                   begin
                                                    .douta(img data),
                       //fff 为默认透明
                                                    .ena(disp_en), // 连接 ROM 输出
的区域
                                           数据到您的模块中
                       if (pix_ypos <=
                                                    .wea()
V_DISP - IMG_HEIGHT * 5 / 3 &&
                                                    );
img data[11:8]
                  >=
                          4'he
img_data[7:4] >= 4'he && img_data[3:0] >=
                                           endmodule
4'he)
                             valid
1'b0;//该图层透明像素点
5-2-4、角色及进度条图层模块(Chara_layer)
```

module Chara_layer(		一个角色	
input vga_clk,	//	input [3:0] obstimes,	// 另
VGA 驱动时钟		input [3:0] obstimes, 一个角色的清晰度	
input disp_en,	//	input [9:0] progress,	// 游
显示有效信号		戏进度	
input [3:0] chara,	// 选	input [8:0] offgress,	// 偏移
择角色		进度	
input [9:0] obstacle,	// 另	input [11:0] pix_xpos,	// 像

```
素点横坐标
                                             // 当前角色图层(包括进度条)
                                // 像
   input [11:0] pix_ypos,
素点纵坐标
                                             always @(posedge vga_clk) begin
   output valid,
                            // 该点是
                                                  if (disp_en) begin
否有像素
                                                       ch addr[0] <= 12'b0; //文件
   output [11:0] pix_data
                          // 像素点数
                                         指针归零
据
                                                       // 显示进度条
                                                       if(progress &&
   );
   parameter
              H DISP
                            1024:
                                   //
                                                          (!chara[0] && pix_xpos
水平像素点数
                                         < progress + IMG_WIDTH / 2 / SHRINK ||</pre>
   parameter
             V DISP
                           600;
                                   //
                                                           chara[0]
竖直像素点数
                                         pix_xpos > progress - IMG_WIDTH / 2 /
   parameter IMG_WIDTH = 200;
                                         SHRINK) &&
    parameter IMG HEIGHT = 200;
                                                           pix\_ypos >= V\_DISP -
             SHRINK
                        = 10;
                                   //
                                         offgress - IMG_HEIGHT / SHRINK &&
   parameter
线性缩小倍数
                                         pix ypos < V DISP - offgress)
   parameter POSX = 512;
                                   //
                                                            begin
当前角色横坐标
                                                            if
                                                                (!chara[0]
                                                                           &&
   parameter POSY = 230;
                                   //
                                         pix_xpos < progress - IMG_WIDTH / 2 /
当前角色纵坐标
                                         SHRINK ||
                                   //
    parameter SHARP = 16;
                                                                chara[0]
                                                                           &&
清晰度
                                         pix_xpos > progress + IMG_WIDTH / 2 /
   //读取图片信息
                                         SHRINK) begin
   wire [15:0] img_addr [1:0];
                              // 分别
                                                                 chvalid[0] <=
读两个角色的地址, 0: 伦太郎, 1: 红莉栖
                                         1'b1;
    reg [15:0] ch_addr [1:0];
                              // 分别
                                                                 ch_pix_data[0]
读两个角色的地址, 0: 当前角色, 1: 另一
                                         <= 12'h0ff;//蓝条
个角色红莉栖
                                                            end else begin
    assign img_addr[0] = ch_addr[chara[0]];
                                                               //Off 亦显示
    assign
                 img_addr[1]
                                                                chvalid[0]
ch_addr[~chara[0]];
                                         1'b1;//该图层有效数据
    wire [15:0] ch_data [1:0];
                              // 分别
                                                                ch_pix_data[0]
读两个角色的数据, 0: 当前角色, 1: 另一
                                         <= ch_data[0][11:0];
个角色
                                                               ch_addr[0]
   //内部图层: 0 为当前角色, 1 为另一个
                                         (IMG_HEIGHT - (V_DISP - offgress -
角色
                                         pix_ypos) * SHRINK) * IMG_WIDTH +
   reg [1:0] chvalid;
   reg [11:0] ch_pix_data [1:0];
                                         (pix_xpos + IMG_WIDTH / 2 / SHRINK -
                                         progress) * SHRINK;
    assign valid = chvalid[1] || chvalid[0];
                         chvalid[0]
                                                           end
    assign
           pix_data
                     =
ch_pix_data[0]:
                                                       end
                     chvalid[1]
                                    ?
                                                       else begin
ch_pix_data[1]:
                                                           // 显示当前角色
                     12'hfff://默认白色
                                                           if(pix\_xpos >= POSX -
```

```
IMG_WIDTH / 2 && pix_xpos < POSX +
                                            IMG_WIDTH / 2 && pix_ypos >= POSY
IMG_WIDTH / 2 && pix_ypos >= POSY
                                            && pix_ypos < POSY + IMG_HEIGHT)
&& pix_ypos < POSY + IMG_HEIGHT)
                                                             begin
                                                                 //Off 为默认透明的
                            //Off 为默认
                                            区域
透明的区域
                                                                 if (ch_data[1][11:8]
                            if
                                            <= 4'h2 \&\& ch_data[1][7:4] >= 4'hd \&\&
(ch_data[0][11:8]
                           4'h2
                                    &&
                                            ch_data[1][3:0] >= 4'hd ||
                    <=
                                                                      (pix_xpos
ch data[0][7:4]
                           4'hd
                                    &&
                  >=
ch_{data}[0][3:0] >= 4'hd)
                                            pix_ypos) % SHARP > obstimes)//模糊效果
                                                                     chvalid[1]
chvalid[0] <= 1'b0;//该图层透明像素点
                                            1'b0;//该图层透明像素点
                            else
                                                                 else
                                                                     chvalid[1]
chvalid[0] <= 1'b1;//该图层有效数据
                                            1'b1;//该图层有效数据
                                                                 ch_pix_data[1]
                                                                                  <=
ch_pix_data[0] <= ch_data[0][11:0];
                                            ch_data[1][11:0];
                                                                 ch_addr[1]
                            ch addr[0]
                                                                                  <=
                                            (pix_ypos - POSY) * IMG_WIDTH +
<= (pix_ypos - POSY) * IMG_WIDTH +
(pix_xpos - POSX + IMG_WIDTH / 2);
                                            (pix_xpos - obstacle + IMG_WIDTH / 2);
                                                             end
                    else begin
                                                         else begin
                         chvalid[0]
                                                             // 透明像素点
1'b0;
                                                             chvalid[1] <= 1'b0;//该图
                                            层透明像素点
                         ch pix data[0]
<= 12'hfff;
                                                             ch_pix_data[1]
                                                                                  <=
                    end // end of this
                                            12'hfff;;
                                                         end // end of other character
character
              end // end of progress
                                                     end else begin
          end else begin
                                                         chvalid[1] <= 1'b0;
              chvalid[0] <= 1'b0;
                                                         ch_pix_data[1] <= 12'h000;
                                                     end // end of disp_en
              ch_pix_data[0] <= 12'h000;
                                                end // end of always
          end // end of disp_en
    end // end of always
                                                wire [15:0] img_chara1;
    // 另一个角色图层
                                                wire [15:0] img_chara2;
    always @(posedge vga clk) begin
                                                wire [15:0] img chris1;
        if (disp_en) begin
                                                wire [15:0] img_chris2;
            ch_addr[1] <= 12'b0; //文件指
                                                //当前角色数据
针归零
                                                assign ch_data[0] = (!chara[0] ?
            // 显示另一个角色
                                                                       (chara[1]
                                                                                   ?
            if (obstacle && obstimes &&
                                            img_chara2:img_chara1)://当前角色状态
                 pix_xpos >= obstacle -
                                                                       (chara[1]
IMG_WIDTH / 2 && pix_xpos < obstacle +
                                            img_chris2: img_chris1)); //当前角色状态
```

```
//另一个角色数据
                                                 .ena(disp_en) // 连接 ROM 输
                                        出数据到您的模块中
    assign ch_data[1] = (chara[0]?
                        (chara[2]
img chara2:img chara1)://另一角色状态
                                            chris1_rom ROM3_inst (
                        (chara[2]
                                                 .clka(vga_clk),
img_chris2: img_chris1)); //另一角色状态
                                                 .addra(img_addr[1]),
   //实例化 ROM
                                                 .douta(img_chris1),
   chara1_rom ROM1_inst (
                                                 .ena(disp_en) // 连接 ROM 输
                                        出数据到您的模块中
        .clka(vga_clk),
        .addra(img_addr[0]),
                                                 );
        .douta(img_chara1),
                                            chris2_rom ROM4_inst (
        .ena(disp_en), // 连接 ROM 输出
                                                 .clka(vga_clk),
数据到您的模块中
                                                 .addra(img_addr[1]),
                                                 .douta(img_chris2),
        .wea()
                                                 .ena(disp_en) // 连接 ROM 输
        );
                                        出数据到您的模块中
   chara2_rom ROM2_inst (
        .clka(vga_clk),
                                                 );
        .addra(img_addr[0]),
        .douta(img_chara2),
                                        endmodule
6、分频器模块(driver.v)
6-1、led 显示分频器(display_divider.v)
//分频器 5M
                                              count <= 0;
module divider 5M (
                                              O_CLK_reg \le 0;
   input I CLK, //输入时钟信号, 上升沿有
                                          end else begin
效
                                              if (count == DIV_FACTOR - 1) begin
   input rst,
            //复位信号,低电平有效
                                                  count \le 0;
   output O_CLK //输出时钟
                                                  O_CLK_reg <= ~O_CLK_reg; //
                                        产生分频后的时钟信号
);
// 默认分频倍数
                                              end else begin
parameter DIV_FACTOR = 5000000;
                                                  count \le count + 1;
reg [$clog2(DIV_FACTOR) - 1:0] count; //
                                              end
计数器
                                          end
reg O_CLK_reg; // 内部时钟输出
                                          end
initial O_CLK_reg <= 1'b0;//初始化
 // 计数器逻辑 同步复位
                                          // 输出
 always @(posedge I_CLK) begin
                                          assign O CLK = O CLK reg;
 if (!rst) begin
                                        endmodule
6-2、vga 分频器(vga_driver.v)
//分频器 2
                                            input I_rst_n, //复位信号,低电平有
module divider 2 (
                                        效
                   //输入时钟信号,上
                                            output O_CLK
   input I_CLK,
                                                             //输出时钟
升沿有效
```

```
// 2 分频
                                                  O_CLK_reg
                                                                             <=
reg O_CLK_reg; // 内部时钟输出
                                          ~O_CLK_reg ;
always @(posedge I_CLK or negedge I_rst_n)
                                          end
begin
                                           // 输出
    if(!I_rst_n)
        O_CLK_reg
                     <= 1'b0
                                            assign O_CLK = O_CLK_reg;
    else
                                          endmodule
                        Stimulation 测试文件代码
1. 控制器模块测试(Gate ctrl tb.v)
module Gate_ctrl_tb();
                                              );
                      // 系统时钟
                                             // 时钟信号生成
    reg clk tb;
                      // 重置信号
    reg rst_n_tb;
                                             initial begin
                       // 旋转编码器操
    reg [2:0] op_tb;
                                                  clk tb = 0;
作信号
                                                  forever #10 clk_tb = ~clk_tb; //
    reg [1:0] GL_over_tb;// 游戏逻辑模块
                                          生成 50MHz 时钟
的结束信号(win,over)
                                              end
    reg VGA_comp_tb;
                        // VGA 完成一
屏打印信号
                                             // 测试序列
    wire RS_en_tb;
                        // 旋转编码器
                                              initial begin
模块使能信号
                                                 // 初始化输入
    wire GL_en_tb;
                        // 游戏逻辑处
                                                  rst_n_tb = 0;
理模块使能信号
                                                  op tb = 0;
    wire DP en tb;
                        // 开发板显示
                                                  GL_over_tb = 0;
模块使能信号
                                                  VGA\_comp\_tb = 0;
    wire [1:0] DP_ch_tb; // 开发板显示类
型
                                                  // 重置
    wire VGA en tb;
                        // VGA 显示模
                                                  #10 \text{ rst } n \text{ tb} = 1;
块使能信号
                                                  // 设置测试条件
   // 实例化被测试模块
                                                  // 例如: 开始游戏、游戏过程、游
    Gate_ctrl uut(
                                          戏结束等
                                                  #50 \text{ op\_tb} = 3'b001;
        .clk(clk_tb),
                                                  #50 GL_over_tb = 1;
        .rst_n(rst_n_tb),
                                                  #50 \text{ op } tb = 3'b010;
        .op(op tb),
        .GL_over(GL_over_tb),
        .VGA_comp(VGA_comp_tb),
                                                  VGA\_comp\_tb = 1;
        .RS_en(RS_en_tb),
                                                  op_tb = 0;
        .GL_en(GL_en_tb),
                                                  GL_over_tb = 0;
        .DP_en(DP_en_tb),
                                                  #50 \text{ op\_tb} = 3'b001;
        .DP_ch(DP_ch_tb),
                                                  #50 GL_over_tb = 1;
```

 $#50 \text{ op\_tb} = 3'b010;$ 

.VGA\_en(VGA\_en\_tb)

// 结束测试 #1000; \$finish;

endmodule

### 2. 游戏逻辑模块测试(Gate\_logic\_tb.v)

module Gate\_logic\_tb;

// 定义时钟周期 reg clk; // 为模块定义信号 reg rst\_n, next\_s; reg [2:0] operation; wire character; wire [26:0] offset; wire [3:0] speed; wire [9:0] obstacle; wire [7:0] obstimes; wire

game\_over, game\_win; //测试 wire [12:0] phi; wire [21:0] off; // 实例化被测模块 Gate\_logic2 uut ( .clk(clk), .rst\_n(rst\_n), .next\_s(next\_s), .operation(operation), .character(character), .offset(offset), .speed(speed), .obstacle(obstacle), .obstimes(obstimes), .game\_over(game\_over) .game\_win(game\_win), //测试 .phi(phi),

.off(off) );

initial begin clk = 0; forever #5 clk =  $\sim$ clk; // 定义一个 50%占空比的时 钟信号,周期为10个时间 单位

// 定义初始时钟周期

// 定义测试过程 initial begin // 初始化所有输入信 묵

> $rst_n = 0;$ next s = 0; operation = 0;

end

// 开始测试用例 // 等待一段时间, 然后 激活复位信号  $#10 \text{ rst}_n = 1;$ 

// 在此添加更多的测 试步骤,根据需要设置输入 信号

#20 operation = 3'b001;repeat(4) begin  $next_s = 1; #5 next_s = 0;$ end // n 次运算

#20 operation = 3'b101; repeat(4) begin  $next_s = 1; #5 next_s = 0;$ end // n 次运算

#20 operation = 3'b011; repeat(100) begin #5  $next_s = 1; #5 next_s = 0;$ end // n 次运算

// 等待一段时间,观察 输出信号

#100

\$display("Character: %b, Offset: %b, Speed: %b, Obstacle: %b, Game Over: %b, Game Win: %b", character, offset, speed, obstacle, game\_over, game\_win);

// 在此添加更多的测 试步骤,根据需要设置输入 信号

// 结束仿真 end

endmodule

## 3. 旋转编码器模块测试(RotaryEncoder\_tb.v)

module RotaryEncoder\_tb;

// Inputs reg clk;

reg reset; reg SIA;

```
// 模拟逆时针旋转
reg SIB;
reg SW;
                            initial begin
                                                            #80; SIA = 0; SIB = 1;
                                // 初始化信号
                                                            #20; SIA = 1; SIB = 1;
// Outputs
                                clk = 0;
                                                            #200; SIA = 1; SIB = 0;
wire CW;
                                reset = 1;
                                                            #20; SIA = 0; SIB = 0;
wire CCW;
                                SIA = 0;
                                                            // 模拟按压动作
wire Pressed;
                                SIB = 0;
                                SW = 0;
                                                            #80; SW = 1;
// 实例化被测试模块
                                                            #200; SW = 0;
                                // 复位
RotaryEncoder uut (
    .clk(clk),
                                #20;
                                                            // 结束模拟
                                                            #100;
    .reset(reset),
                                reset = 0;
    .SIA(SIA),
                                                        end
                                // 模拟顺时针旋转
    .SIB(SIB),
                                                        // 时钟信号生成
    .SW(SW),
                                #20; SIA = 1; SIB = 0;
                                #20; SIA = 1; SIB = 1;
                                                         always #10 clk = ~clk; // 生
    .CW(CW),
                                                         成 50MHz 的时钟
    .CCW(CCW),
                                #200; SIA = 0; SIB = 1;
    .Pressed(Pressed)
                                #20; SIA = 0; SIB = 0;
                                                        endmodule
);
4.七段晶体管测试模块(seven segment display tb.v)
                                // 时钟信号生成
module testbench;
                                                         32'h12345678; // 设置一个
                                initial begin
                                                         测试数字
    reg clk;
                                    clk = 0;
                                                                 #1000; // 等待一
                                    forever #10 clk =
                                                         段时间以观察输出
    reg reset;
                            ~clk; // 生成一个周期为
    reg [7:0] choice;
    wire [7:0] anodes;
                            20ns 的时钟信号
                                                                // 更改数字
    wire [7:0] segments;
                                end
                                                                 number
                                                         32'h87654321;
    // 实例化七段显示模
                                // 测试用例
                                                                 #1000; // 继续观
块
                                initial begin
                                                         察输出
                                    // 初始化
    test_ssd uut (
                                                                 // 重置并结束测
                                    reset = 1;
        .clk(clk),
        .reset(reset),
                                    number = 0;
                                                         试
                                    #100; // 等待一段
        .choice(choice),
                                                                 reset = 1;
        .anodes(anodes),
                            时间以稳定初始状态
                                                                 #100;
        .segments(segment
                                                                 $finish;
                                    // 释放重置信号
                                                            end
s)
                                    reset = 0;
    );
                                    number
                                                        endmodule
5. VGA 驱动器测试 (VGA driver tb.v)
                            时钟信号
                                                        信号(低有效)
module VGA_driver_tb;
```

reg rst\_n;

// 输入

reg clk;

// 复位

// 水

wire hsync;

平同步信号 ~clk; .red(red), wire vsync; // 垂 .green(green), 直同步信号 // 产生复位信号 .blue(blue) wire [3:0] red; // 红色 initial begin ); 分量 clk = 0;wire [3:0] green; // 绿  $rst_n = 0$ ; // 添加其他测试逻辑 色分量 #10; // 等待一段 和断言 (Assertions) ... wire [3:0] blue; // 蓝 时间后释放复位 色分量 // 模拟时长 rst n = 1; initial #5000 \$finish; // end 模拟 5000 个时钟周期后停 // 定义时钟参数 // 实例化待测试的 止仿真 parameter CLK\_PERIOD = 2; // 时钟 VGA\_driver 模块 周期(单位: ns) VGA driver dut ( endmodule .clk(clk), // 生成时钟信号 .rst n(rst n), always .hsync(hsync),  $\#((CLK\_PERIOD / 2)) clk =$ .vsync(vsync),

# Test 下板测试文件代码

#### 1. 综合测试模块(Gate\_test.v)

```
module Gate test(
    input clk,
                        // 时钟信号
                       // 重置信号,高
    input reset,
电平有效
    input [2:0] SIABW,
                        // 旋转编码器
SIA、SIB、SW引脚
    output [7:0] anodes,
                         // 阳极信号
 (AN0..AN7)
    output [7:0] segments, // 段信号 (A..G)
和小数点 DP
                      // led 速度显示器
    output [15:0] led,
    output
                              vga_hs,
// 行同步信号
    output
                              vga_vs,
// 场同步信号
    output
                 [11:0]
                              vga_rgb
// 红绿蓝输出
    );
  wire [2:0] operation; // 操作标记
  wire [26:0] offset;
                     // 世界线偏移量
0-999999
```

wire VS\_negedge;

```
号, 高电平激发 (频率为 60Hz)
  wire [2:0] charac;
                  // 角色标记
                   // 速度标记
  wire [3:0] speed;
  wire [9:0] obstacle; // 障碍物位置
  wire [7:0] obstimes; // 障碍物大小
  wire [9:0] progress; // 进度标记
  wire [7:0] offgress; // 进度标记
  wire game over;
                     // 游戏结束标记
                     // 游戏胜利标记
 wire game_win;
 // 旋转编码器输入
 RotationSensor rs_uut(
     .clk(clk),
                           // 时钟信
묵
                         // 复位信号
     .rst_n(!reset),
     .SIABW(SIABW),
                               // 旋
转编码器 SIA、SIB、SW 引脚
     .operation(operation)
                         // 顺时针、
逆时针、按压检测
 // 实例化中心逻辑
 meet_logic gate_uut (
     .clk(clk),
```

// 开始运算记

```
.rst_n(!reset),
                                               vga_top vga_uut(
                                                   .clk_100MHz(clk),
                                                                             // 标准
      .next_s(VS_negedge),
                                            时钟
      .operation(operation),
                                                                           // 复位信
                                                   .rst_n(!reset),
      .character(charac),
                                            号,高电平有效(方便测试)
      .offset(offset),
                                                                           // 角色状
      .speed(speed),
                                                   .chara(charac),
                                            态
      .obstacle(obstacle),
                                                                             // 行讲
      .obstimes(obstimes),
                                                   .speed(speed),
                                            速度
      .progress(progress),
      .offgress(offgress),
                                                   .obstacle(obstacle),
                                                                          // 障碍物
                                            位置
                                                   .obstimes(obstimes),
                                                                           // 障碍物
      .game_over(game_over),
                                            大小
      .game_win(game_win)
                                                   .progress(progress),
                                                                         // 进度条
    );
  // 辉光管显示 offset 值
                                                                         // 进度条
                                                   .offgress(offgress),
 display_seg seg_uut(
       .clk(clk),
                                                                             // 行同
                                                   .vga_hs(vga_hs),
                                            步信号
       .reset(!reset),
       .choice({!game_win, game_over}),
                                                                             // 场同
                                                   .vga_vs(vga_vs),
                                            步信号
       .hex(offset),
                                                                             // 红绿
       .speed(speed),
                                                   .vga_rgb(vga_rgb),
       .anodes(anodes),
                                            蓝输出
       .segments(segments),
                                                   .VS_negedge(VS_negedge)
                                                                               // 下
                                            降沿信号
       .led(led)
                                               );
   );
   // VGA 显示屏
                                            endmodule
2. 开发板综合显示测试模块(test_ssd.v)
module test ssd(
                                                reg [1:0]ch = 0;
                         // 时钟信号
    input clk,
                                                reg [26:0]hex;
    input reset,
                         // 重置信号,高
                                                // 实例化开发板显示模块
电平有效
                                                display_seg uut(
    input [7:0] number,
                          // 要显示的数
                                                    .clk(clk),
字(一共八个数字供测试)
                                                    .reset(!reset),
    input [3:0] speed,
                        // 要显示的速度
                                                    .choice(ch),
值
                                                    .hex(hex),
    output [7:0] anodes,
                           // 阳极信号
                                                    .speed(speed),
 (AN0..AN7)
                                                    .anodes(anodes),
    output [7:0] segments, // 段信号(A..G)
                                                    .segments(segments),
和小数点 DP
                                                    .led(led)
    output [15:0] led
                         // led 速度显示
                                                    );
器
                                                // 测试数据
                                                always @(number) begin
    );
```

```
casex(number)
                                                        8'b000001xx: begin hex <=
            8'b1xxxxxxx: begin ch
                                            98765432; ch <= 2'b00; end
                                                        8'b0000001x: begin hex <=
2'b01; end
            8'b01xxxxxx: begin ch <=
                                            5555555; ch <= 2'b00; end
                                                        8'b00000001: begin hex <= 123;
2'b11; end
            8'b001xxxxx: begin hex <=
                                            ch <= 2'b00; end
01010101; ch <= 2'b10; end
                                                        default:
                                                                  begin
                                                                          hex
            8'b0001xxxx: begin hex <=
                                            00000000; ch <= 2'b00; end
10271828; ch <= 2'b10; end
                                                    endcase
            8'b00001xxx: begin hex <=
                                                end
99999999; ch <= 2'b00; end
                                            endmodule
3. VGA 综合显示测试模块(vga_test.v)
module vga_test(
                                                //if (obstimes == 0)obstimes <= 50;
    input
                            clk_100MHz,
                                                //else obstimes <= obstimes + 1;
// 标准时钟
                                            end
    input
                                            //VGA 顶层模块
                                  rst_n,
// 复位信号,高电平有效(方便测试)
                                            vga_top vga_inst(
                                                                               // 标
                                                .clk_100MHz(clk_100MHz),
    output
                                 vga_hs,
// 行同步信号
                                            准时钟
                                                                          // 复位信
    output
                                 vga_vs,
                                                .rst n(!rst n),
// 场同步信号
                                            号,高电平有效(方便测试)
    output
                  [11:0]
                                vga_rgb
// 红绿蓝输出
                                                .chara(chara),
                                                                      // 角色状态
                                                                      // 行进速度
    );
                                                .speed(speed),
wire VS_negedge;
                                                                        // 障碍物位
                                                .obstacle(obstacle),
// 前行速度
                                            置.
                                                                          // 障碍物
reg chara = 0;
                                                .obstimes(obstimes),
reg [3:0] speed = 0;
                                            大小
reg [9:0] obstacle = 512;
                                                                            // 行同
reg [7:0] obstimes = 100;
                                                .vga_hs(vga_hs),
                                            步信号
wire clk_1Hz;
divider_100M d100M(clk_100MHz, !rst_n,
                                                                            // 场同
                                                .vga_vs(vga_vs),
clk_1Hz);
                                            步信号
                                                                            // 红绿
always @(posedge clk_1Hz) begin
                                                .vga_rgb(vga_rgb),
    speed \le speed + 1;
                                                                               // 下
    if (speed == 0)
                                                .VS_negedge(VS_negedge)
        chara <= ~chara;
                                            降沿信号
    obstacle <= 512;
                                                );
    obstimes \leq 100;
                                            endmodule
```