超声测距系统的设计

孙博然 1,王晨宇 2

(1.无 92 2019011010; 2.无 98, 2019013206)

0 课程任务和实验要求

0.1 课程任务

《电子电路课程设计》是一门综合应用模拟电路和数字电路理论进行电子系统设计的课程,要求设计并制作具有较完整功能的小型电子系统,它侧重于电子技术理论知识的灵活运用和设计的创新,因此具有系统性、综合性和探索性。课程任务有:

- (1) 掌握一般电路系统的设计思路和方法
- (2)培养系统观念和工程观念、解决电路实际问题的能力和探索创新精神
 - (3) 培养实验研究的总结和表达能力

0.2 实验要求

设计并制作一个超声测距系统。

(1) 基本要求:

用示波器显示并测量出接收波与发射波的时 延,计算出测量距离。

测量距离大于 1m,显示精度为 0.01m,数字显示测量结果,并能动态更新。

测量距离大于 2m,显示方式同上。

(2) 提高要求:

实现测量距离的稳定显示,即显示不闪烁。

1 实验设计

本设计方案由模拟和数字电路两个部分组成。 该方案实现了实验要求的基本要求和提高要求。基 本要求中,我们在 50cm,100cm,200cm 进行了测试, 测距的相对误差控制在 1.3%以内。提高要求实现方 法是对显示信号进行数字域滤波,最终得到稳定的 显示信号。本设计方案的成本在 35 元左右,具体成 本取决于是否加入提高要求的稳定显示模块。详细 设计方案见下。所有图标都在 asset 文件夹中有大 图。


1.1 总体方案设计

本实验设计方案分成模拟电路和数字电路两个部分。

其中模拟电路部分为发射模块和接收模块,发射模块负责将脉冲信号将 FPGA 输出的窄带调制脉冲放大,并通过超声探头将电信号转化为超声信号并发送到大气中。接收模块负责接收超声探头得到反射后的超声信号,并将超声信号转换成质量较好的电信号。

数字电路部分(FPGA)分为调制脉冲发射模块和 回声处理模块。负责发射经过 40kHz 调制的窄带脉 冲信号,并且负责处理模拟电路处理过的接收电信 号,计算距离,进行低通滤波稳定显示,并且负责 将结果译码显示在实验台上。

1.2 电路框图设计



图表1电路设计框图

1.3 模拟电路设计

模拟电路部分分为发射模块与接收模块。

发射模块将 FPGA 输出的窄脉冲放大,并通过超声探头将电信号转化为超声信号并发送到大气中。

接收模块通过超声探头得到反射后的超声信号,转化为电信号后通过两级放大器,之后将信号与参考电平比较以减少噪声影响;再通过电平匹配与整形电路,以匹配比较器输出电平与数字电路输入电平,以及消除电压处在开关电压附近时输出端出现的毛刺脉冲。之后将匹配与整形后的信号输入FPGA,进行后续检测与数据处理。

1.3.1 发射模块

发射模块采用 LF347 搭建同相放大电路,偏置电压采用实验平台提供的 12V 电压源。FPGA产生脉冲幅度为 3.3V 左右,因此为达到尽可能大的输出电压幅度,放大倍数设置为 3。

实验时间: 6月28日

实验地点: 清华大学中央主楼 903 室


1.3.2 接收模块

由于超声接收探头为压电陶瓷器件,没有直流通路,不能正常放大,因此采用反相放大电路。接收探头接收到信号幅度为几毫伏,考虑到接收信号频率为 40kHz,LF347 模块增益带宽积为 4.0MHz,放大器增益不能超过 100,因此采用两级放大,两级之间增加电容交流耦合,每一级增益均设计为100。电压比较器使用LF347,参考电平设计为2V,由实验平台提供电压分压得到。匹配整形电路由10k电阻和两个CD40106 器件构成,其中CD40106 电压接 FPGA的3.3V 电源,防止损坏后续电路。

1.4 模拟电路仿真分析


1.4.1 发射模块仿真分析

仿真电路如图所示




图表2发射电路电路图

使用 LTSpice 两个信号相乘得到被 40kHz 方波调制的脉冲。仿真结果如图所示,可见调制信号被放大至 10V 左右。



图表3发射电路仿真信号波形

1.4.2 接收模块仿真分析 接收电路如图所示。




图表 4 接收电路原理图

使用幅度为 1mV,频率为 40kHz 方波调制脉冲信号,此外考虑环境噪声,使用 LTSpice 的伪随机数功能产生峰峰值等于输入信号峰峰值的噪声源,模拟超声探头接收到的信号。耦合电容取 5uF,去除直流分量; CD40106 的 VDD 取 3.3V。仿真结果如图所示,由于较小的耦合电容的存在,放大倍数并不能达到设计中两级放大器增益的乘积。此外,噪声也同样被放大。比较器电压设置为 5V,实际实验需要继续调节。经过比较器后的波形如图所示,可见幅度在+-10V 之间。经过匹配整形电路后的信号如图所示,可见电压幅度在 0-3.3V 之间。



图表 5 经过两级放大的信号(绿)以及通过整形的信号(蓝)



图表6通过比较器信号波形

FPGA 部分设计的逻辑是,检测到上升沿即认为检测到回波信号,因此从上述波形可见设计是正确的。


1.5 模拟电路关键元器件作用说明

- LF347: 一个 LF347 元件集成 4 个放大器。实验中需要使用 LF347 搭建 1 个同相放大器, 3 个放大器和一个电压比较器。

- 反馈电阻: 反馈电阻用来通过负反馈稳定放大器 的增益。
- 耦合电容: 耦合电容用于去除直流分量,因此可以解决放大器失调的问题。电容容值过小会导致容抗过大使得信号幅度衰减,过大导致时间常数太大,延时过大。因此需要在实验中调整。

1.6 数字电路设计

数字电路部分框图如下




图表7数字电路模块图

数字电路部分用 FPGA 实现,分为调制脉冲产生 模块和回声处理模块。其中调制脉冲产生模块负责 产生 40kHz 调制的窄带激励信号,回声处理模块负 责计算出所测距离,并将该信号进行低通滤波以稳 定显示,并且最后译码在实验台上的显示器显示。

脉冲产生模块由 40kHz 分频模块、方波脉冲产生模块和一个与门祖成,回声处理模块由 17kHz 分频器、counter 计数器、低通滤波模块组成。各个模块详细叙述如下。

数字部分文件清单如下: 所有代码已经打包在作业中。

1.6.1 调制脉冲产生模块设计 调制脉冲产生模块框图如下:




图表 8 脉冲调制模块

其中窄带脉冲由 34Hz 驱动产生,并由 17kHz 调整脉冲时域宽度,产生的脉冲再经与门与 40kHz 的脉冲信号调制最终生成激励超声波发射模块的信号。采用 34Hz 为发射频率的原因是因为在空气中1/34s 声音传播 10m,所以超声波测距的最大量程为5m,满足实验设计要求。采用 40kHz 调制的原因是超声波模块发射的超声波频率一般为 40kHz 左右,参考文献[1]。在实验的过程中,可以通过调节窄带脉冲的时域宽度调整超声波测距的范围,宽度越宽测量范围越大。

这一部分的代码在 stimulus. v 中。

1.6.2 回声处理模块

回声处理模块的框图如下



图表9回声处理模块


其中计数器由 17kHz 驱动,从 34Hz 窄带脉冲信号上升沿开始计时,回声上升沿停止,对于超声波测距来说,每多计时一个时钟周期距离增加 1cm,满足显示精度 1cm 的实验要求。这部分代码在counter.v中。

均值滤波模块是为了防止示数不稳定而添加的,由于 counter 输出的是个位、十位、百位分开的信号,所以首先需要将信号转换成 10bit 的十进制数字,之后将信号通过 32 个串联寄存器组,寄存器由 34Hz 窄带脉冲驱动,依次寄存前 32 个测距结果,将 32 个寄存器的信号求和并右移 5 位得到均值

滤波后的信号。之后再将 10bit 十进制数字转换成个位、十位、百位分开的信号。这部分代码在filter.v中,参考了文献[2]。

译码模块的作用是将个位、十位、百位信号转换成直接驱动 LED 的电信号,实际上由于试验台上的 LED 不需要译码,直接输入数字即可,所以这一部分实际上并未实现。

1.6.3 文件清单



1.7 数字电路仿真分析

Testbench 是 test.v 文件。

在仿真中,为了测试稳定显示效果,我们给"回声"返回时间注入小范围的随机误差。

仿真效果如下



图表 10 功能前仿



图表 11 功能后仿

仿真大图打包在了 asset 文件夹中。

其中 raw 是原始输出信号。Show 是滤波后输出的信号,可以看出,数字部分工作正常。并且由于我们加入了噪声,使得 raw 的输出信号在 84~85 反复变换,但是由于存在低通滤波, show 能稳定输出.

在实际使用中,这种低通滤波操作可以过滤掉小的抖动信号,同时由于 FPGA 每秒计算出 34 个距离,低通滤波使用 32 个距离信息进行低通滤波(仿真时为了加快速度改为了 8 个),当超声波测距仪所测距离发生改变时,示数也能在短时间内(1s 内)更新到新的值。

1.8 数字电路关键器件说明

数字电路部分使用 FPGA 开发板实现,资源占用情况如下

Name ^1	Slice LUTs (20800)	Slice Registers (41600)	F7 Muxes (16300)	F8 Muxes (8150)	(815 0)	LUT as Logic (20800)	LUT Flip Flop Pairs (20800)	Bonded IOB (210)	BUFGCT (32)
)) top	258	184	20	4	93	258	106	16	
clk_devider_17k (clk_d	14	13	0	0	8	14	13	0	
counter_1 (counter)	21	12	0	0	10	21	6	0	
filter_1 (filter)	133	80	20	4	49	133	15	0	
stimulus_1 (stimulus)	89	66	0	0	32	89	50	0	


图表 11 数字电路资源占用情况

一共使用了 258 个 LUT 和 184 个寄存器, 大部分资源(133 个 LUT 和 80 个寄存器)都使用在了稳定显示的低通滤波模块上了。

2 实验数据整理和分析


2.1 关键节点波形

试验过程中能, 测得各个阶段的波形如下




图表 12 发射波形

•分析:可以看出,经过模拟放大电路,FPGA 输 40kHz 调制的 3.3V 方波脉冲被放大为 10V 左右,而 且波形保持的较好,没有明显失真。




图表 13 回波放大

•分析:这是超声波接收模块接收到的信号直接经过放大后的结果,可以看出,信号大致还保持在40kHz 左右,但是其中有很多杂波,波形不规整,需要进一步处理才能使用。



图表 14 整形波形

•分析:这是经过整形的回波信号,信号质量明显变好,和仿真结果一致。



图表 15 过比较器(输入 FPGA 的最终波形)

•分析:上图是最终输入给 FPGA 的信号,信号质量较好,波形符合预期。

2.2 实验数据


测得的数据如下

表 1 超声测距数据


序号	真实值	测量值	绝对误	相对误
方·五	/cm	/cm	差/cm	差/%
1	50.70	50	0.70	1.30
2	100.50	100	0.50	0.50
3	205.00	203	2.00	0.98

超声波测距满足最大量程超过 2m 的要求,准确率较高,测试点的相对误差控制在 1.3%以内。

2.3 显示情况



图表 16 50cm 显示情况



图表 17 200cm 显示情况

由于加入了低通滤波模块,示数显示稳定。

3 实验总结

本实验分为模拟部分和数字部分两个部分,实现了最大量程超过 2m 的超声波测距,并能稳定输出,最大量程可以通过调制调整脉冲的时域宽度来调节。

在实验过程中遇到了一些仿真中没法发现的问题,比如一开始使用的显示代码在仿真器上是正常工作的,但是烧到板子上示数就一直单调增加。检查发现应该是因为之前使用的计数器 reset 信号过于复杂了,修改了代码使用 clk_34 作为计数器的信号才解决了这个问题。刚搭好电路的时候超声波测距的最大值只有 1.5m,不能满足测距 2m 以上的要求,后来经过实验观察,我们发现随着距离增大,回声的波形 cathode 的时域宽度逐渐减小,最后信号消

失,受此启发,我们通过增大调制脉冲时域宽度的 方式解决了测距最大量程的问题。


本次实验综合运用了之前学习过的模拟电路设计和数字电路设计的知识。这次实验也是上大学以来做的为数不多的几次数字电路和模拟电路综合运用的实验之一。

感谢老师和助教们的指导,你们辛苦了! 参考文献:


- [1] wxdzz, 为什么超声波模块都是40khz?,知乎, https://www.zhihu.com/question/313577083/answer/609370757 [2] libing64,基于FPGA的图像处理(七)--Verilog实现均值
- 波,CSDN,https://blog.csdn.net/renshengrumenglibing/article/det ails/8872805.

附录 A: 电路原理图

模拟电路部分:




数字电路部分:



此图可能太过紧凑,完整的 FPGA 电路图 pdf 已经放在了作业中,名为 assets\digital_design\schematic.pdf。

附录 B: 实验原始数据




附录 C: 成本分析

模拟电路部分包括 7 个电阻,一个电容,4 个 LF347 放大器,2 个 CD40106 触发器,以及两个超声探头。电阻和电容器统一按每个 0.1 元计算;在立创商城上查询得到,若大量采购,CD40106BE 的单价可以低至 0.39 元;采用的 4 个放大器可以集成在 1 个 LF347 模块中,单价可达到 1.38 元;超声探头一套的价格可以达到 5.41 元,因此模拟电路部分的成本为 8.37 元。

数字电路部分,FPGA 资源利用率如下,FPGA 综合利用率 0.73%,按照淘宝上 1198 元的价格计算,FPGA 部分成本 8.75 元,如果不使用稳定显示模块,则可以减少 133 个 LUT 和 80 个寄存器,综合利用率 0.39%,成本为 4.67 元

Resource	Utilization	Available	Utilization %
LUT	258	20800	1.24
FF	184	41600	0.44
Ю	16	210	7.62



电源和显示部分的成本统一按 20 元计算。最终可以得到成本为 37.12 元,若不使用稳定显示模块,成本为 33.04 元。