



Digitale Systeme



2. Entwurf und Verhalten synchroner Automaten
Automatenstrukturen
Entwurfsmethodik; Beispiel Sequenzerkennung
VHDL-Model, Timing, Synthese
Zwei-Prozess VHDL-Automatenbeschreibungen
Entkopplung von Zustandsautomaten
Entwurf eines sequentiellen Addierers
(Mealy, Moore)

2 CE - DS 2 FSM





2. Entwurf und Verhalten synchroner Automaten

2.1 Automatenstrukturen

Mealy-Automat



Beim Mealy-Automaten gilt:

 $Z^+ = f(E, Z)$ und $O = f_{Mealy}(!, Z)$


CE - DS 2 FSM



3



Moore- und Medvedev-Automaten







2.2 Enwurfsmethodik ohne CAE

- 1) Erstelle ein Zustandsdiagramm. Ggf. kann zuerst auch eine mnemonische Folgezustands- und Ausgangstabelle erstellt werden.
- 2) Minimiere ggf. die Anzahl der Zustände
- 3) Wähle eine Menge von Zustandssignalen und ordne diesen die mnemonischen Zustände zu.
- Wähle einen Flipflop-Typ für die Hardware-Realisierung (meistens D-FF).
- 5) Stelle Folgezustands- und Ausgangstabellen für die Zustandsbzw. Ausgangssignale auf.
- 6) Minimiere die Folgezustands- und Ausgangsfunktionen
- 7) Analysiere möglicherweise vorhandene Pseudozustände
- 8) Zeichne einen Schaltplan

5 CE - DS 2 FSM





Beispiel: Impulsfolgeerkennung

- ➤ In einem seriellen, 2 Bit breiten Datenstrom soll die Impulsfolge am Eingang E =...,01,11,10,... erkannt werden und am Ausgang A des taktsynchronen Automaten mit einer '1' für die Dauer einer Taktperiode quittiert werden. Andernfalls soll der Ausgang '0' sein. Die Starteingangsimpulse können länger, als einen Takt anliegen.
- Nachfolgend werden die einzelnen Entwurfsschritte für eine Realisierung als Moore- und als Mealy-Automat erläutert.
- Für beide Varianten wird ein synthesefähiges VHDL-Modell erstellt.
- Das Zeitverhalten bei der Bildung des Folgezustands sowie des Ausgangssignals wird für beide Varianten analysiert.

6 CE - DS 2 FSM





Moore-Automat

Zustände: > Z0 : Anfangszustand , warte auf E="01". Dies ist der Zustand Reset nach RESET. > Z1: E="01" wurde erkannt, warte auf **Z**0 "11" > Z2: E="11" wurde erkannt, warte auf "10" Z3: E="10" wurde erkannt, gebe A='1' aus.

CE - DS 2 FSM



7



Zustandscodierung, Folgezustands- u. Ausgangstabellen zur Sequenzerkennung

Heuristischer Ansatz für die Zustandscodierung:							
Zustand	$Z_1 Z_0$						
Z0	0 0						

Zustand	$Z_1 Z_0$
Z0	0 0
Z 1	0 1
Z 2	1 0
Z 3	1 1

Mit 2 DFFs existieren insgesamt 4! = 4*3*2*1 = 24 Permutationen


No.	Z 3	Z2 Z1	Z0
1	00	01 10	11
2	00	01 11	10
3	00	10 01	11
4	00	10 11	01
0			

		$Z_1 Z_0 E_1 E_0 Z_1^+ Z_0^+$	Α
		0 0 0 0	
	Z0	0 0 0 1	
		0 0 1 0	
		0 0 1 1	
'		0 1 0 0	
	Z 1	0 1 0 1	
		0 1 1 0	
mt		0 1 1 1	
en	Z2	1 0 0 0	
		1 0 0 1	
		1 0 1 0	
		1 0 1 1	
•	Z3	1 1 0 0	
		1 1 0 1	
		110	
CE - DS 2 F	FSM	1 1 1 1	





KV-Minimierung der Übergangs- und Ausgangsschaltnetze



9 CE - DS 2 FSM






2.3 VHDL-Modell des Moore-Automaten

- Zusätzliche Anforderung: Das Fortschreiten des Automaten soll dann erfolgen, wenn das zusätzliche Freigabesignal ENABLE = '1' ist.
- > Einfachster Ansatz: Drei Funktionsblöcke des Moore-Modells mit je einem Prozess beschrieben.


```
entity FSM_1_MOORE is
                                                 -- sekundäre Eingangssignale
port( CLK, RESET, ENABLE : in bit;
        E : in bit_vector(1 downto 0);
                                                 -- Impulsfolge
A : out
end FSM_1_MOORE;
            : out bit );
                                                 -- Ausgangssignal
architecture SEQUENZ of FSM_1_MOORE is
type ZUSTAENDE is (ZO, Z1, Z2, Z3);
                                                 -- Aufzählungstyp
signal ZUSTAND, FOLGE Z: ZUSTAENDE ;
                                                 -- Prozess-Kommunikation
begin
Z_SPEICHER: process(CLK, RESET)
                                                 -- Zustandsaktualisierung
   begin
        if RESET = '1' then ZUSTAND <= ZO after 5 ns;
elsif CLK = '1' and CLK'event then</pre>
                if ENABLE = '1' then   ZUSTAND <= FOLGE Z after 5 ns;</pre>
                end if;
        end if;
   end process Z_SPEICHER;
                                CE - DS 2 FSM
  10
```







Zeitverhalten des Moore-Automaten



12 CE - DS 2 FSM





Moore-FSM: Implemented Equations

O <= (STATE(0).FBK.LFBK AND STATE(1).FBK.LFBK);

FDCPE_STATE0: FDCPE port map (STATE(0),STATE_D(0),CLK,RESET,'0');

STATE_D(0) <= ((NOT ENABLE AND STATE(0).LFBK)

OR (ENABLE AND NOT I(1) AND I(0))

OR (ENABLE AND I(1) AND NOT I(0) AND NOT STATE(0).LFBK AND STATE(1).LFBK));

FDCPE_STATE1: FDCPE port map (STATE(1),STATE_D(1),CLK,RESET,'0'); STATE_D(1) <= ((NOT ENABLE AND STATE(1).LFBK)

OR (I(1) AND NOT I(0) AND NOT STATE(0).LFBK AND STATE(1).LFBK)
OR (ENABLE AND I(1) AND I(0) AND STATE(0).LFBK AND

NOT STATE(1).LFBK));


Register Legend: FDCPE (Q,D,C,CLR,PRE);

13 CE - DS 2 FSM



RTL Schematic








CE - DS 2 FSM

z0 z1 z2 z3


15







2.4 Impulsfolgeerkennung durch einen Mealy-Automaten



Informatik
HAW Hamburg

port(CLK, RESET, ENABLE : in bit; -- sekundäre

E : in bit_vector(1 downto 0); -- Impulsi

A : out bit); -- Ausgangssignal

end FSM_1_MEALY; Informatik : in bit; -- sekundäre Eingangssignal -- Impulsfolge der Mealy-FSM type ZUSTAENDE is (ZO, Z1, Z2); -- Auf
signal ZUSTAENDE per ZUSTAENDE := Z2;
attribute SAFE RECOVERY STATE: STRING;
attribute SAFE RECOVERY STATE of ZUSTAND: signal is "Z1"; -- Aufzählungstyp begin
Z SPEICHER: process(CLK, RESET) -- Zustandsaktualisierung UE_SN: process(E, ZUSTAND) -- Folgezustandsberechnung begin
FOLGE_Z <= Z0 after 5 ns;</pre> case ZUSTAND is when ZO => if E = "01" then FOLGE_Z <= Z1 after 5 ns; end if; when Z1 => if E if E = "11" then FOLGE_Z <= Z2 after 5 ns; elsif E = "01" then FOLGE_Z <= Z1 after 5 ns; E = "01" then FOLGE_Z <= Z1 after 5 ns; when others => null; end case; end process UE_SN;
A_SN: process(E, ZUSTAND) -- Ausgangssignalberechung end if; end process A SN; end SEQUENZ; CE - DS 2 FSM 18





Testbench instanziiert den Mealy-Automaten

Testobjekt als Instanz (DUT) in einer Entity ohne äußere Schnittstellen.

19 CE - DS 2 FSM



20



Testbench instanziiert den Mealy-Automaten

```
Hazard in E = 10,00,10 bei:
ABLAUF: process
                                         -- keine Sensitivitätsliste; Stimuli-Abfolge
begin
ENABLE_I <= '1';    RESET_I <= '1';    E_I <= "01";    wait for 50 ns;
                RESET_I <= '0';
                                               wait for 100 ns;
                                E_I <= "11";
                                               wait for 30 ns;
                                E_I <= "10";
                                               wait for 20 ns;--A_I<= '1'
                                 E_I <= "00";
                                               wait for 15 ns; -- Hasard
                                E_I <= "10";
                                               wait for 85 ns; -- A_I <= '1'
                                E I <= "01";
                                               wait for 50 ns;
ENABLE I <= '0';
                                E I <= "11";
                                               wait for 50 ns; -- Z1 fest
ENABLE_I <= '1';
                                               wait for 50 ns;
                                E_I <= "10";
                                               wait for 50 ns;
                                E_I <= "01";
                                               wait for 50 ns;
end process ABLAUF;
DUT: entity work.FSM_1_MEALY(SEQUENZ) -- Instanziierung der Mealy FSM
    port map (CLK => CLK_I, RESET => RESET_I, ENABLE => ENABLE_I,
             E => E_I, A => A_I); -- formal => actual
end SEQUENZ:
Wiederholung der Stimulisequenz ab:
```


Prof. Dr. B. Schwarz

CE - DS 2 FSM





VHDL-Simulation der Mealy-FSM



Hazard in E = 10,00,10

CE - DS 2 FSM 21





Synthese-Reportauszug

Synthesizing Unit <FSM_1_MEALY>.

Related source file is "C:/Users/.../Documents/A_MSI_ISE_work/ModelSim_source/Lectures/cel/
seq_mealy.vhd".

Found finite state machine <FSM_0> for signal <ZUSTAND>. States Transitions Inputs Outputs Clock Clock enable 1 CLK (rising_edge) (positive) (positive) ENABLE Clock enable Reset Reset type Reset State Power Up State Recovery State RESET asynchronous z0 z2 z1 Encoding Implementation sequential LUT $\label{eq:Summary: inferred 1} Summary: inferred 1 \mbox{ Finite State Machine(s).} \\ Unit < \mbox{FSM_1_MEALY} > \mbox{synthesized.} \\$ * Advanced HDL Synthesis Optimizing FSM <ZUSTAND/FSM> on signal <ZUSTAND[1:2]> with sequential encoding. State | Encoding | 10 | 01 | 00 **z2** ---22

Prof. Dr. B. Schwarz 11

CE - DS 2 FSM



24



Mealy-FSM: Implemented Equations

A <= (E(1) AND NOT E(0) AND NOT ZUSTAND_FSM_FFd2.LFBK AND NOT ZUSTAND_FSM_FFd1.LFBK);


FDCPE_ZUSTAND_FSM_FFd1: FDCPE port map (ZUSTAND_FSM_FFd1,ZUSTAND_FSM_FFd1_D,CLK,'0',RESET); ZUSTAND_FSM_FFd1_D <= ((NOT E(0) AND ENABLE) OR

(NOT ENABLE AND ZUSTAND_FSM_FFd1.LFBK) OR (E(1) AND ENABLE AND NOT ZUSTAND_FSM_FFd2.LFBK));

FDCPE_ZUSTAND_FSM_FFd2: FDCPE port map (ZUSTAND_FSM_FFd2,ZUSTAND_FSM_FFd2_D,CLK, RESET,'0'); ZUSTAND_FSM_FFd2_D <= ((NOT ENABLE AND ZUSTAND_FSM_FFd2.LFBK) OR (NOT E(1) AND E(0) AND ENABLE));

CE - DS 2 FSM 23










2.5 Zwei-Prozess VHDL Automatenbeschreibung

Ausgangspunkt vereinfachter Automatenmodelle ist die Huffmann-Normalform.

- > Ein Zustandsspeicher
- Ein kombiniertes Schaltnetz, das das Übergangs- und das Ausgangsschaltnetz so zusammenfasst, dass die Zustandsabfrage nur einmal realisiert wird.
- Eine direkte Verbindung der Eingänge E auf die Ausgänge A (gestrichelt) existiert nur, falls ein Mealy-Verhalten modelliert werden soll.
- Entsprechend lassen sich VHDL-Modelle von Zustandsautomaten auch mit zwei Prozessen realisieren. Medvedev-Automaten können sogar mit einem einzigen Prozess aufgebaut werden.



25 CE - DS 2 FSM





Kombiniertes ÜSN und ASN

```
UE_A_SN: process(E, ZUSTAND)-- Folgezustands- u. Ausgangsberechnung
   begin
          A <= '0' after 5 ns;
FOLGE_Z<= Z0 after 5 ns;
                                                -- Defaultzuweisungen
          case ZUSTAND is
                                if E = "01" then
                when Z0 =>
                                FOLGE_Z<= Z1 after 5 ns;
                                end if;
if E = "11" then
                when Z1 =>
                                FOLGE_Z<= Z2 after 5 ns;
elsif E = "01" then
                                FOLGE_Z<= Z1 after 5 ns;
                                end if;
if E = "10" then
FOLGE_Z<= Z3 after 5 ns;
elsif E = "01" then</pre>
                when Z2 =>
                                FOLGE_Z<= Z1 after 5 ns;
                                end if;
                                A <= '1' after 5 ns; -- Moore-Ausgang if E = "01" then
                when Z3 =>
                                FOLGE_Z<= Z1 after 5 ns;
                                end if;
          end case;
   end process UE A SN;
end SEQUENZ;
                                     CE - DS 2 FSM
26
```





2.6 Entkopplung von Zustandsautomaten

Die maximale Taktfrequenz eines synchronen digitalen Systems wird durch die l\u00e4ngste Laufzeit eines Signals durch die kombinatorische Logik zwischen je zwei Flipflops bestimmt (kritischer Pfad): RTL




Bei gekoppelten Automaten ergibt sich die Laufzeit durch den kombinatorischen Pfad als Summe der Laufzeiten durch das Ausgangsschaltnetz des ersten Automaten und der durch das Übergangsschaltnetz des zweiten Automaten!

27 CE - DS 2 FSM





Ein- und Ausgangssignalsynchronisation



Maximale Taktfrequenz:

 T_{PD} : D-Flipflop Verzögerung (CLK \rightarrow Ausgang Q)

 T_{Logik} : Signallaufzeit auf dem längsten kombinatorischen Pfad incl.

Verdrahtungspfade.

T_s: Einzuhaltende Setup-Zeit der Flipflop-Dateneingänge CE - DS 2 FSM





Moore-FSM mit synchronisierten Schnittstellen

```
entity FSM_sync is
            CLK, RESET : in bit;
    port(
        E: in bit_vector(1 downto 0);
        A_S: out bit );
                                             -- Synchr. Ausgangssignal
end FSM_sync;
architecture SEQUENZ of FSM_sync is
type ZUSTAENDE is (ZO, Z1, Z2, Z3);
signal ZUSTAND, FOLGE_Z: ZUSTAENDE;
signal E_S: bit_vector(1 downto 0);
                                             -- Synchr. Eingangssignal
signal A: bit;
                                             -- Async. Ausgangssignal
begin
SYNC: process(CLK, RESET)
                                             -- E/A-Synchronisation
   begin
    if RESET = '1' then
        E_S <= (others=>'0') after 5 ns;
A_S <= '0' after 5 ns;</pre>
    elsif CLK='1' and CLK'event then
        E S <= E after 5 ns;
         A S <= A after 5 ns;
    end if;
   end process SYNC;
                            CE - DS 2 FSM
 29
```



30




Huffman-Normalform mit synchronisierten Eingängen

```
Z_SPEICHER: process(CLK, RESET) -- Zustandsaktualisierung
  begin
    if RESET = '1' then
        ZUSTAND <= Z0 after 5 ns;
    elsif CLK = '1' and CLK'event then
        ZUSTAND <= FOLGE Z after 5 ns;
    end if;
   end process Z SPEICHER;
UE A SN: process(E S, ZUSTAND) -- Folgezustands- u. Ausgangsberechnung
  begin
                              -- vgl. Huffman Moore Modell, allerdings
    . . .
                              -- muss E_S abgefragt werden
  end process UE A SN;
end SEQUENZ;
                            CE - DS 2 FSM
```





Zeitverhalten des Moore-Automaten mit Eingangs- und Ausgangssynchronisation





Informatik HAW Hamburg



Kommunizierende parallele Systeme

- System-Partitionierung in kleinere Subsysteme mit reduzierter Teilkomplexität.
- Sub-FSMs werden von Main-FSM an mehreren Stellen aufgerufen.
- Z. B.: Client-Server Aufgabenverteilung.
- Die Signale Send und Acknowledge werden nur gesetzt, wenn der jeweilige Zustand SP bzw. SR aktiv
- Direkte Kopplung von synchronen Moore-FSM mit gleichem Taktsignal ohne zusätzliche Maßnahmen realisierbar.





32 CE - DS 2 FSM







Gekoppelte Mealy-FSM

> Wenn bei der Kopplung von Mealy-Automaten ein Ausgang des 2. Automaten auf den Eingang des 1. Automaten direkt zurück gekoppelt wird, so entsteht eine kombinatorische Schleife →

die Ausgänge können schwingen!










Analyse der Zustandsübergänge im Basis RS-Latch

NOR-Gatter:

Ein beliebiger '1' Eingang erzwingt eine '0' am Ausgang Alle Eingänge '0' bewirken eine '1' am Ausgang







2.7 Sequentieller Addierer

- Die erste Hauptaufgabe eines Automatenentwurfs liegt bei der Umsetzung einer textuellen Spezifikation in ein Zustandsdiagramm.
- Dazu ist zunächst zu prüfen:

Welche Eingangssignale sind synchron, welche asynchron?

Wie viele Zustände sind erforderlich, und welche Bedeutung haben diese?

Muss der Automat (aus Geschwindigkeitsgründen) als Mealy-Automaten realisiert werden oder reicht ein Moore-Automat mit einem Takt mehr Latenz?

Ist es erforderlich, die Anzahl der Zustände in einem zweiten Schritt systematisch zu minimieren?

Welche Zielhardware (FPGA oder (C)PLD) ist vorgesehen?

Ist für die Anwendung eine sichere Rückkehr aus möglicherweise vorhandenen Pseudozuständen sicher zustellen?

- Bei der Erstellung des Zustandsdiagramms werden zunächst die "normalen" Zustandsübergänge betrachtet und hinterher die Sonderfälle.
- Der sequentielle Addierer ist ein Beispiel für eine in den Automaten integrierte Arithmetikfunktion: schnelle kombinierte Lösung für kleine Aufgaben.

36 CE - DS 2 FSM






Einzellschrittaddition: Parallel-Seriell-Umsetzer + FSM

Der Addierer besteht aus zwei Schieberegistern, in denen die Operandenbits a; und b_i taktsynchron nach rechts geschoben werden. In der FSM erfolgt eine 1-Bit Addition der jeweils beiden niederwertigen Operanden a_i, b_i und des Carry-Bits c_{i-1} der vorangegangenen Addition. Das Summationsbit s, wird im Ergebnis-Schieberegister von links nach rechts geschoben.

Vorteile:



CE - DS 2 FSM 37






Entwurf eines Mealy-Automaten

Abhängig vom Wert des Carry-Bits c_{i-1} der jeweils vorherigen 1-Bit Addition realisiert die FSM unterschiedliche Ergebnisse und Zustandsübergänge.

Bedeutung der Zustände:

G: Carry-In = '0' H: Carry-In = '1,

Zustandsfolge- und Ausgangstabelle:








Entwurf eines Moore-Automaten

Beim Moore-Automat darf das Ausgangssignal s_i nur vom Zustand $Z=c_{i-1}$ abhängen \rightarrow Aufspaltung der Mealy-Zustände G und H in je zwei Zustände G_0 , G_1 bzw. H_0 , H_1 .







Syntheseergebnis der sequentiellen Addierer

