



2

## **Digitale Systeme**



## 3. Architektursynthese ASM-Diagramme

Prozessorelement für eine S-Kurvenapproximation
Gemeinsame Nutzung von Hardware Funktionseinheiten
(Ressource Sharing)
Gemeinsame Register-/Speicher-Nutzung
(Register Sharing)
VHDL-Modell des PE mit Fixed-Point Arithmetik im Q-Format

**Datenpfad in Pipelinestruktur** 


Dynamische Systeme mit Rückführung Multizyklusdatenpfad für ein Filter 1. Ordnung Ergebnisübergabe an Folgezyklen

CE - DS 3.4 IIR



## Strukturierung eines digitalen Systems als Prozessorelement

#### in einen Datenpfad und einen Steuerpfad









#### Dynamische Systeme mit Rückführung

- Differentialgleichungen in der Audio-Signalverarbeitung
   Digitale Filter zur Veränderung des Signalspektrums
- > Online-Simulation: Odometrie Verfolgung von Fz-Bewegungen
- > Differenzengleichungen für die SW- und VHDL-Modellierung





## Modifizierte Form des IIR-Filters 1. Ordnung




**CE - DS 3.4 IIR** 







## Impulsantwort des IIR-Filters 1. Ordnung














#### **ASM zum IIR-Filter 1. Ordnung**

- > Datenpfad mit je einem Addierer und einem Multiplizierer.
- ➤ Eingangssignal X soll zu Beginn des Zyklus gespeichert werden.
- Systemrückkopplung realisiert durch Ergebnisübernahme im Folgezyklus:

```
Y(n) = t1 + b0 * X0(n); t1+ = b1 * X0(n) - a1* Y(n); t1(n) = t1+(n-1)
```







#### **Register-Sharing**

Signal	Idle	Mul_f	Add_y	Mul_r	Add_t	Reg(1)	Reg(2)
X0							
f0							
Y							
f1							
r1							
t1							

- Registerzuordnung der Operanden einer Operation so, dass Operanden- Multiplexer gespart werden.
- Registerzuordnung der Operationsergebnisse so, dass Ergebnis-Multiplexer gespart werden.

10 CE - DS 3.4 IIR





#### Datenpfad des IIR-Filters 1. Ordnung

CE - DS 3.4 IIR



11



#### **Q-Format Vektordimensionierung**

- > Voller Signalhub für Y > 1 gespeichert im Register R0: 11 Bit sign, g. msb ... Isb Q9 ergänzt mit Guardbit
- Vorzeichenerweiterung für X in R0 (X0)
- ➤ Koeffizienten im Q9-Format, da a1 u. b1 < 1
- Register R1 u. R2 mit 10 Bit im Q9-Format für alle anderen
   Summen und Produkte: sign. msb ... Isb
- Produkt: f0=f1 = X0\*b1 < 1 wird für R1 auf Q9 reduziert: Produkt: sign,g,g. msb ... lsb mit Bereich [20 : 0]; 21 Bit

Mul: Produkt[18:9] 10 Bit

Produkt: r1=a1\*Y < 1 wird für R2 auf Q9 reduziert</li>
 Summen: Y=f0+t1 >1 sign, g. msb ... lsb in R0

t1=f0-r1 <1 reduziert auf Q9 in R2

12 CE - DS 3.4 IIR





#### Modell des IIR-Prozessorelementes (1)

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std logic signed.all;
-- Difference equation 1st order
entity FILTER is
   generic(DELAY:
                     time := 5 \text{ ns};
           WIDTH: natural := 10);
    port (
        CLK, RESET, EN: in std logic;
        X: in std logic vector(WIDTH-1 downto 0); -- Q9
                                                              s.msb ... lsb
        Y: out std_logic_vector(WIDTH downto 0);
                                                    -- s,Q9 s,g.msb ... lsb
        READY: out std_logic
end FILTER;
architecture MULTI_CYCLE of FILTER is
constant A1: std_logic_vector(WIDTH-1 downto 0) := "1101011001";
-- constant A1: std logic vector(WIDTH-1 downto 0) := "0010100111";
constant B1: std_logic_vector(WIDTH-1 downto 0) := "0101010011";-- = B0
                              CE - DS 3.4 IIR
   13
```



14



#### Modell des IIR-Prozessorelementes (2)

```
-- Registers source of operands, target of results
signal REG0 :std_logic_vector(WIDTH downto 0) := (others => '0'); -- power up
signal REG1, REG2 :std_logic_vector(WIDTH-1 downto 0) := (others => '0'); -- power up
signal MUL : std_logic_vector(WIDTH-1 downto 0); -- s.msb ... lsb
signal ADD : std_logic_vector(WIDTH downto 0); -- s,g.msb ... lsb
 -- control signals --
signal ENO, EN1, EN2: std logic;
signal SELO, SEL1, SEL2: std_logic;
 --- FSM ---
type STATES is (IDLE, MUL_F, ADD_Y, MUL_R, ADD_T);
attribute ENUM ENCODING: string; -- minimum bit change
attribute ENUM ENCODING of STATES: type is "000 001 011 010 110";
signal Z, Z PLUS: STATES := IDLE;
                                      -- Power up state
```

Prof. Dr. B. Schwarz 7

CE - DS 3.4 IIR





#### Modell des IIR-Prozessorelementes (3)

```
-----REGISTER-----
REGISTER0:process(CLK)
variable DR0: std_logic_vector(WIDTH downto 0);-- REGO-Plus s,Q9
begin
       -- input Mux0
                 DRO := ADD;
               else
                 DR0 := X(X'left) & X; -- sign extension: X0 s,Q9
               end if;
               REG0 <= DRO after DELAY;</pre>
          end if;
       end if;
end process REGISTERO;
REGISTER1:process(CLK)
begin
       if (CLK = '1' and CLK'event) then
if (RESET = '1') then
   REG1 <= (others => '0') after DELAY;
elsif (EN1 = '1') then
          REG1 <= MUL after DELAY;
end if;</pre>
                                                     -- f0=f1 Q9
       end if;
end process REGISTER1; CE - DS 3.4 IIR
```







## Modell des IIR-Prozessorelementes (4) Hamburg University of Applied


```
REGISTER2:process(CLK)
variable DR2: std_logic_vector(WIDTH-1 downto 0); -- REG2-Plus Q9
begin
         if (CLK = '1' and CLK'event) then
            if (RESET = '1') then
  RESC2 <= (others => '0') after DELAY;
elsif (EN2 = '1') then
  if SEL1 = '1' then
                                                                       -- result Mux1
                 DR2 := ADD (WIDTH-1 downto 0); -- t1 s, 99 -> Q9 else DR2 := MUL; -- r1 Q9
                 end if:
                 REG2 <= DR2 after DELAY;
             end if;
        end if;
end process REGISTER2;
MULTIPLIER: process(SEL2, REGO)


variable COEFFICIENT: std_logic_vector(WIDTH-1 downto 0); -- Q9

variable PRODUCT: std_logic_vector(2*WIDTH downto 0); -- s,g,Q18 [20:0]
     begin
          COEFFICIENT := A1; -- r1 = a1*y
          end if;
          PRODUCT := COEFFICIENT * REG0; -- Q9 * Q10 = s,g,Q18 [20:0]
MUL <= PRODUCT(2*WIDTH-2 downto WIDTH-1) after DELAY; -- [18:9]
end process MULTIPLIER;
ADDER: ADD <= (REG1(REG1'left) & REG1) + (REG2(REG2'left) & REG2) after DELAY;
Y <= REG0;
    16
```














#### **Timing-Simulation der IIR-Srungantwort**




21 CE - DS 3.4 IIR





#### **Timing-Simulation: Selektion interner Register**



add wave -noupdate -divider "STATES"

add wave -height 30 -label Z\_DFF\_1\_Q sim:/testbench/dut/z\_fsm\_ffd1/o add wave -height 30 -label Z\_DFF\_2\_Q sim:/testbench/dut/z\_fsm\_ffd2/o add wave -height 30 -label Z\_DFF\_3\_Q sim:/testbench/dut/z\_fsm\_ffd3/o add wave -height 30 -label Z\_DFF\_1\_D sim:/testbench/dut/z\_fsm\_ffd1/i add wave -height 30 -label Z\_DFF\_2\_D sim:/testbench/dut/z\_fsm\_ffd2/i add wave -height 30 -label Z\_DFF\_3\_D sim:/testbench/dut/z\_fsm\_ffd3/i

22 CE - DS 3.4 IIR





### Numerische Lösung einer Dgl. 2. Ordnung

> Viel zitiertes Beispiel für eine Pipelining-Anwendung (DeMicheli; Teich):

$$y'' + 3xy' + 3y = 0$$

> Lösung mit der Rechteckintegration:

$$y' = dy/dx = (y(n) - y(n-1))/\Delta x; \Delta x = x(n) - x(n-1)$$

> Ordnungsreduktion durch Substitution:

$$u = dy/dx = y' =>$$

$$u' = du/dx = -3xu - 3y$$

> Übergang auf Differenzen mit  $\Delta u = u(n) - u(n-1)$ 


> Differenzengleichungen für u' und y':

$$u(n) = u(n-1) - x(n-1)u(n-1)^{*}3\Delta x - y(n-1)^{*}3\Delta x$$

$$y(n) = y(n-1) + u(n-1) \Delta x$$

23

**CE - DS 3.4 IIR** 







# Phasendiagramm zum Pipelinesystem mit Rückkopplung

St. 3	f3(0, 0, 0)= 0, 0, 0	f3(0, 0, 0) = 0, 0, 0	f3(u0, y0, x0) = u1, y1, x1			f3(u1, y1, x1) = u2, y2, x2
St. 2	f2(0, 0, 0)	f2(u0, y0, x0)	f2(0, 0, dx)		f2(u1, y1, x1)	
St. I	f1(u0, y0, x0)	f1(0, 0, dx)	f1(0, 0, dx)	f1(u1, y1, x1)		

- ➤ Nach n=3 Takten liegt ein erstes Ergebnis (u1, y1, x1) ausgehend von den Anfangswerten (u0, y0, x0) aus der 3. Stufe vor (Latenz n = 3).
- ➤ Mit dem (n+1)-Takt ist der der zweite Zyklus gestartet.
- Die zwischenzeitlichen (Takte n-1, n-2, n+2, ...) Ergebnisse basieren auf Initialisierungen der Stufen 1. u. 2. und liefern keine verwertbaren Beiträge zum Anfangswertproblem mit (u0, y0, x0).
- Der Durchsatz ist somit fclk/n, sodass kein Vorteil durch das Pipelining erreicht wird.
- Ein äquivalenter Multizyklus-DP mit dem Durchsatz fclk/n kann also mit geringerem Aufwand an HW-Ressourcen realisiert werden.

25 CE - DS 3.4 IIR

Register aus gleichem Operator gefüllt: kein MUX am Registereingang Informatik



## Realisierung als Multizyklus-Datenpfad

